CN100472279C - 高速半导体波导移相器 - Google Patents
高速半导体波导移相器 Download PDFInfo
- Publication number
- CN100472279C CN100472279C CNB2005800280410A CN200580028041A CN100472279C CN 100472279 C CN100472279 C CN 100472279C CN B2005800280410 A CNB2005800280410 A CN B2005800280410A CN 200580028041 A CN200580028041 A CN 200580028041A CN 100472279 C CN100472279 C CN 100472279C
- Authority
- CN
- China
- Prior art keywords
- doped
- zone
- doped region
- waveguide
- core space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
光学移相器(100)包括包含核心区(116)和包含自由电荷(电子或空穴)的掺杂区(115a,115b)的半导体波导(105),其可以被引入波导或从波导除去,光束(150)在该波导中传播。半导体结构(PN结112、114)允许对掺杂区中的自由电荷的量的控制,其构成势阱。当该阱被填充时,电荷加速光束传播,引入相位变化。当该阱是空的时,(在施加反向偏压到结112、114时),光束以额外的延迟传播。移相器允许利用低电压和低功率电子线路非常高速地调制光束。该装置可以利用标准硅加工技术制造,并且可以与其它光学部件例如分裂器和组合器集成以制造调幅器、衰减器和其它光学装置。
Description
相关申请的交叉引用
本申请基于并要求以下申请的优先权:美国临时专利申请号No.60/601,723,其于2004年8月16日被提交并且在此并入其全部内容作为参考;以及美国专利申请号No.11/161,744,其于2005年8月15日被提交并且在此并入其全部内容作为参考。
技术领域
本发明涉及高速光通信领域,并且具体地说,涉及可以根据电信号改变光信号的相位的移相器装置。
背景技术
经常通过对光束的强度进行调制来对光通信中的数据编码。可以通过结合选择性延迟的光束的复制与它本身来实现这种调幅。当光束的复制受到π弧度的相位延迟并且与原始光束结合时,发生相消干涉,产生最小输出强度。当光束的复制没有经受相位延迟时,发生相长干涉,产生最大输出强度。可以利用受电信号控制的光学移相器装置根据数据流选择性地延迟光束,由此根据该数据对输出光调幅。
已经发展各种装置来调制光束的强度。铌酸锂(LiNbO3)调制器可以是快速的并且具有合理的电压需求,然而,它们不能单独偏振并且不适于驱动电子装置和光学部件的集成。集成的掺杂硅石波导,也被称为硅光具座部件,提供偏振独立性和高集成度,然而,它们的最高切换速度仅在1MHz范围内。半导体调制器(InP或GaAs)可以具有40GHz带宽;然而,利用这种技术不容易实现多通道和其它部件的偏振独立性和大量集成。由嵌入硅石中的硅波导构成的硅调制器允许大量集成;然而,至今的设计具有每一单位电压和长度的相当低的相位变化,需要高的工作电压或大的装置。许多现有设计也消耗高度的静态功率,例如P-I-N装置,其为了维持稳定的载流子浓度而具有持续流过装置的电流。
发明内容
在根据本发明的装置的示范性实施例中,半导体波导在光束路径中包括至少一个区域,其可以在电信号的控制下被自由电荷载流子填充或者被耗尽了自由电荷载流子以选择性地使光束经受延迟。当该至少一个区域被填充了载流子时,这些载流子加速光束传播,由此使光束受到最小延迟。然而当该至少一个区域没有自由电荷载流子时,光束传播得更慢并且因此相对于最小延迟的条件被移相。通过调制掺杂波导的一个或多个部分形成该至少一个区域。当反向偏压施加到最接近该区域的PN结时,该至少一个区域被耗尽了自由电荷载流子。反向偏压的去除允许自由电荷载流子重新填充该区域。可以选择自由电荷载流子为电子或空穴。
有利地,根据本发明的移相器装置可以以高速度、低光损耗、以及低电压和功耗来在宽范围内调制光束的相位。进一步有利地,根据本发明的装置可以被容易地设计以便以相同或不同的速率调制正交偏振的光束。本发明的装置适合于与其它部件例如波导、分裂器、组合器和集成的电子线路集成,并且可以利用实用的、可靠的和节省成本的制造方法来制造。
附图说明
图1是根据本发明的移相器装置的示范性实施例的截面。
图2是图1的移相器装置的平面图。
图3A和3B分别示出在没有施加和施加反向偏压的情况下说明跨越本发明的示范性装置的中心部分的静电电势的模拟结果;并且图3C是示出借助其模拟所预测的本发明的示范性移相器装置的操作速度的曲线图。
图4A到4D示意性地示出制造根据本发明的示范性移相器装置的示范性工艺流程。
图5示出根据本发明的移相器装置的另一个示范性实施例的截面。
图6A到6C示出根据本发明的具有多个耗尽阱构造的移相器装置的另外的示范性实施例。
图7示出根据本发明的移相器装置的另一个示范性实施例的截面。
图8是并入移相器装置和可选的零移相器的典型调制器的示意图。
具体实施方式
在图1的截面中以及在图2的平面图中示出根据本发明的移相装置100的示范性实施例。所示的示范性装置在硅石(SiO2)的缓冲层120上使用硅肋波导110。肋105形成在硅肋波导110的上表面上。
如图1和2中所示,硅肋波导110具有围绕N型重掺杂的内部区域114的P型重掺杂的外部区域112和基区113。该P型重掺杂的外部区域112向下延伸到P型重掺杂的基区113,而N型重掺杂的内部区域114向下部分地延伸到硅波导110中。给区域112和114提供接触以允许跨越那里施加电压,如下面更详细描述的。为防止漏电流,与制作彼此直接接触相反,重掺杂区112和114优选借助小的间隙被分开。
如图1中所示,N型重掺杂区114围绕掺杂区域115a、115b,其被一般位于肋105之下的核心区116分开。在所示的示范性实施例中,区域115a、115b被P型掺杂为适中的浓度,如以下更详细描述的。与重掺杂区域112、114不同,区域115a、115b不被提供有电接触并且因此没有制造外部电接触。N型重掺杂区114、P型中等掺杂区域115a、115b和核心区116位于区域118之上。肋105、核心区116、以及区域118优选不掺杂或很轻微地掺杂。如图2中所示,光束的路径的截面,也称作“光模式”150,主要被限制在区域115a、115b和116,并且将有可能部分地向上延伸到肋105中并且向下延伸到区域118中。光模式150也可以有限程度地部分延伸到重掺杂区域中。光模式150的形状主要由波导的形状确定,包括肋105的宽度和高度。然而,光模式行进的速度将随着它行进所通过的区域中的自由载流子的浓度而变化。
P和N区域112和114之间的PN结允许载流子被除去或添加到至少部分地位于光模式150中的区域115a和115b。在核心区116的任何一侧的适度掺杂的区域115a、115b提供聚集自由电荷载流子的势阱。在跨越PN结没有施加反向偏压的情况下,这些势阱充满载流子,在该实施例中是空穴。结果,通过装置的光束受到最小的延迟。当施加反向偏压时,即N型掺杂区114处于比P型掺杂区112和113高的电势,区域115a、115b中的载流子被耗尽。结果,通过装置的光束受到较大的延迟并且因此相对于最小延迟条件被移相。
图1和2的示范性装置的各种特征的最佳尺寸将取决于多种考虑。例如,如以下所讨论的,阱区域115a、115b的宽度将影响耗尽载流子区域所需的反向偏置电压。在示范性实施例中,区域115a、115b大约为0.08μm宽。区域114以及115a、115b大约为0.3μm深,并且它们的底部在硅石层120之上大约为0.7μm。肋105的宽度大约为0.5μm并且装置100的长度大约为1.0mm。
阱区域115a、115b与波导核心的最佳距离受竞争考虑的支配。这些阱越接近光模式150,则越多的光模式尾部将与区域114的重掺杂重叠,并且将存在更多的吸收损耗。阱从核心移开得越远,它们对传播速度的影响就越小。在示范性实施例中,每个阱115a、115b的边缘在肋105的最近的边缘的0.1μm之内,或在肋占位区域的内部或外部。阱区域115a、115b和重掺杂区域114的垂直高度被选择为大约0.1-1μm以允许与光模式150充分重叠,同时允许掩埋p型层113保持对阱的静电控制。
除了前述的尺寸外,在设计根据本发明的装置中的其它考虑是自由载流子和它们的浓度的选择。尽管上述实施例使用空穴作为自由载流子,但是可以使用电子或者空穴。在设计电子为自由载流子的情况下,各种区域(112,114,115a、b)的掺杂极性需要反转。在更高的掺杂水平下,由阱的耗尽所引起的相位的变化更显著。然而增加掺杂浓度将需要更高的电压以实现载流子耗尽并且将增加波导中的吸收损耗。在增加空穴浓度的情况下,吸收的变化比折射率的变化大,而对于电子而言两种参数以大约相同的速度增加。
获得π弧度的相移所需的波导的长度被标示为Lπ。这产生总吸收损耗ΔαLπ,并且每一长度的吸收损耗Δα取决于自由载流子浓度。对于作为自由载流子的空穴和电子,在表格I中示出跨越波导光模式的均匀自由载流子轮廓的这些参数的示范值。
表格I
在表格I中所列的值表明,在空穴作为自由载流子的情况下,π弧度相位变化所需的长度比在电子的情况下短,并且在该长度中所产生的吸收比在电子的情况下小。另外,更长的长度和更低的掺杂改善了空穴的相位变化和吸收之间的折中。根据本发明的示范性装置可以具有超过表格I中所列的那些的宽范围的掺杂浓度(例如1016到1019离子/cm3)。
利用适当的反向偏置电压,例如40伏特或更小,可以容易地耗尽以上面所示的浓度掺杂的势阱。耗尽掺杂浓度为N并且宽度为W的区域所需的电压大约为qNW2/2ε,其中ε是硅介电常数并且q为电子电荷。例如,对于1018cm-3的掺杂浓度和0.08μm的宽度,所需的电压大约为5V。
图3A和3B示出根据本发明的示范性装置的中心部分的电势图,包括N型高掺杂区(114)和势阱(115a、115b)。垂直轴是静电电势并且两个横轴是位置左到右和前到后,并且尺寸以微米为单位。装置的底部向前并且装置的顶部(肋区域)从视图中被部分地隐藏。图3A的图示出在不施加偏压时的电势。两个N+区(114)对应于左和右的高电势区,而P型高掺杂区(113)对应于最低电势区。阱区(115a、115b)对应于在中心的任何一侧的、在N+区(114)的内部和下面的电势倾斜。当施加反向偏压时,如图3B中所示,中心区域相对于背面升高,这些倾斜变得平坦并且空穴被迫使离开。
根据本发明的移相器装置可以是非常快速的。载流子可以在大约L/vsat的时间内到达势阱,其中vsat是饱和速度并且L是区域115a、115b与附近的重掺杂层113之间的间距。因此填充或耗尽势阱的时间大约为几皮秒。
每一切换动作的能量大约为VΔQ,其中ΔQ是除去的总电荷。因此,由工作在1GHz下并且在5V的反向偏置电压的情况下具有前述尺寸的示范性装置消耗的功率大约为25mW。本发明的装置的特征是,结或者是反向的或者没有偏置。这与一般发现的P-I-N装置不同,其在导通状态工作在正向偏压下,由此产生相当大的电流。利用本发明的装置,在导通状态(反向偏压)或关断状态(没有电压)都没有电流流动,而仅在两种状态之间的过渡期间有电流流动。
在图3C中用图表示出示范性移相器装置的电模拟的结果。在模拟中,反向偏压的脉冲被施加给装置,并且然后被除去。上部的迹线示出在脉冲的上升沿处流进装置的电流,而下部的迹线示出在脉冲的下降沿处流出装置的电流。该模拟支持前述的预测结果。导通和关断电流瞬态都在显著小于1ns内,并且每一过渡的能量大约为10pJ。
对于光模式中的自由载流子的均匀浓度,确定了表格I中的相移和吸收。在图1中的装置中,光束将不遇到均匀的载流子浓度。更确切地说,载流子和载流子浓度的变化将趋向于在阱中局部化,并且所引起的折射率和吸收损耗的变化在某种程度上是偏振相关的。存在势阱(115a、115b)与波导核心(116)的被控制的部分重叠。与自由载流子阱和光模式的重叠的量成比例,相移和吸收将相应地更高。
通过设计波导和掺杂的特征可以将通过本发明的装置的垂直和水平偏振的光的传播设计为相同的或不同的。在图1的实施例的示范性双边阱结构中,水平偏振光将比垂直偏振光受到更大的相移。因此,可以调整阱填充的程度以对于水平偏振光引起180°相移(并且在与未延迟的分裂光束混合时几乎完全抵消),而垂直偏振光将以较小的相移传播(并且因此在与分裂光束混合时将不完全抵消)。如果使用更对称的阱结构,例如阱在核心的上方和下方以及左边和右边(见例如图6C),则两种偏振可以被偏移相同的程度。通过调整在水平和垂直方向上的重叠的程度,可以随意调整水平和垂直偏振光之间的相位差。
在图1的示范性实施例中,对于所讨论的示范性波导尺寸而言,增加肋105的高度通常易于使横向磁(TM)模式比横向电(TE)模式减慢更多。一般而言,通过改变波导尺寸或形状对TE和TM偏振有不同影响:不高的宽波导将减慢TE偏振(更高的TE有效光学指数)并且加速TM(更低的TM光学指数),而高的窄结构将具有相反的作用。对TM和TE偏振而言,无应变的正方形波导将具有相同的有效指数。肋结构遵循这个一般规则,但是因为该结构更复杂,所以影响有点不太明显。对于每一偏振,掺杂区域115a、115b与光模式150的重叠影响作为在光模式中的载流子浓度的变化的函数的有效折射率的变化。通过适当修改肋波导和掺杂轮廓,可以使装置响应的偏振相关性最小化或最大化。
现在将参考图4A到4D描述用来形成根据本发明的装置500的示范性方法。
在图4A中,肋505形成在设置在绝缘体衬底520例如硅石上的硅层510的上部表面上。利用由通常在硅加工中使用的介电材料制成的硬掩模525图案化该肋505。在已经形成肋505后电介质硬掩模525留在原地,并且用作用于随后形成侧壁的模板,如以下所述。
硅层510没有被掺杂或被非常轻微地掺杂,除了沿它的底部以外,在此设置由高浓度P型掺杂剂形成的导电层530。可以通过离子注入或本领域技术人员熟悉的其它方法引入掺杂剂。
然后第二电介质被沉积在装置上并且被蚀刻。选择第二电介质的材料以便可以选择性地蚀刻它而不除去在硬掩模525中使用的第一电介质。例如,第一电介质材料可以是氮化硅(Si3N4)并且第二电介质可以是二氧化硅(SiO2)。当第二电介质已经从装置的水平表面被除去但保留在肋505的垂直侧上时停止蚀刻。如图4B中所示,由第二电介质制成的侧壁535因此形成在肋505的任何一侧上。侧壁535可以或也可以不至少部分地沿硬掩模525的垂直面向上延伸。
在形成侧壁535之后,注入适当剂量的P型掺杂剂离子以制造P型区540。优选地,在所得到的P型区540中的掺杂剂离子浓度大约为1017到1018离子/cm3。电介质硬掩模525和侧壁535把P型掺杂剂离子排除在波导的核心以外,并且侧壁535的厚度指示P型区540相对于肋505的横向位置。
与波导核心相邻的区540的部分对应于图2的示范性装置的前述未接触的P型掺杂区域115a、115b。由于掺杂剂注入以及掺杂剂扩散的横向散射,区540(并且因此115a、115b)可以侧向扩展,可能远到在肋105之下的区域。可以调整侧壁535的宽度和掺杂剂注入和退火方法以给出掺杂区540与光模式的期望的重叠。
可以利用上述的侧壁形成过程将侧壁535的宽度控制在膜厚的小部分之内。这比光刻容差好得多并且允许良好的横向位置控制。利用这种技术,在不需要比大约0.5μm更精确的光刻特征的情况下,可以制造宽度为大约0.1μm且控制好于大约0.01μm的自由载流子的未接触的掺杂区(在图2中为区域115a、115b)。
重复上述的侧壁形成过程,并且第二电介质被施加至比在第一侧壁形成过程中更大的厚度。然后从装置的水平表面蚀刻掉第二电介质,并且如图4C中所示,形成第二组侧壁545,侧壁545比第一侧壁535宽。可以在侧壁535之上形成侧壁545,或者可以在形成侧壁545之前除去侧壁535。
然后施加注入掩模550并且以高浓度注入N型掺杂剂离子以形成N型掺杂区555(对应于图1中的区域114)。侧壁545的更大的厚度使得产生的N型区域555形成得离波导核心更远,因此使波导核心中的静态损耗最小化。
如图4D中所示,然后施加另一个注入掩模560并且以高浓度注入P型掺杂剂离子以形成区565,其向下延伸到掩埋导电P型层530。结果是具有如图1中所示的结构的装置。
然后可以利用众所周知的技术完成该装置。可以利用电介质层覆盖该装置和建立在电介质中的通孔,在此需要金属布线来接触高掺杂的N型层和P型层。利用标准加工方法,金属层被沉积并且被图案化以制造所需的布线。
如图2所示,通过选择性地掺杂波导以形成装置100,可以在半导体波导101的长度的一部分之上实现本发明的示范性移相器装置100。因此可以形成多种构造,包括例如沿半导体波导的长度串联设置的多个移相器装置、或具有在单硅层上的移相器的多个并联波导。
尽管已经相对于具体工艺流程示出并且描述了本发明,但是应当理解的是,可以使用许多其它相似的工艺流程来实现基本相同的结构,并且可以在不脱离本发明的范围的情况下使用。
尽管已经相对于硅波导和可与硅兼容的电介质和金属示出并且描述了本发明的示范性实施例,但是应当理解的是,在不脱离本发明的范围的情况下,可以使用任何半导体材料体系。
此外,尽管已经相对于绝缘体上硅(SOI)衬底实施例示出并且描述了本发明,但是在不脱离本发明的范围的情况下,也可以使用常规硅衬底。应当利用电介质材料覆盖衬底,并且然后可以利用常规电介质图案化和选择性外延横向过生长(ELO)工艺在电介质层上制造单晶硅波导。在图5中示出这种实施例。
在图5的实施例中,硅衬底被覆盖了硅石层620。在硅石中形成孔,并且通过外延横向过生长(ELO)的工艺,穿过该孔向上并且向外横向地625生长硅肋605。根据需要,可以利用化学-机械抛光使硅波导的顶部表面平面化。通过通常的离子注入和退火工艺,在硅层625中形成对应于图1的实施例的区112和114的P型重掺杂区612和N型重掺杂区614。P型掺杂区615a、615b提供自由载流子的阱,其在重掺杂的P和N区612和614的反向偏压下被耗尽。光模式示出为650。
如同其它的实施例一样,可以利用电子替代空穴作为自由载流子,并且装置的掺杂极性被反转。另外,尽管已经相对于单晶硅波导示出并且描述了本发明,但是在不脱离本发明的范围的情况下,也可以使用多晶硅或非晶硅波导。
尽管已经相对于在波导核心的任何一侧上具有两个阱(例如115a、115b)的具体掺杂轮廓示出并且描述了本发明,但是应当理解的是,在不脱离本发明的范围的情况下,可以使用允许势阱和波导的部分或完全重叠的任何掺杂轮廓,其中在外部电极的控制下势阱可以是空的或者被填充。例如,也可以使用与波导核心重叠的单中心阱。在图6A中示出这种实施例,其中单中心阱715基本上与波导核心重叠。图6B示出具有单中心阱715的移相装置的另一个示范性实施例,其是T形的,并且该“T”的垂直部分(或舌状物)与波导核心重叠。
图6C示出具有四阱轮廓的示范性实施例,并且阱715a和715b在波导核心的左边和右边以及阱715c和715d在波导核心的上方和下方。
具有N个阱轮廓的示范性装置在本发明的范围之内,其中N≥2,其中这些阱围绕波导核心。
图7示出图1的实施例的修改,其中在P型重掺杂底部区113中提供间隙。该间隙减小通过波导的光束的吸收同时最低限度地影响自由载流子传输到势阱115a和115b以及从势阱115a和115b运输。在图7的示范性装置中,区域115a和115b大约为0.08μm宽。硅层110(不具有肋105)的厚度大约为0.2μm。区域114、115a和115b的深度大约为0.08μm。
可以将本发明的移相器装置和其它元件组合以制造调制器。图8示出在已经分裂的光束的一个臂中使用移相器装置12的典型调制器10的方框图。分裂器14将输入光束分成两个臂,其中一个具有与其成一行的移相器装置12,其选择性地使它的光束的相应部分经受相移。另一个臂不包括移相装置并且名义上不引入相移。两个臂的被移相和未被移相的光束通过组合器16被组合并且从调制器10输出。如果在被移相的臂中的光束被移相π弧度,则它将与在另一个臂中的光束发生相消干涉并且将导致没有或很少的输出。如果光束没有被移相,则它将进行相长干涉,并且除了由于波导的耦合引起的不可避免的损耗以及在波导和移相器装置中的传播损耗之外,在输出处将呈现输入光束的近似完整的复制。
可选地,零移相器22可以包括在调制器10的未被移相的臂中。零移相器22优选为两个相同的移相器12,但是它处于这样的工作状态,即通过它的延迟被最小化。因而,当移相器12没有被启动来引入延迟时,两个臂将受到类似相同的传播延迟和损耗,因此使相长再结合最大化。
要理解的是,上述实施例仅说明了一些可能的特定实施例,其可以代表本发明的应用。在不脱离本发明的精神和范围的情况下,本领域的技术人员可以制作多种和改变的其它配置。
Claims (9)
1.一种光学移相器装置,包括:
一种波导(110)和一种半导体结构(112-114),用于控制经过该波导的光束的相位,其特征在于;
该波导(110)包括:
核心区(116),该核心区无掺杂剂,用于使光束通过该核心区,以及
第一和第二掺杂区(115a,115b),设置成与该核心区(116)相邻,其中该第一和第二掺杂区(115a,115b)包含相同极性的自由电荷载流子;以及
该半导体结构(112-114)包括:
第一高掺杂区(114),其中该第一高掺杂区被设置成与该第一和第二掺杂区(115a,115b)的每一个相邻,并且被掺杂了与该第一和第二掺杂区的极性相反的极性;
第二高掺杂区(112),其中该第二高掺杂区被设置成与该第一高掺杂区(114)相邻,并且被掺杂了与该第一和第二掺杂区(115a,115b)的极性相同的极性,和
区域(118),其中该区域(118)无掺杂剂,并且被设置在该第一和第二掺杂区(115a,115b)的每一个和第二高掺杂区(113)之间,以便防止该第一和第二掺杂区的每一个和该第二高掺杂区之间的接触,并且设置在第一和第二高掺杂区(分别是114和112)之间,以便防止第一和第二重掺杂区之间的接触,
其中所述半导体结构(112-114)根据跨越该第一和第二高掺杂区(分别是114和112)施加的外部的电控制电势来控制该第一和第二掺杂区(115a,115b)的自由电荷载流子含量,由此来控制经过波导的光束的相位。
2.如权利要求1所述的装置,其中该第一和第二掺杂区(115a,115b)的每一个包括P型掺杂区,所述自由电荷载流子是空穴。
3.如权利要求1所述的装置,其中第一和第二掺杂区(115a,115b)设置在核心区(116)的相对侧上,且其中经过波导的光束的光模式主要被限制在该核心区(116)和该第一和第二掺杂区(115a和115b)中。
4.如权利要求3所述的装置,其中波导还包括围绕核心区的第三掺杂区。
5.如权利要求1所述的装置,其中第一和第二掺杂区(115a,115b)的每一个具有1016到1018离子/cm3的掺杂剂离子浓度。
6.如权利要求1所述的装置,其中当跨越第一和第二高掺杂区(分别是114和112)施加反向偏置电压时,第一和第二掺杂区(115a,115b)的自由电荷载流子含量减少。
7.如权利要求6所述的装置,其中第二高掺杂区(112)包括低层(113),该低层中包括间隙,该间隙被设置成与核心区(116)相邻。
8.一种操作波导(110)的方法,其中通过波导的光模式的传播的速度是波导的掺杂区(115a,115b)中的自由电荷载流子的数量的函数,该方法包括以下步骤:
经过波导(110)的核心区(116)传播光束,其中该核心区接近该第一和第二掺杂区(115a,115b);且
根据施加在与该第一和第二掺杂区(115a,115b)相邻的半导体结构(112-114)上的电势差,通过减少在第一和第二掺杂区(115a,115b)中的自由电荷载流子的数量来控制光模式的传播的速度,该半导体结构还包括:
第一高掺杂区(114),其中该第一高掺杂区被设置成与该第一和第二掺杂区(115a,115b)相邻,并且被掺杂了与该第一和第二掺杂区(115a,115b)的极性相反的极性;
第二高掺杂区(112,113),其中该第二高掺杂区被设置成与该第一高掺杂区(114)相邻,并且被掺杂了与第一和第二掺杂区(115a,115b)的极性相同的极性,和
区域(118),其中该区域(118)无掺杂剂,并且被设置在该第一和第二掺杂区(115a,115b)和第二高掺杂区(113)之间,以便防止该第一和第二掺杂区(115a,115b)和该第二高掺杂区(113)之间的接触,以及也被设置在第一和第二高掺杂区(分别是114和112)之间,以便防止第一和第二高掺杂区之间的接触。
9.如权利要求8所述的方法,其中通过跨越第一和第二高掺杂区(分别是114和112)施加反向偏压,减少第一和第二掺杂区(115a,115b)的自由电荷载流子的含量。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60172304P | 2004-08-16 | 2004-08-16 | |
US60/601,723 | 2004-08-16 | ||
US11/161,744 | 2005-08-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101006382A CN101006382A (zh) | 2007-07-25 |
CN100472279C true CN100472279C (zh) | 2009-03-25 |
Family
ID=38704616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800280410A Active CN100472279C (zh) | 2004-08-16 | 2005-08-16 | 高速半导体波导移相器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100472279C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103137777A (zh) * | 2011-11-21 | 2013-06-05 | 富士通株式会社 | 半导体光学器件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7747122B2 (en) * | 2008-09-30 | 2010-06-29 | Intel Corporation | Method and apparatus for high speed silicon optical modulation using PN diode |
WO2012103823A2 (zh) * | 2012-03-14 | 2012-08-09 | 华为技术有限公司 | 一种移相器和耦合器及其制造方法 |
CN112666728B (zh) * | 2019-10-15 | 2023-06-20 | 苏州旭创科技有限公司 | 一种电光调制器 |
JP2023504784A (ja) * | 2019-11-27 | 2023-02-07 | ハイパーライト・コーポレーション | 改良電極を有する電気光学デバイス |
-
2005
- 2005-08-16 CN CNB2005800280410A patent/CN100472279C/zh active Active
Non-Patent Citations (8)
Title |
---|
Analysis and design ofhigh-speedhigh-efficiencyGaAs-AlGaAsdouble-heterostructurewaveguide phasemodulator. S. Lee et al.IEEE Journal of Quantum Electronics,Vol.27 No.3. 1991 * |
Analysis and design ofhigh-speedhigh-efficiencyGaAs-AlGaAsdouble-heterostructurewaveguide phasemodulator.. S. Lee et al.IEEE Journal of Quantum Electronics,Vol.27 No.3. 1991 |
DESIGN OF A SIGE-SI QUANTUM-WELL OPTICALMODULATOR. MARRIS D ET AL.IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, IEEE SERVICE CENTER, US,Vol.9 No.3. 2003 |
DESIGN OF A SIGE-SI QUANTUM-WELL OPTICALMODULATOR. MARRIS D ET AL.IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, IEEE SERVICE CENTER, US,Vol.9 No.3. 2003 * |
HIGH SPEED SI-BASED OPTICAL MODULATOR FORON-CHIP OPTICAL INTERCONNECTS. MARRIS D ET AL.INTERCONNECT TECHNOLOGY CONFERENCE, 2004.PROCEEDINGS OF THE IEEE 2004 INTERNATIONAL BURLINGAME,CA,USA 7-9 JUNE 2004,PISCATAWAY,NJ,USA,IEEE,US. 2004 |
HIGH SPEED SI-BASED OPTICAL MODULATOR FORON-CHIP OPTICAL INTERCONNECTS. MARRIS D ET AL.INTERCONNECT TECHNOLOGY CONFERENCE, 2004.PROCEEDINGS OF THE IEEE 2004 INTERNATIONAL BURLINGAME,CA,USA 7-9 JUNE 2004,PISCATAWAY,NJ,USA,IEEE,US. 2004 * |
Silicon electro-optic modulator based on a three terminaldevice integrated in a low-loss single-mode SOI waveguide. A.Cutolo et al.Journal of Lightwave Technology,Vol.15 No.3. 1997 * |
Silicon electro-optic modulator based on a three terminaldevice integrated in a low-loss single-mode SOI waveguide.. A.Cutolo et al.Journal of Lightwave Technology,Vol.15 No.3. 1997 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103137777A (zh) * | 2011-11-21 | 2013-06-05 | 富士通株式会社 | 半导体光学器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101006382A (zh) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904272B2 (ja) | 高速半導体導波路位相シフタ | |
KR101157374B1 (ko) | Pn 다이오드를 사용하는 고속 실리콘 광 변조를 위한 방법 및 장치 | |
US8346028B2 (en) | Optical device having modulator employing horizontal electrical field | |
US8362494B2 (en) | Electro-optic device with novel insulating structure and a method for manufacturing the same | |
US8817354B2 (en) | Optical device having reduced optical leakage | |
EP3268805B1 (en) | Vertical pn silicon modulator | |
JP5154921B2 (ja) | シリコン上に集積された高周波オプトエレクトロニク変調器 | |
US8989522B2 (en) | Isolation of components on optical device | |
EP3097450A1 (en) | Electro-optical modulator with a vertical capacitor structure | |
CN100472279C (zh) | 高速半导体波导移相器 | |
US10962812B2 (en) | Electro-optic modulator | |
US7394949B1 (en) | High speed optical intensity modulator | |
US6653161B1 (en) | Method and apparatus for forming a capacitive structure including single crystal silicon | |
WO2010151224A1 (en) | Thin-film solar cell interconnection | |
US8728837B2 (en) | Enhancing uniformity of slab region thickness in optical components | |
CN108490650A (zh) | 周期性交错波导结构、以及电光调制结构和mzi结构 | |
US6798964B2 (en) | Method and apparatus for modulating an optical beam in an optical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |