CN109076182A - 摄像元件、摄像装置以及电容装置 - Google Patents

摄像元件、摄像装置以及电容装置 Download PDF

Info

Publication number
CN109076182A
CN109076182A CN201780023144.0A CN201780023144A CN109076182A CN 109076182 A CN109076182 A CN 109076182A CN 201780023144 A CN201780023144 A CN 201780023144A CN 109076182 A CN109076182 A CN 109076182A
Authority
CN
China
Prior art keywords
capacitor
signal
photographing element
input unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780023144.0A
Other languages
English (en)
Inventor
船水航
手冢洋二郎
寿圆正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN109076182A publication Critical patent/CN109076182A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

摄像元件具有：像素，其生成基于入射光的像素信号；以及生成部，其包括被输入所述像素信号的第1输入部、被输入电压发生变化的第1基准信号的第2输入部、和输出根据所述像素信号和所述第1基准信号生成的输出信号的输出部，所述生成部具备：第1电容，其配置于所述第1输入部与所述输出部之间；第2电容，其配置于所述第2输入部与所述输出部之间；和第3电容，其与所述第1电容和所述第2电容中的某一方连接。

Description

摄像元件、摄像装置以及电容装置
技术领域
本发明涉及摄像元件、摄像装置以及电容装置。
背景技术
公知有一种摄像元件，该摄像元件具有调整部，对ADC转换增益进行调整(专利文献1)。该摄像元件中，调整部的电容处于浮动(floating)状态，从而会混入噪声。
现有技术文献
专利文献
专利文献1：日本特开2013-30997号公报
发明内容
根据本发明的第1形态，摄像元件具有：像素，其生成基于入射光的像素信号；以及生成部，其包括被输入所述像素信号的第1输入部、被输入电压发生变化的第1基准信号的第2输入部、和输出根据所述像素信号和所述第1基准信号生成的输出信号的输出部，所述生成部具备：第1电容，其配置于所述第1输入部与所述输出部之间；第2电容，其配置于所述第2输入部与所述输出部之间；以及第3电容，其与所述第1电容和所述第2电容中的某一方连接。
根据本发明的第2形态，摄像元件具备：像素，其生成基于入射光的像素信号；第1输入部，其被输入所述像素信号；第2输入部，其被输入电压以恒定的比例变化的第1基准信号；输出部，其输出根据所述像素信号和所述第1基准信号生成的输出信号；第1电容，其配置于所述第1输入部与所述输出部之间；第2电容，其配置于所述第2输入部与所述输出部之间；以及第3电容，其与所述第1电容和所述第2电容中的某一方并联连接。
根据本发明的第3形态，摄像元件具备：光电转换部，其将入射光转换成电荷；电容部，其具有第1电容、第2电容及与所述第1电容和所述第2电容中的某一方并联连接的第3电容，输出根据来自所述光电转换部的信号和第1基准信号生成的输出信号；以及比较部，其对从所述电容部输出的所述输出信号和第2基准信号进行比较，所述电容部在所述第3电容与所述第1电容并联连接的情况、和所述第3电容与所述第2电容并联连接的情况下，输出不同信号电平的所述输出信号。
根据本发明的第4形态，摄像装置具备：第1～3形态中任一形态的摄像元件；和图像生成部，其基于像素信号生成图像数据，该像素信号基于所述入射光。
根据本发明的第5形态，电容装置具备：第1输入部，其被输入第1信号；第2输入部，其被输入第2信号；输出部，其输出根据所述第1信号和所述第2信号生成的输出信号；第1电容，其连接于所述第1输入部与所述输出部之间；第2电容，其连接于所述第2输入部与所述输出部之间；以及第3电容，其与所述第1电容和所述第2电容中的某一方并联连接。
附图说明
图1是表示第1实施方式的摄像装置的结构的框图。
图2是表示第1实施方式的像素的构成的电路图。
图3是表示第1实施方式的AD转换部和第1基准信号生成部的构成的电路图。
图4是表示第1实施方式的AD转换部的动作的时间图。
图5是用于说明基于第1实施方式的摄像元件的ADC转换增益的变更例的电路图。
图6是用于说明基于第1实施方式的AD转换部进行的相关双采样的时间图。
图7是表示第1实施方式的摄像元件的截面构造的图。
图8是表示第2实施方式的AD转换部和第1基准信号生成部的构成的电路图。
图9是表示第2实施方式的AD转换部的各开关状态和增益的图。
图10是表示第3实施方式的AD转换部和第1基准信号生成部的构成的电路图。
图11是表示第3实施方式的AD转换部的各开关状态和增益的图。
图12是表示变形例1的AD转换部的构成的电路图。
图13是表示变形例3的像素和AD转换部的构成的电路图。
具体实施方式
(第1实施方式)
图1是表示第1实施方式的摄像装置的结构的框图。摄像装置1具备摄影光学系统2、摄像元件3、以及控制部4。摄像装置1是例如照相机。摄影光学系统2使被摄体像在摄像元件3上成像。摄像元件3对由摄影光学系统2形成的被摄体像进行拍摄而生成图像信号。摄像元件3是例如CMOS图像传感器。控制部4将用于控制摄像元件3的动作的控制信号向摄像元件3输出。另外，控制部4作为图像生成部发挥功能，该图像生成部对从摄像元件3输出的图像信号实施各种图像处理，生成图像数据。此外，摄影光学系统2也可以能够相对于摄像装置1拆装。
图2是表示第1实施方式的像素的构成的电路图。摄像元件3具有配置成2维状的多个像素10。像素10具有例如光电二极管(PD)等光电转换部12和读出部20。光电转换部12具有将入射的光转换成电荷、蓄积光电转换得到的电荷的功能。读出部20具有例如传输部13、重置部(排出部)14、浮置扩散部(FD)15、放大部16、以及电流源17。
传输部13由信号Vtx控制，将由光电转换部12光电转换得到的电荷向浮置扩散部15传输。即，传输部13在光电转换部12与浮置扩散部15之间形成电荷传输路径。浮置扩散部15蓄积(保持)电荷。
重置部14由信号Vrst控制，排出浮置扩散部15的电荷，将浮置扩散部15的电位重置成重置电位(基准电位)。传输部13和重置部14例如分别由晶体管M1、晶体管M2构成。
放大部16输出将蓄积到浮置扩散部15的电荷放大而得到的信号。在图2所示的例子中，放大部16由漏极端子、栅极端子以及源极端子分别与电源VDD、浮置扩散部15以及电流源17连接的晶体管M3构成。电流源17将用于输出与蓄积到浮置扩散部15的电荷相应的信号的电流向放大部16供给。放大部16以电流源17为负荷电流源而作为源极跟随器电路的一部分发挥功能。即，放大部16生成对保持于浮置扩散部15的电荷进行放大而得到的信号，将所生成的信号向信号线30输出。
读出部20将与由传输部13从光电转换部12传输到浮置扩散部15的电荷相应的信号(光电转换信号)和使浮置扩散部15的电位重置成重置电位时的信号(暗信号)向信号线30依次读出。暗信号成为表示相对于光电转换信号而言的基准电平的信号。向信号线30依次输出的光电转换信号和暗信号输入至随后说明的模拟/数字转换部(AD转换部)40。
图3是表示第1实施方式的AD转换部和第1基准信号生成部的构成的电路图。AD转换部40将作为模拟信号的光电转换信号和暗信号分别转换成数字信号。AD转换部40包括电容部50、比较部60、存储部70而构成。电容部50、比较部60、以及存储部70与各像素10相对应地针对每个像素10配置。第1基准信号生成部120生成信号电平变化的斜坡信号作为第1基准信号Vramp。另外，第1基准信号生成部120与针对每个像素10设置的各电容部50共通地连接，将第1基准信号Vramp向各电容部50供给。
电容部50基于从像素10作为信号Vin输入的光电转换信号或暗信号、和从第1基准信号生成部120输入的第1基准信号Vramp生成输出信号Vx，并向比较部60输出。因而，电容部50也是基于信号Vin和第1基准信号Vramp生成输出信号Vx的生成部50，电容部50(生成部50)将所生成的信号Vx向比较部60输出。电容部50具有：被输入光电转换信号和暗信号的第1输入部51；被输入第1基准信号Vramp的第2输入部52；输出输出信号Vx的输出部53；连接于第1输入部51与输出部53之间的电容C0；连接于第2输入部52与输出部53之间的电容Cr；以及与电容C0和电容Cr中的某一方并联连接的电容C2。电容部50还具有将电容C2与电容C0和电容Cr择一地连接的第1开关部150。第1开关部150具有开关SW21和开关SW22。开关SW21对电容C0与电容C2之间的电连接状态进行切换，开关SW22对电容Cr与电容C2之间的电连接状态进行切换。
比较部60由比较电路等构成，从电容部50向第1输入端子61输入输出信号Vx，向第2输入端子62输入第2基准信号Vref。第2基准信号Vref由未图示的第2基准信号生成部130生成而输入至第2输入端子62。第2基准信号生成部130与针对每个像素10设置的各比较部60共通地连接，将第2基准信号Vref向各比较部60供给。比较部60对输出信号Vx与第2基准信号Vref进行比较。作为比较部60的比较结果的信号Vcmp_out从比较部60的输出端子63输出并输入至存储部70。另外，在比较部60的输出端子63与第1输入端子61之间连接有开关SW64。开关SW64由信号Vaz进行通断控制。存储部70由闩锁电路等构成。在图3所示的例子中，存储部70中输入有表示计数值的count<0>～count<11>，AD转换部40成为12位AD转换电路。存储部70基于信号Vcmp_out将与从由比较部60进行的比较开始时起经过的经过时间相应的计数值存储为数字信号。
图4是表示第1实施方式的AD转换部40的动作例的时间图。在图4中，纵轴表示信号的电平，横轴表示时刻。
在时刻t1，由于信号Vaz成为高电平，从而由信号Vaz控制的开关SW64接通。由于开关SW64接通，从而输出信号Vx和信号Vcmp_out的电位成为与第2基准信号Vref相同的电位。在时刻t2，由于信号Vaz成为低电平，从而开关SW64断开。
在时刻t3，来自像素10的信号Vin的电位变化ΔVin。例如，在从像素10输出的信号从暗信号变为光电转换信号的情况下，信号Vin的电位减少ΔVin。随着信号Vin的电位的变化，从电容部50的输出部53输出的输出信号Vx的电位变化ΔVx。在开关SW21处于接通状态、开关SW22处于断开状态的情况下，即在将电容C2与电容C0并联连接的情况下，输出信号Vx的电位的变化量ΔVx能够以下式(1)表示。
ΔVx＝ΔVin×(C0+C2)/[(C0+C2)+Cr]···(1)
若将相对于信号Vin的电位的变化量而言的输出信号Vx的电位的变化量(灵敏度)设为Sin，则Sin能够以下式(2)表示。
Sin＝ΔVx/ΔVin＝(C0+C2)/[(C0+C2)+Cr]···(2)
另外，比较部60中，若输入至第1输入端子61的输出信号Vx的电位比输入至第2输入端子62的第2基准信号Vref的电位低，则使信号Vcmp_out的电位向高电平转变。
在从时刻t4到时刻t6的期间ΔT，第1基准信号Vramp的电位随着时间的经过而增加。另外，伴随第1基准信号Vramp的电位随时间的增加，输出信号Vx的电位随时间增加。若在期间ΔT期间第1基准信号Vramp变化了ΔVr，则输出信号Vx的电位的变化量ΔVx能够以下式(3)表示。
ΔVx＝ΔVr×Cr/[(C0+C2)+Cr]···(3)
若将相对于第1基准信号Vramp的电位的变化量而言的输出信号Vx的电位的变化量(灵敏度)设为Sr，则Sr能够以下式(4)表示。
Sr＝ΔVx/ΔVr＝Cr/[(C0+C2)+Cr]···(4)
另外，在时刻t5，若输出信号Vx的电位与第2基准信号Vref的电位之间的大小关系发生变化，则比较部60使信号Vcmp_out的电位从高电平变化成低电平。存储部70存储(保持)信号Vcmp_out从高电平变为低电平时的基于count<0>～count<11>的计数值。在期间ΔT期间，计数值从0变化到4095LSB的情况下，若将由存储部70存储的计数值设为Count_Latch，则计数值Count_Latch能够以下式(5)表示。
Count_Latch＝(ΔVin×Sin)/(ΔVr×Sr)×4096LSB···(5)
如上述的式(5)所示，向AD转换部40输入的输入信号Vin与成为AD转换结果的计数值Count_Latch的关系由Sin/Sr决定。
另外，在开关SW21处于断开状态、开关SW22处于接通状态的情况、即电容C2与电容Cr并联连接的情况下的Sin和Sr能够由下式(6)和下式(7)分别表示。
Sin＝ΔVx/ΔVin＝C0/[C0+(C2+Cr)]···(6)
Sr＝ΔVx/ΔVr＝(Cr+C2)/[C0+(C2+Cr)]···(7)
若将基于AD转换部40的转换增益设为Gc，则开关SW21接通且开关SW22断开的情况、即电容C2与电容C0并联连接的情况下的ADC转换增益Gc(Gc＝Count_Latch/ΔVin)能够以下式(8)表示。
Gc＝(C0+C2)/(ΔVr×Cr)×4096LSB···(8)
开关SW21断开且开关SW22接通的情况、即电容C2与电容Cr并联连接的情况下的ADC转换增益Gc能够以下式(9)表示。
Gc＝C0/[ΔVr×(Cr+C2)]×4096LSB···(9)
对电容C2与电容C0并联连接的情况和电容C2与电容Cr并联连接的情况进行比较，则电容C2与电容C0并联连接的情况下的ADC转换增益Gc变大，电容C2与电容Cr并联连接的情况下的ADC转换增益Gc变小。如此，能够利用电容C2的连接状态变更ADC转换增益Gc。另外，通过使电容C2与电容C0和电容Cr中的某一方并联连接，能够避免电容C2成为浮动状态。
图5是用于说明基于第1实施方式的摄像元件3的ADC转换增益的变更例的电路图。摄像元件3具备开关控制部140。开关控制部140基于由存储部70输出的计数值生成用于控制电容C2的连接状态的信号Vsw并向电容部50输出。开关控制部140在例如计数值比阈值小的情况下，为了增大ADC转换增益Gc而将信号Vsw的电位设为高电平。另外，开关控制部140在计数值比阈值大的情况下，为了减小ADC转换增益Gc而将信号Vsw的电位设为低电平。在例如计数值从0变化到4095LSB的情况下，计数值的阈值被设定为682LSB。
另外，开关控制部140具有由闩锁电路等构成的连接信息存储部141。开关控制部140使基于信号Vsw的信号电平的连接信息存储于连接信息存储部141。连接信息表示电容C2的连接状态，成为与ADC转换增益Gc的设定值相关的数字信号。
在图5所示的例子中，电容部50具有第3输入部57、变换器电路160、晶体管M10、晶体管M11、晶体管M12、以及晶体管M13。晶体管M10和晶体管M11构成开关SW21，晶体管M12和晶体管M13构成开关SW22。开关SW21和开关SW22成为CMOS开关。变换器电路160经由第3输入部57被输入信号Vsw，并输出成为信号Vsw的反转信号的信号Vswb。信号Vsw分别输入至晶体管M10和晶体管M13的栅极，信号Vswb分别输入至晶体管M11和晶体管M12的栅极。
若信号Vsw的电位通过开关控制部140设定成高电平，则信号Vswb成为低电平，并且，晶体管M10和晶体管M11成为接通(ON)状态，晶体管M12和晶体管M13成为断开(OFF)状态。由于晶体管M10和晶体管M11接通，从而电容C2与电容C0并联连接，ADC转换增益Gc变大。另一方面，若信号Vsw的电位通过开关控制部140而被设定成低电平，则信号Vswb成为高电平，并且，晶体管M10和晶体管M11成为断开状态，晶体管M12和晶体管M13成为接通状态。由于晶体管M12和晶体管M13接通，从而电容C2与电容Cr并联连接，ADC转换增益Gc变小。
如此，开关控制部140通过基于计数值并利用信号Vsw对电容C2的连接状态进行控制，能够使ADC转换增益Gc变更。另外，在AD转换结果向后段的信号处理部170(未图示)输出之际，存储于连接信息存储部141的连接信息也与AD转换结果一起向信号处理部170输出。信号处理部170能够利用连接信息获得ADC转换增益Gc的设定值。并且，在信号处理部170中，使用AD转换结果和连接信息，进行对随后说明的相关双采样、信号量与ADC转换增益Gc的设定值相应地进行修正的处理等信号处理。在例如在拍摄区域中存在较暗的区域、计数值比阈值小的情况下，增大ADC转换增益Gc而避免产生图像的曝光不足。另外，于在拍摄区域中存在较亮的区域、计数值比阈值大的情况下，减小ADC转换增益Gc而避免产生图像的过度曝光。而且，通过针对每个像素设置电容部50和开关控制部140，能够针对每个像素设定最佳的ADC转换增益Gc。
图6是用于说明基于第1实施方式的AD转换部进行的相关双采样的时间图。此外，蓄积于光电转换部12的电荷与浮置扩散部15的电荷的排出、即浮置扩散部15的重置同步地被重置，但在以下的说明中，为了简化说明，省略对光电转换部12的重置的说明。
在时刻t1，信号Vrst和信号Vaz成为高电平。由于信号Vrst成为高电平，从而在像素10中，重置部14的晶体管M2接通。由此，浮置扩散部15的电位成为重置电位。而且，像素10的重置时的信号(暗信号)由放大部16向信号线30输出。暗信号作为信号Vin输入至AD转换部40的电容部50。另外，在时刻t1，由于信号Vaz成为高电平，从而由信号Vaz控制的开关SW64接通。并且，由于开关SW64接通，从而信号Vx和信号Vcmp_out的电位成为与信号Vref相同的电位。在时刻t2，由于信号Vaz成为低电平，从而开关SW64断开。
在从时刻t3到时刻t4的期间，信号Vramp的电位随着时间的经过而增加。比较部60进行输出信号Vx的电位与第2基准信号Vref的电位的比较。存储部70在信号Vcmp_out的信号电平反转之际存储计数值。存储部70存储基于来自像素10的暗信号的数字信号。
在时刻t5，由于信号Vtx成为高电平，从而在像素10中，传输部13的晶体管M1接通。由此，由光电转换部12进行光电转换而得到的电荷向浮置扩散部15传输。而且，像素10的光电转换信号由放大部16向信号线30输出。光电转换信号作为信号Vin输入至AD转换部40的电容部50。在时刻t6，由于信号Vtx成为低电平，从而晶体管M1断开。
在从时刻t7到时刻t8的期间，信号Vramp的电位随着时间的经过而增加。比较部60进行输出信号Vx的电位与第2基准信号Vref的电位的比较，在电位的大小关系发生变化时，使信号Vcmp_out的信号电平反转。存储部70在信号Vcmp_out的信号电平反转之际存储计数值。存储部70存储基于来自像素10的光电转换信号的数字信号。
由存储部70存储的基于暗信号的数字信号和基于光电转换信号的数字信号向信号处理部170输出，由信号处理部170进行差分处理。如此，在本实施方式中，进行相关双采样，该相关双采样进行光电转换信号与暗信号的差分处理。
图7是表示第1实施方式的摄像元件3的截面构造的图。图7所示的摄像元件3是背面照射型的摄像元件。摄像元件3具备第1半导体基板111、第2半导体基板112、以及第3半导体基板113。第1半导体基板111层叠于第2半导体基板112。第2半导体基板112层叠于第3半导体基板113。第1半导体基板111和第2半导体基板112、第2半导体基板112和第3半导体基板113分别通过连接部109电连接。连接部109是例如焊盘、电极。如图7所示，入射光主要朝向以空心箭头表示的Z轴正方向入射。另外，如坐标轴所示，将与Z轴正交的纸面左方向设为X轴正方向，将与Z轴和X轴正交的纸面近前方向设为Y轴正方向。
第1半导体基板111具有微透镜层101、彩色滤光片层102、钝化层103、半导体层106、以及布线层108。微透镜层101具有多个微透镜L。微透镜L使所入射的光向光电转换部12聚光。彩色滤光片层102具有多个彩色滤光片F。钝化层103由氮化膜或氧化膜构成，保护半导体层106。
半导体层106具有光电转换部12和读出部20。半导体层106在作为光的入射面的第1面106a与第1面106a的相反侧的第2面106b之间具有多个光电转换部12。半导体层106在比光电转换部12靠第2面106b侧的位置具有读出部20。在半导体层106中，光电转换部12和读出部20沿X轴方向和Y轴方向配置有多个。读出部20读出光电转换信号和暗信号，经由布线层108向第2半导体基板112输出。布线层108具有多个金属层。金属层是例如Al布线、Cu布线等。
第2半导体基板112包括电容部50和比较部60而构成。电容部50和比较部60针对每个光电转换部12设置。第2半导体基板112具有多个贯通电极110。贯通电极110是例如硅贯通电极。贯通电极110将设置于第2半导体基板112的电路相互连接。第3半导体基板113包括存储部70而构成。存储部70针对每个光电转换部12设置。
根据上述的实施方式，获得如下作用效果。
(1)摄像元件3具有：像素10，其生成基于入射光的像素信号(光电转换信号)；以及生成部(电容部50)，其具有被输入像素信号的第1输入部51、被输入电压变化的第1基准信号Vramp的第2输入部52、和输出根据像素信号和第1基准信号Vramp生成的输出信号Vx的输出部53。生成部50具备：第1电容C0，其配置于第1输入部51与输出部53之间；第2电容Cr，其配置于第2输入部52与输出部53之间；以及第3电容C2，其与第1电容C0和第2电容Cr中的某一方连接。因此，能够避免电容C2成为浮动状态。其结果，能够抑制噪声的混入。另外，能够通过变更电容C2的连接目标来调整ADC转换增益，因此，能够以较小的电路面积实现ADC转换增益的调整。
(2)摄像元件3具备：光电转换部12，其将入射光转换成电荷；第1输入部51，其被输入来自光电转换部12的信号；第2输入部52，其被输入第1基准信号Vramp；输出部53，其输出根据来自光电转换部12的信号和第1基准信号Vramp生成的输出信号Vx；第1电容C0，其连接于第1输入部51与输出部53之间；第2电容Cr，其连接于第2输入部52与输出部53之间；以及第3电容C2，其与第1电容C0和第2电容Cr中的某一方并联连接。在本实施方式中，电容C2与电容C0和电容Cr中的某一方并联连接。因此，能够避免电容C2成为浮动状态。其结果，能够抑制噪声的混入。另外，能够通过变更电容C2的连接目标来调整ADC转换增益，因此，能够以较小的电路面积实现ADC转换增益的调整。
(3)摄像元件3还具备将第3电容C2与第1电容C0和第2电容Cr择一地连接的第1开关部150。由于如此设置，所以能够变更相对于来自光电转换部12的信号Vx的变化量而言的输出信号Vx的变化量、和相对于第1基准信号Vramp的变化量而言的输出信号Vx的变化量。
(4)摄像元件3还具备第1存储部(连接信息存储部141)，该第1存储部存储表示第3电容C2与第1电容C0和第2电容Cr中的哪一个连接的信息。由于如此设置，所以能够使与ADC转换增益Gc的设定值相关的信息存储。
(5)摄像元件3还具备对从输出部53输出的输出信号Vx和第2基准信号Vref进行比较的比较部60。由于如此设置，所以能够进行输出信号Vx与第2基准信号Vref的比较而输出比较结果。
(6)连接信息存储部141在基于比较部60的比较结果的信号被输出之际输出信息。在本实施方式中，在AD转换结果向信号处理部170输出之际，连接信息也与AD转换结果一起向信号处理部170输出。由于如此设置，所以信号处理部170能够利用连接信息获得ADC转换增益Gc的设定值。其结果，在信号处理部170中，能够使用AD转换结果和连接信息进行信号处理。
(7)摄像元件3还具备生成信号电平发生变化的第1基准信号Vramp的第1基准信号生成部120。由于如此设置，所以能够将信号电平发生变化的第1基准信号Vramp输入至第2输入部52，使输出信号Vx的电位随时间变化。另外，能够生成与从比较开始起经过的经过时间相应的信号Vcmp_out。
(8)摄像元件3具备具有光电转换部12的多个像素10。第1电容C0、第2电容Cr、第3电容C2以及比较部60针对每个像素设置。由于如此设置，所以能够针对每个像素变更ADC转换增益。
(9)第3电容C2基于比较部60的比较结果与第1输入部51和第2输入部52中的某一方并联连接。由于如此设置，所以能够基于比较部60的比较结果变更ADC转换增益。
(10)摄像元件3具备：第2存储部(存储部70)，其存储基于比较部60的比较结果的信号；第1半导体基板112，其设置有第1电容C0、第2电容Cr、第3电容C2和比较部60；以及第2半导体基板113，其设置有存储部70。由于如此设置，所以能够将比较部60等对模拟信号进行处理的电路以及存储部70等对数字信号进行处理的电路配置于不同的半导体基板。
(第2实施方式)
参照图8对第2实施方式的摄像元件3进行说明。此外，图中，对与第1实施方式相同或者相当的部分标注相同的参照编号，主要说明与第1实施方式的摄像元件3的不同点。图8是表示第2实施方式的AD转换部40和第1基准信号生成部120的构成的电路图。在第2实施方式中，电容部50还具有：电容C1，其与电容C0和电容Cr中的某一方并联连接；和第2开关部160，其将电容C1与电容C0和电容Cr择一地连接。第2开关部160具有开关SW11和开关SW12。开关SW11对电容C0与电容C1之间的电连接状态进行切换，开关SW12对电容Cr与电容C1之间的电连接状态进行切换。
在本实施方式中，开关控制部140基于由存储部70输出的计数值生成用于对电容C2和电容C1的连接状态进行控制的信号并向电容部50输出。开关控制部140将所生成的信号向电容部50输出，对电容C2和电容C1的连接状态进行切换。另外，开关控制部140使表示电容C2和电容C1的连接状态的连接信息存储于连接信息存储部141。连接信息表示电容C2和电容C1的连接状态，成为与ADC转换增益Gc的设定值相关的数字信号。另外，在AD转换结果通过存储部70而被向后段的信号处理部170输出之际，存储于连接信息存储部141的连接信息也与AD转换结果一起向信号处理部170输出。
图9是表示第2实施方式的AD转换部40的各开关状态和增益的图。如图9所示，能够利用电容C2和电容C1的连接状态来变更ADC转换增益Gc。另外，由于电容C2和电容C1与电容C0和电容Cr中的某一方并联连接，所以避免电容C2和电容C1成为浮动状态。
根据上述的实施方式，除了与第1实施方式同样的作用效果之外，还获得如下作用效果。
(11)摄像元件3还具备与第1电容C0和第2电容Cr中的某一方并联连接的第4电容C1。由于如此设置，所以能够增加ADC增益Gc的设定数。另外，能够扩大ADC增益Gc的调整范围。
(第3实施方式)
参照图10对第3实施方式的摄像元件3进行说明。此外，图中，对与第1实施方式和第2实施方式相同或者相当的部分标注相同的参照编号。图10是表示第3实施方式的AD转换部40和第1基准信号生成部120的构成的电路图。在第3实施方式中，构成为相对于第2实施方式而言不具有电容C0。
开关控制部140与第2实施方式的情况同样地，基于由存储部70输出的计数值生成用于对电容C2和电容C1的连接状态进行控制的信号并向电容部50输出。开关控制部140将所生成的信号向电容部50输出，对电容C2和电容C1的连接状态进行切换。另外，开关控制部140使表示电容C2和电容C1的连接状态的连接信息存储于连接信息存储部141。连接信息表示电容C2和电容C1的连接状态，成为与ADC转换增益Gc的设定值相关的数字信号。另外，在AD转换结果通过存储部70而被向后段的信号处理部170输出之际，存储于连接信息存储部141的连接信息也与AD转换结果一起向信号处理部170输出。AD转换结果和连接信息相关联地输出。由此，信号处理部170能够使用AD转换结果和连接信息所表示的ADC转换增益Gc的设定值来进行信号处理。
图11是表示第3实施方式的AD转换部40的各开关状态和增益的图。如图11所示，能够利用电容C2和电容C1的连接状态来变更ADC转换增益Gc。另外，通过对开关SW21、SW22、SW11、以及SW12如图11所示那样进行通断控制，避免电容C2和电容C1成为浮动状态。在第3实施方式中，如图11所示，电容C2和电容C1中的某一方与电容部50的第1输入部51连接，因此，能够设为不具有电容C0的构成。此外，同样地也能够设为不具有电容Cr的构成。
根据上述的实施方式，除了与第1实施方式同样的作用效果之外，还获得如下作用效果。
(12)摄像元件3还具备：第1开关部150，其将第3电容C2与第1输入部51和第2输入部52择一地连接；和第2开关部160，其将第1电容C1与第1输入部51和第2输入部52择一地连接。由于如此设置，所以能够增加ADC增益Gc的设定数。另外，能够扩大ADC增益Gc的调整范围。
如下那样的变形也处于本发明的范围内，也能够将变形例的一个或者多个与上述的实施方式组合。
(变形例1)
在上述的实施方式中，对将第1基准信号Vramp输入至第2输入部52、将第2基准信号Vref输入至第2输入端子62的例子进行了说明。不过，也可以将第2基准信号Vref输入至第2输入部52，将第1基准信号Vramp输入至第2输入端子62。另外，在将第1基准信号Vramp输入至第2输入端子62的情况下，也可以将接地电位输入至第2输入部52。而且，如图12所示，也可以使用多个电容部50来构成AD转换部40。
(变形例2)
在上述的实施方式中，对针对各像素的每一个设置AD转换部40的例子进行了说明。不过，也可以按每多个像素设置AD转换部40。例如，在按照RGGB的4色拜耳阵列配置有像素的情况下，可以按照由RGGB的4个像素构成的像素块设置AD转换部40，也可以按照由沿行方向和列方向配置有同数且偶数个的像素构成的像素块设置AD转换部40。
(变形例3)
图13是表示变形例3的像素10和AD转换部40的构成的电路图。在图13的(a)所示的例子中，按照沿行方向配置的4个像素10设置有AD转换部40。在AD转换部40a连接有像素10a1～像素10a4，在AD转换部40b连接有像素10b1～像素10b4，在AD转换部40c连接有像素10c1～像素10c4，在AD转换部40d连接有像素10d1～像素10d4。
在图13的(b)所示的例子中，相对于图13的(a)所示的例子，AD转换部40b还与像素10a2连接，AD转换部40c还与像素10a3连接，AD转换部40d还与像素10a4连接。由此，在利用滚动快门方式按行选择像素10而从像素10读出信号的情况下等，能够使来自第1行的像素10a1的信号输入至AD转换部40a，使来自第2行的像素10a2的信号输入至AD转换部40b，使来自第3行的像素10a3的信号输入至AD转换部40c，使来自第4行的像素10a4的信号输入至AD转换部40d。AD转换部40a～AD转换部40d分别使用所输入的信号进行模拟数字转换处理。另外，通过使AD转换部40a～AD转换部40d并列地动作，能够高速地进行像素10的选择扫描。其结果，能够高速地进行滚动快门动作。
(变形例4)
在上述的实施方式中，对AD转换部40使用使基准信号的信号电平随时间变化而进行AD转换的积分型的AD转换电路的例子进行了说明。不过，也可以使用依次比较型等其他电路构成。
(变形例5)
在上述的实施方式中，对开关控制部140基于从存储部70输出的计数值生成信号Vsw并向电容部50输出的例子进行了说明。不过，也可以是，开关控制部140将存储于连接信息存储部141的连接信息读出，基于连接信息生成信号并向电容部50输出。可以从信号处理部170向连接信息存储部141写入连接信息，也可以从摄像元件的外部向连接信息存储部141写入连接信息。另外，在从信号处理部170或摄像元件的外部写入连接信息的情况下，可以按每个像素或按每多个像素写入不同的连接信息，也可以向全部的像素写入通用的连接信息。
(变形例6)
在上述的实施方式和变形例中，作为摄像元件3所包含的AD转换部40的电容部进行了表示，但并不限于此。电容部(电容装置)除了摄像元件3所包含的电子电路以外，还能够用作其他电路的电容部。而且，电容部也能够适用于AD转换电路以外的电子回路。
在上述内容中，对各种实施方式和变形例进行了说明，但本发明并不限定于这些内容。在本发明的技术思想的范围内所想到的其他形态也包含于本发明的范围内。
如下优先权基础申请的公开内容作为引用文被编入于此。
日本专利申请2016年第38156号(2016年2月29日申请)
附图标记说明
3：摄像元件，12：光电转换部，40：AD转换部，50：电容部，60：比较部，70：存储部

Claims (20)

1.一种摄像元件，具有：
像素，其生成基于入射光的像素信号；以及
生成部，其包括被输入所述像素信号的第1输入部、被输入电压发生变化的第1基准信号的第2输入部、和输出根据所述像素信号和所述第1基准信号生成的输出信号的输出部，
所述生成部具备：第1电容，其配置于所述第1输入部与所述输出部之间；第2电容，其配置于所述第2输入部与所述输出部之间；以及第3电容，其与所述第1电容和所述第2电容中的某一方连接。
2.根据权利要求1所述的摄像元件，其中，
所述第1电容的一个电极与所述第1输入部电连接，
所述第1电容的另一个电极与所述输出部电连接，
所述第2电容的一个电极与所述第2输入部电连接，
所述第2电容的另一个电极与所述输出部电连接，
所述第3电容与所述第1电容和所述第2电容中的某一方并联连接。
3.根据权利要求1或2所述的摄像元件，其中，
该摄像元件还具备：
第1开关部，其将所述第3电容与所述第1输入部和所述第2输入部择一地连接；和
第2开关部，其将所述第1电容与所述第1输入部和所述第2输入部择一地连接。
4.一种摄像元件，具备：
像素，其生成基于入射光的像素信号；
第1输入部，其被输入所述像素信号；
第2输入部，其被输入电压以恒定的比例变化的第1基准信号；
输出部，其输出根据所述像素信号和所述第1基准信号生成的输出信号；
第1电容，其配置于所述第1输入部与所述输出部之间；
第2电容，其配置于所述第2输入部与所述输出部之间；以及
第3电容，其与所述第1电容和所述第2电容中的某一方并联连接。
5.根据权利要求1至4中任一项所述的摄像元件，其中，
该摄像元件还具备第1存储部，该第1存储部存储表示所述第3电容与所述第1输入部和所述第2输入部中的哪一个连接的信息。
6.根据权利要求1至4中任一项所述的摄像元件，其中，
该摄像元件还具备第1存储部，该第1存储部存储表示所述第3电容与所述第1输入部和所述第2输入部中的哪一个连接的信息。
7.根据权利要求5或6所述的摄像元件，其中，
该摄像元件还具备对从所述输出部输出的所述输出信号和第2基准信号进行比较的比较部。
8.根据权利要求7所述的摄像元件，其中，
所述第1存储部在基于所述比较部的比较结果的信号被输出之际输出所述信息。
9.根据权利要求7或8所述的摄像元件，其中，
该摄像元件还具备生成信号电平发生变化的所述第1基准信号的第1基准信号生成部。
10.根据权利要求7至9中任一项所述的摄像元件，其中，
该摄像元件具备多个所述像素，该多个所述像素具有光电转换部，
所述第1电容、所述第2电容、所述第3电容以及所述比较部针对每个所述像素设置。
11.根据权利要求7至9中任一项所述的摄像元件，其中，
该摄像元件具备多个所述像素，该多个所述像素具有光电转换部，
所述第1电容、所述第2电容、所述第3电容以及所述比较部按每多个所述像素设置。
12.根据权利要求7至11中任一项所述的摄像元件，其中，
所述第3电容基于所述比较部的比较结果与所述第1输入部和所述第2输入部中的某一方连接。
13.根据权利要求7至11中任一项所述的摄像元件，其中，
在所述第3电容与所述第1电容并联连接时、和所述第3电容与所述第2电容并联连接时，从所述输出部输出的信号的放大率不同。
14.一种摄像元件，具备：
光电转换部，其将入射光转换成电荷；
电容部，其具有第1电容、第2电容及与所述第1电容和所述第2电容中的某一方并联连接的第3电容，输出根据来自所述光电转换部的信号和第1基准信号生成的输出信号；以及
比较部，其对从所述电容部输出的所述输出信号和第2基准信号进行比较，
所述电容部在所述第3电容与所述第1电容并联连接的情况、和所述第3电容与所述第2电容并联连接的情况下，输出不同信号电平的所述输出信号。
15.根据权利要求14所述的摄像元件，其中，
该摄像元件还具备将所述第3电容与所述第1电容和所述第2电容择一地连接的第1开关部。
16.根据权利要求1或2所述的摄像元件，其中，
该摄像元件还具备与所述第1电容和所述第2电容中的某一方并联连接的第4电容。
17.根据权利要求1至16中任一项所述的摄像元件，其中，
该摄像元件具备：
第1半导体基板，其设置有所述像素；和
第2半导体基板，其设置有所述生成部，
所述第1半导体基板和所述第2半导体基板层叠。
18.根据权利要求7至14中任一项所述的摄像元件，其中，
该摄像元件具备：
第2存储部，其存储基于所述比较部的比较结果的信号；
第1半导体基板，其设置有所述第1电容、所述第2电容、所述第3电容和所述比较部；以及
第2半导体基板，其设置有所述第2存储部，
所述第1半导体基板和所述第2半导体基板层叠。
19.一种摄像装置，具备：
权利要求1至18中任一项所述的摄像元件；和
图像生成部，其基于像素信号生成图像数据，该像素信号基于所述入射光。
20.一种电容装置，具备：
第1输入部，其被输入第1信号；
第2输入部，其被输入第2信号；
输出部，其输出根据所述第1信号和所述第2信号生成的输出信号；
第1电容，其连接于所述第1输入部与所述输出部之间；
第2电容，其连接于所述第2输入部与所述输出部之间；以及
第3电容，其与所述第1电容和所述第2电容中的某一方并联连接。
CN201780023144.0A 2016-02-29 2017-02-27 摄像元件、摄像装置以及电容装置 Pending CN109076182A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016038156 2016-02-29
JP2016-038156 2016-02-29
PCT/JP2017/007547 WO2017150468A1 (ja) 2016-02-29 2017-02-27 撮像素子、撮像装置および容量装置

Publications (1)

Publication Number Publication Date
CN109076182A true CN109076182A (zh) 2018-12-21

Family

ID=59743955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023144.0A Pending CN109076182A (zh) 2016-02-29 2017-02-27 摄像元件、摄像装置以及电容装置

Country Status (4)

Country Link
US (3) US20190141267A1 (zh)
JP (1) JP6809526B2 (zh)
CN (1) CN109076182A (zh)
WO (1) WO2017150468A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058345A1 (ja) * 2021-10-06 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192126A1 (en) * 2007-02-08 2008-08-14 Stmicroelectronics (Research & Development) Limited, Country Of Incorporation: United Kingdom Analog to digital converter
US20120133808A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
CN103066964A (zh) * 2011-10-21 2013-04-24 索尼公司 比较器、ad转换器、固态成像装置以及相机系统
CN104660928A (zh) * 2013-11-25 2015-05-27 瑞萨电子株式会社 成像器件
CN104702284A (zh) * 2013-12-09 2015-06-10 株式会社东芝 模拟数字转换器以及图像传感器
CN104734649A (zh) * 2013-12-12 2015-06-24 芯视达系统公司 基于低电压数字cmos器件的列并行比较装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP2009200931A (ja) * 2008-02-22 2009-09-03 Panasonic Corp 固体撮像装置、半導体集積回路装置、および信号処理方法
EP2104234B1 (en) * 2008-03-21 2011-08-31 STMicroelectronics Limited Analog-to-digital conversion in image sensors
JP2011091724A (ja) * 2009-10-26 2011-05-06 Nikon Corp 固体撮像素子
JP5430380B2 (ja) * 2009-12-11 2014-02-26 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR20120022034A (ko) * 2010-08-31 2012-03-09 삼성전자주식회사 픽셀 데이터의 고속 출력을 위한 이미지 센서
JP5762199B2 (ja) * 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP2014207577A (ja) * 2013-04-12 2014-10-30 オリンパス株式会社 可変利得回路
US9307172B2 (en) * 2013-08-23 2016-04-05 Semiconductor Components Industries, Llc Floating point image sensors with tile-based memory
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム
KR101585978B1 (ko) * 2014-07-29 2016-01-15 주식회사 동부하이텍 이미지 센서
US9362938B2 (en) * 2014-09-16 2016-06-07 Qualcomm Technologies International, Ltd. Error measurement and calibration of analog to digital converters
US9554074B2 (en) * 2015-04-16 2017-01-24 Omnivision Technologies, Inc. Ramp generator for low noise image sensor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192126A1 (en) * 2007-02-08 2008-08-14 Stmicroelectronics (Research & Development) Limited, Country Of Incorporation: United Kingdom Analog to digital converter
US20120133808A1 (en) * 2010-11-29 2012-05-31 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
CN103066964A (zh) * 2011-10-21 2013-04-24 索尼公司 比较器、ad转换器、固态成像装置以及相机系统
CN104660928A (zh) * 2013-11-25 2015-05-27 瑞萨电子株式会社 成像器件
CN104702284A (zh) * 2013-12-09 2015-06-10 株式会社东芝 模拟数字转换器以及图像传感器
CN104734649A (zh) * 2013-12-12 2015-06-24 芯视达系统公司 基于低电压数字cmos器件的列并行比较装置

Also Published As

Publication number Publication date
US20230239591A1 (en) 2023-07-27
WO2017150468A1 (ja) 2017-09-08
US20190141267A1 (en) 2019-05-09
JP6809526B2 (ja) 2021-01-06
JPWO2017150468A1 (ja) 2018-12-27
US20210185253A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
CN209390199U (zh) 图像传感器和成像系统
US9781278B2 (en) Solid-state image sensor and image reading apparatus
CN106254727B (zh) 摄像装置以及信号处理电路
US8520102B2 (en) Solid-state imaging apparatus
CN104272718B (zh) 固体摄像装置
CN105723700B (zh) 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法
CN101309351A (zh) 具有层叠式雪崩倍增层和低电压读出电子电路的cmos aps
CN109862291A (zh) 固态成像设备、成像系统和固态成像设备的驱动方法
JP5521373B2 (ja) 撮像素子
CN105744183A (zh) 摄像装置
CN109478891A (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
CN109496426A (zh) 传感器、驱动方法以及电子装置
CN108989712A (zh) 摄像装置
JP7302471B2 (ja) 撮像素子および電子カメラ
CN112640433A (zh) 摄像装置
US20240089629A1 (en) Image sensor and imaging device
CN111147774B (zh) 用于电压稳定的系统和方法
Gruev et al. Current mode image sensor with two transistors per pixel
CN109076182A (zh) 摄像元件、摄像装置以及电容装置
CN104025569B (zh) 固体成像元件和拍摄装置
CN110463189B (zh) 摄像元件及电子相机
CN109076183A (zh) 摄像元件及摄像装置
CN110291781A (zh) 摄像元件以及数码相机
CN112040157A (zh) 具有减少的信号采样反冲的图像传感器
CN108141555A (zh) 摄像元件及电子相机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221

RJ01 Rejection of invention patent application after publication