CN109496426A - 传感器、驱动方法以及电子装置 - Google Patents

传感器、驱动方法以及电子装置 Download PDF

Info

Publication number
CN109496426A
CN109496426A CN201780045140.2A CN201780045140A CN109496426A CN 109496426 A CN109496426 A CN 109496426A CN 201780045140 A CN201780045140 A CN 201780045140A CN 109496426 A CN109496426 A CN 109496426A
Authority
CN
China
Prior art keywords
signal
comparator
electric signal
pixel
vsl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780045140.2A
Other languages
English (en)
Other versions
CN109496426B (zh
Inventor
长谷川雅子
冈元立太
山下知宪
丹羽笃亲
植野洋介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN109496426A publication Critical patent/CN109496426A/zh
Application granted granted Critical
Publication of CN109496426B publication Critical patent/CN109496426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本技术涉及能够改善AD转换的动态范围和噪声的传感器、驱动方法以及电子装置。AD转换单元包括比较器，该比较器被构造为将电信号与具有可变电平的参考信号进行比较，并且通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的AD转换。衰减单元根据电信号的振幅来衰减被供给给比较器的电信号。本技术例如适用于对电信号执行AD转换的情况。

Description

传感器、驱动方法以及电子装置
技术领域
本技术涉及传感器、驱动方法以及电子装置，并且具体涉及例如能够改善AD转换的动态范围和噪声的传感器、驱动方法以及电子装置。
背景技术
近来，在诸如数字照相机(静物照相机/摄像机)的电子装置中，例如，互补金属氧化物半导体(CMOS)图像传感器用作被构造为拍摄图像的固态图像拍摄装置。
在CMOS图像传感器中，模数转换器(ADC)例如将从像素获得的电信号与具有可变电平的参考信号进行比较，并且通过使用电信号与参考信号之间的比较的结果来执行从像素获得的电信号的模数(AD)转换。
CMOS图像传感器所采用的AD转换方案的示例包括排并行AD转换方案，该方案并行执行从诸如一个水平线上的像素的多个像素获得的电信号的AD转换。
注意，为了将模拟像素电压准确地转换成数字信号，所公开的图像传感器通过在模拟像素电压小的情况下设置高放大因数或在模拟像素电压大的情况下设置低放大因数来放大模拟像素电压，从而避免模拟像素电压的饱和(例如，参照专利文献1)。
引用列表
专利文献
专利文献1：日本专利特开No.2015-167347
发明内容
本发明要解决的问题
近来，在CMOS图像传感器中包括的像素的饱和电荷量随着像素特性的提高而增加。另外，CMOS图像传感器的电源电压根据省电的请求而降低。
由于如上所述的饱和电荷量的增加和电源电压的降低，变得难以使ADC的动态范围覆盖作为与在像素处充电的电荷对应的电信号的像素信号。
可以通过设置ADC的低模拟增益来增大ADC的动态范围。然而，低模拟增益导致AD转换中的大量化步长(宽度)，这在具有大色调差的对象的暗部处劣化量化噪声。
由于上述原因，对于CMOS图像传感器请求AD转换的动态范围和噪声的改善。
另外，AD转换的动态范围和噪声的改善不仅对于CMOS图像传感器来请求，还对于由被构造为感测可选物理量的传感器获得的电信号的AD转换来请求。
本技术鉴于这种情况而做出，并且旨在使得可以改善AD转换的动态范围和噪声。
技术方案
根据本技术的传感器包括：AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换；和衰减单元，该衰减单元被构造为根据电信号的振幅来衰减被输入到比较器的电信号。
根据本技术的驱动方法由传感器来执行，该传感器包括AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换。驱动方法包括以下步骤：根据电信号的振幅衰减被输入到比较器的电信号。
根据本技术的电子装置包括：光学系统，该光学系统被构造为凝聚光；和图像传感器，该图像传感器被构造为接收光，并且输出与光的接收量对应的信号。图像传感器包括：像素，该像素包括被构造为执行光电转换的光电转换元件，并且输出电信号；参考信号输出单元，该参考信号输出单元被构造为输出具有可变电平的参考信号；AD转换单元，该AD转换单元包括比较器，该比较器被构造为将从像素输出的电信号与参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换；以及衰减单元，该衰减单元被构造为根据电信号的振幅来衰减被输入到比较器的电信号。
在根据本技术的传感器、驱动方法以及电子装置中，在通过使用由比较器进行的、被输入到比较器的电信号与具有可变电平的参考信号之间的比较的结果来执行电信号的模数(AD)转换的情况下，根据电信号的振幅衰减电信号，该比较器被构造为将电信号与参考信号进行比较。
注意，传感器可以是独立装置或一个装置的内部块。
本发明的效果
本技术可以改善AD转换的动态范围和噪声。
注意，本技术不是必须限于上述效果，并且可以实现本公开中描述的任意效果。
附图说明
图1是例示了本技术应用于的数字照相机的实施方式的示例性构造的框图。
图2是例示了图像传感器2的示例性构造的框图。
图3是例示了像素11m,n的示例性构造的框图。
图4是例示了ADC 31n的示例性构造的框图。
图5是例示了比较单元61n的第一示例性构造的图。
图6是用于描述图像传感器2的操作的图。
图7是例示了比较单元61n的第二示例性构造的图。
图8是用于描述控制单元81和衰减单元82的操作的时间图。
图9是例示了衰减单元82的示例性构造的图。
图10是用于描述通过使用比较器输出VOUT进行的VSL信号的振幅确定的原理的时间图。
图11是例示了在根据通过使用比较器输出VOUT进行的振幅确定的结果衰减VSL信号的情况下的控制单元81和衰减单元82的第一示例性构造的电路图。
图12是用于描述在VSL信号的振幅小于预定阈值的情况下的控制单元81和衰减单元82的示例性操作的时间图。
图13是用于描述在VSL信号的振幅大于预定阈值的情况下的控制单元81和衰减单元82的示例性操作的时间图。
图14是例示了在根据通过使用比较器输出VOUT进行的振幅确定的结果衰减VSL信号的情况下的控制单元81和衰减单元82的第二示例性构造的电路图。
图15是例示了在根据通过使用比较器输出VOUT进行的振幅确定的结果衰减VSL信号的情况下的控制单元81和衰减单元82的第三示例性构造的电路图。
图16是例示了在根据通过使用比较器输出VOUT进行的振幅确定的结果衰减VSL信号的情况下的控制单元81和衰减单元82的第四示例性构造的电路图。
图17是例示了在根据通过使用比较器输出VOUT进行的振幅确定的结果衰减VSL信号的情况下的控制单元81和衰减单元82的第五示例性构造的电路图。
图18是例示了本技术适用于的图像传感器(固态图像拍摄装置)的示例性构造的概要的图。
图19是详细例示了本技术适用于的两层图像传感器220的示例性构造的图。
图20是例示了图像传感器2的示例性使用的图。
具体实施方式
<本技术应用于的数字照相机的一个实施方式>
图1是例示了本技术应用于的数字照相机的实施方式的示例性构造的框图。
注意，数字照相机能够拍摄静止图像和移动图像中的任意一个。
在图1中，数字照相机包括光学系统1、图像传感器2、存储器3、信号处理单元4、输出单元5以及控制单元6。
光学系统1例如包括变焦透镜、聚焦透镜、光圈等(未例示)，并且使得外部光入射在图像传感器2上。
图像传感器2例如是互补金属氧化物半导体(CMOS)图像传感器。图像传感器2接收来自光学系统1的入射光，并且执行光电转换，以输出与来自光学系统1的入射光对应的图像数据。
存储器3临时存储从图像传感器2输出的图像数据。
信号处理单元4执行与在存储器3中存储的图像数据有关的信号处理，诸如噪声去除和白平衡调节等，并且向输出单元5供给图像数据。
输出单元5输出来自信号处理单元4的图像数据。
具体地，输出单元5例如包括显示器(未例示)，该显示器包括液晶等，并且输出单元将与来自信号处理单元4的图像数据对应的图像显示为被称为直通图像的图像。
另外，输出单元5包括驱动器(未例示)，该驱动器被构造为驱动诸如半导体存储器、磁盘或光盘的记录介质，并且将来自信号处理单元4的图像数据记录在记录介质中。
控制单元6根据用户操作等控制数字照相机的各块。
在如上所述构造的数字照相机中，图像传感器2接收来自光学系统1的入射光，并且根据入射光输出图像数据。
从图像传感器2输出的图像数据被供给到存储器3并存储在其中。在存储器3中存储的图像数据经受信号处理单元4的信号处理，并且作为结果获得的图像数据被供给到输出单元5并输出。
<图像传感器2的示例性构造>
图2是例示了图1中的图像传感器2的示例性构造的框图。
在图2中，图像传感器包括像素阵列10、控制单元20、像素驱动单元21、排并行AD转换装置22以及输出单元23。
像素阵列10包括M×N(M和N是等于或大于一的整数)个像素111,1、111,2...111,N、112,1、112,2...112,N...11M,1、11M,2...以及11M,N，这些像素被构造为执行光电转换，并且像素阵列起被构造为拍摄图像的图像拍摄单元(成像装置)的作用。
M×N个像素111,1至11M,N在二维平面上被布置为M行和N列的矩阵(网格)。
在像素阵列10中的行方向(横向)上的第m行(m＝1,2,...,M)(从顶部开始)上排列的N个像素11m,1至11m,N与沿行方向延伸的像素控制线41m连接。
另外，在列方向(纵向)上的第n列(n＝1,2,...,N)(从左边开始)上排列的M个像素111,n至11M,n与沿列方向延伸的垂直信号线(VSL)42n连接。VSL42n除了与像素111,n至11M,n连接之外，还与电流源43n连接。
像素11m,n执行在像素上入射的光(入射光)的光电转换。此外，根据借助像素控制线41m由像素驱动单元21进行的控制，像素11m,n将与借助光电转换获得的电荷对应的电压(电信号)输出到VSL 42n上。
注意，像素11m,n可以执行具有预定颜色且借助拜耳(Bayer)阵列等的滤色器(未例示)入射的光的光电转换。
控制单元20根据预定逻辑等控制像素驱动单元21、排并行AD转换装置22(内部包括的自动调零控制单元32、参考信号输出单元33等)以及任意其他必要的块。
像素驱动单元21借助像素控制线41m根据控制单元20的控制来控制(驱动)与像素控制线41m连接的像素11m,1至11m,N。
排并行AD转换装置22分别借助VSL 421至42N与排列在各行上的像素11m,1至11m,N连接。由此，由像素11m,n输出到VSL 42n上的电信号(电压)(下文中，还被称为VSL信号)被供给给排并行AD转换装置22。
排并行AD转换装置22并行执行VSL信号的AD转换，这些VSL信号借助VSL 421至42N从分别排列在一行上的像素11m,1至11m,N供给。排并行AD转换装置22将借助AD转换获得的数字数据作为像素11m,1至11m,N的像素值(像素数据)供给给输出单元23。
排并行AD转换装置22不仅能够并行执行来自在一行上排列的所有N个像素11m,1至11m,N的电信号的AD转换，还能够并行执行来自N个像素11m,1至11m,N中的、数量等于或大于一且小于N的像素的电信号的AD转换。
然而，为了简化描述，以下假定排并行AD转换装置22并行执行来自在一行上排列的所有N个像素11m,1至11m,N的VSL信号的AD转换。
排并行AD转换装置22包括N个模数转换器(ADC)311至31N，以并行执行来自在一行上排列的所有N个像素11m,1至11m,N的VSL信号的AD转换。
另外，排并行AD转换装置22包括自动调零控制单元32、参考信号输出单元33以及时钟输出单元34。
自动调零控制单元32借助自动调零控制线32A向ADC 311至31N供给(输出)作为用于控制如稍后描述的、在ADC 31n中包括的比较器73处的自动调零处理的信号的自动调零脉冲(AZ脉冲)
参考信号输出单元33例如包括数模转换器(DAC)，并且借助参考信号线33A向ADC311至31N供给(输出)诸如斜坡信号的参考信号，该参考信号具有在持续时间中以恒定梯度从预定初始值变为预定最终值的电平(电压)。
时钟输出单元34借助时钟线34A向ADC 311至31N供给(输出)预定频率的时钟。
ADC 31n与VSL 41n连接，由此，被供给有从像素11m,n输出到VSL 41n上的VSL信号(电信号)。
ADC 31n通过使用来自参考信号输出单元33的参考信号以及来自时钟输出单元34的时钟来执行从像素11m,n输出的VSL信号的AD转换，并且进一步执行相关双采样(CDS)，以获得作为像素值的数字数据。
ADC 31n通过以下方式来执行来自像素11m,n的VSL信号的AD转换：将来自像素11m,n的VSL信号与来自参考信号输出单元33的参考信号进行比较，并且对改变参考信号的电平一直到来自像素11m,n的VSL信号的电平与参考信号的电平匹配为止(一直到VSL信号与参考信号的大小关系反转为止)所花费的时间计数。
ADC 31n通过对来自时钟输出单元34的时钟计数来对改变参考信号的电平一直到来自像素11m,n的VSL信号的电平与参考信号的电平匹配为止所花费的时间计数。
另外，来自在像素阵列10的第一行至第M行中的每一行上的N个像素11m,1至11m,N的VSL信号例如从第一行顺序供给给N个ADC 311至31N，并且以行为单位执行VSL信号的AD转换和CDS。
输出单元23选择要从其读取像素值的列n，并且从列n的ADC 31n读取由ADC 31n获得的像素11m,n的AD转换(以及CDS)的结果，作为像素值，并且将像素值输出到外部(在本实施方式中为存储器3(图1))。
注意，在该示例中，除了AD转换之外，还在ADC 31n处执行CDS；然而，可以在ADC 31n处仅执行AD转换，而CDS可以在输出单元23处执行。
另外，在下文中将酌情省略CDS的描述。
<像素11m,n的示例性构造>
图3是例示了图2中的像素11m,n的示例性构造的电路图。
在图3中，像素11m,n包括光电二极管(PD)51以及四个负沟道MOS(NMOS)场效应晶体管(FET)52、54、55和56。
另外，在像素11m,n中，FET 52的漏极、FET 54的源极以及FET 55的栅极与彼此连接，使得在连接点处形成被构造为将电荷转换成电压的浮置扩散(FD)(电容器)53。
PD 51是被构造为执行光电转换的示例性光电转换元件。PD 51接收入射光，并且通过对与入射光对应的电荷充电来执行光电转换。
PD 51具有与地面连接的阳极(接地)，并且具有与FET 52的源极连接的阴极。
FET 52是用于从PD 51向FD 53转移在PD 51处充电的电荷的FET，并且在下文中还被称为转移Tr 52。
转移Tr 52具有与PD 51的阴极连接的源极，并且具有借助FD 53与FET54的源极连接的漏极。
另外，转移Tr 52的栅极与像素控制线41m连接，并且借助像素控制线41m供给有转移脉冲TRG。
由像素驱动单元21(图2)发送穿过像素控制线41m以借助像素控制线41m驱动(控制)像素11m,n的控制信号除了包括转移脉冲TRG之外，还包括如稍后描述的复位脉冲RST和选择脉冲SEL。
FD 53是形成在转移Tr 52的漏极、FET 54的源极以及FET 55的栅极之间的连接点处以将电荷转换成电压的区域(像电容器)。
FET 54是用于复位在FD 53处充电的电荷(电压(电势))的FET，并且在下文中还被称为复位Tr 54。
复位Tr 54具有与电源Vdd连接的漏极。
另外，复位Tr 54的栅极与像素控制线41m连接，并且借助像素控制线41m供给有复位脉冲RST。
FET 55是用于缓冲FD 53的电压的FET，并且在下文中还被称为放大Tr55。
放大Tr 55具有与FD 53连接的栅极，并且具有与电源Vdd连接的漏极。另外，放大Tr 55具有与FET 56的漏极连接的源极。
FET 56是用于选择到VSL 42n的电信号(VSL信号)的输出的FET，并且在下文中还被称为选择Tr 56。
选择Tr 56具有与VSL 42n连接的源极。
另外，选择Tr 56的栅极与像素控制线41m连接，并且借助像素控制线41m供给有选择脉冲SEL。
因为放大Tr 55的源极借助选择Tr 56和VSL 42n与电流源43n连接，所以放大Tr 55和电流源43n形成源极跟随器(SF)(的电路)，由此，FD 53借助SF与VSL 42n连接。
注意，像素11m,n可以不包括选择Tr 56。
另外，像素11m,n可以采用共享像素构造，其中，多个PD 51和转移Tr 52共享FD 53至选择Tr 56。
在如上所述构造的像素11m,n中，PD 51接收在像素上入射的光并且执行光电转换，从而根据所接收入射光的光量开始电荷的充电。注意，为了简化描述，该示例假定选择脉冲SEL处于H电平，并且选择Tr 56导通。
当自开始PD 51处的电荷的充电以来已经逝去预定时间(曝光时间)时，像素驱动单元21(图2)将转移脉冲TRG(从低(L)电平)临时设置到高(H)电平。
在转移脉冲TRG被临时设置到H电平时，转移Tr 52临时导通。
在转移Tr 52导通时，在PD 51处充电的电荷借助转移Tr 52转移到FD 53并且在其中充电。
像素驱动单元21通过在将转移脉冲TRG临时设置到H电平之前将复位脉冲RST临时设置到H电平来临时导通复位Tr 54。
在复位Tr 54导通时，FD 53借助复位Tr 54与电源Vdd连接，使得FD 53处的电荷借助复位Tr 54扫除到电源Vdd，从而执行复位。
像素11m,n在如上所述FD 53与电源Vdd连接且FD 53处的电荷复位时复位。
在FD 53处的电荷的复位之后，像素驱动单元21如上所述地将转移脉冲TRG临时设置到H电平，因此，转移Tr 52临时导通。
在转移Tr 52导通时，在PD 51处充电的电荷借助转移Tr 52转移到复位FD 53并且在其中充电。
与在FD 53处充电的电荷对应的电压(电势)借助放大Tr 55和选择Tr 56作为VSL信号输出到VSL 42n上。
与VSL 42n连接的ADC 31n(图2)执行作为就在像素11m,n的复位之后的VSL信号的复位电平的AD转换。
另外，ADC 31n执行作为转移Tr 52临时导通之后的VSL信号(与在PD51处充电且转移到FD 53的电荷对应的电压)的信号电平(包括复位电平和作为像素值的电平)的AD转换。
然后，ADC 31n执行CDS，该CDS获得复位电平的AD转换的结果(下文中，还被称为复位电平AD值)与信号电平的AD转换的结果(下文中，还被称为信号电平AD值)之间的差，作为像素值。
<ADC 31n的示例性构造>
图4是例示了图2中的ADC 31n的示例性构造的框图。
ADC 31n包括比较单元61n和计数器62n，并且执行参考信号比较类型的AD转换和CDS。
比较单元61n被供给有来自参考信号输出单元33的参考信号以及来自像素11m,n的VSL信号(复位电平、信号电平)。
比较单元61n将由此供给的参考信号和VSL信号进行比较，并且输出比较的结果。
具体地，比较单元61n在参考信号大于VSL信号的情况下输出H和L电平中的一个，例如，H电平。
另外，比较单元61n在VSL信号大于参考信号的电压的情况下输出作为H和L电平中的另一个的L电平。
注意，比较单元61n借助自动调零控制线32A从自动调零控制单元32供给有AZ脉冲。比较单元61n根据来自自动调零控制单元32的AZ脉冲执行自动调零处理。
在自动调零处理中，比较单元61n(初始)被设置为获得作为当前被提供给比较单元61n的两个输入信号的参考信号和VSL信号与彼此匹配的这种比较结果。
计数器62n被供给有来自比较单元61n的输出和来自时钟输出单元34的时钟。
计数器62n例如在从参考信号输出单元33供给给比较单元61n的参考信号(的电平)开始变化时开始对来自时钟输出单元34的时钟计数。计数器62n在来自比较单元61n的输出例如从H电平变为L电平时(换言之，在被供给给比较单元61n的参考信号和VSL信号的电平变得等于彼此时(在参考信号与VSL信号之间的大小关系反转时))结束来自时钟输出单元34的时钟的计数。
然后，计数器62n将时钟计数值作为被供给给比较单元61n的VSL信号的AD转换的结果输出。
从参考信号输出单元33输出的参考信号例如是具有斜坡(倾斜波形)的信号，沿着该波形，电压以恒定比率从预定初始值减小至预定最终值。
在这种情况下，计数器62n对自斜坡的开始以来一直到参考信号的电压变得等于被供给给比较单元61n的VSL信号的电压相等为止的时间进行计数，并且输出通过计数获得的计数值，作为被供给给比较单元61n的VSL信号的AD转换的结果。
如上所述，ADC 31n通过使用由比较单元61n进行的参考信号与VSL信号之间的比较的结果来执行VSL信号的AD转换。
ADC 31n获得作为从像素11m,n供给给比较单元61n的VSL信号的复位电平和信号电平的AD转换的结果。然后，ADC 31n执行CDS，该CDS获得信号电平的AD转换的结果(信号电平AD值)与复位电平的AD转换的结果(复位电平AD值)之间的差，并且输出借助CDS获得的差，作为像素11m,n的像素值。
注意，ADC 31n可以通过实际执行获得信号电平AD值与复位电平AD值之间的差的计算(例如，通过控制计数器62n处的时钟计数)来执行CDS。
具体地，获得信号电平(其AD转换的结果)与复位电平(其AD转换的结果)之间的差的CDS例如可以通过以下方式在执行复位电平和信号电平的AD转换的同时来执行：当对于复位信号将计数值减量一的同时或当在复位电平的时钟计数值作为初始值的情况下对于信号电平将计数值增量一(与复位电平的情况相反)的同时在计数器62n处对时钟计数。
另外，虽然在本实施方式中采用具有以恒定比率减小的斜坡的斜坡信号作为参考信号，但可以采用另一个信号(例如，具有以恒定比率增大的斜坡的斜坡信号、具有非线性变化的电平的信号等)作为参考信号。
<比较单元61n的第一示例性构造>
图5是例示了图4中的比较单元61n的第一示例性构造的图。
比较单元61n包括电容器71和72、比较器73以及开关74和75。
电容器71是自动调零处理电容器，该自动调零处理电容器具有与比较器73的非反向输入端子(+)IN1连接的一端和被供给有参考信号的另一端。由此，参考信号借助电容器71供给给比较器73的非反向输入端子IN1。
电容器72是自动调零处理电容器，该自动调零处理电容器具有与比较器73的反向输入端子(-)IN2连接的一端和被供给有VSL信号的另一端。由此，VSL信号借助电容器72供给给比较器73的反向输入端子IN2。
比较器73包括非反向输入端子IN1、反向输入端子IN2以及输出端子OUT1。
比较器73将借助电容器71输入(供给)到非反向输入端子IN1的参考信号与借助电容器72输入到反向输入端子IN2的VSL信号进行比较，并且借助输出端子OUT1向计数器62n输出比较的结果VOUT。
具体地，比较器73在被输入到非反向输入端子IN1的参考信号大于被输入到反向输入端子IN2的VSL信号的情况下借助输出端子OUT1输出H和L电平中的一个(例如，H电平)，作为比较结果VOUT。
另外，比较器73在被输入到反向输入端子IN2的VSL信号大于被输入到非反向输入端子IN1的参考信号的电压的情况下借助输出端子OUT1输出是H和L电平中的另一个的L电平，作为比较结果VOUT。
开关74和75根据借助自动调零控制线32A从自动调零控制单元32供给的AZ脉冲来接通或断开。在接通或断开时，开关74接通或断开比较器73的非反向输入端子IN1与输出端子OUT1之间的连接。在接通或断开时，开关75接通或断开比较器73的反向输入端子IN2与输出端子OUT1之间的连接。
在开关74和75接通和断开时，在比较单元61n处执行自动调零处理。
在自动调零处理中，比较器73的输出端子OUT1与非反向输入端子IN1和反向输入端子IN2中的每一个临时连接，使得对电容器71和72充电，并且非反向输入端子IN1和反向输入端子IN2的直流(DC)电平变得等于彼此，以获得当前被供给给比较器73的非反向输入端子IN1的信号与当前被供给给反向输入端子IN2的信号匹配的这种比较结果。
借助自动调零处理，可以通过将被提供给比较器73的非反向输入端子IN1的电压在自动调零处理中与被提供给比较器73的反向输入端子IN2匹配的状态用作参考来确定被提供给非反向输入端子IN1的电压与被提供给反向输入端子IN2的电压之间的大小关系。
<图像传感器2的操作>
图6是用于描述图像传感器2(图2)的操作的图。
注意，在图6中，横轴表示时间，并且纵轴表示电压。
图6是波形图，该波形图例示了在图像传感器2中借助参考信号线33A从参考信号输出单元32供给给ADC 31n的比较单元61n的非反向输入端子IN1的示例性参考信号(的电压)、以及作为借助VSL 42n从像素11m,n供给给在ADC 31n的比较单元61n中包括的比较器的反向输入端子IN2的电信号的示例性VSL信号(的电压)。
注意，图6除了例示了VSL信号和参考信号之外，还例示了被提供给转移Tr 52(图3)(的栅极)的转移脉冲TRG、被提供给复位Tr 54的复位脉冲RST、从自动调零控制单元32提供给比较单元61n(图5)的AZ脉冲、以及来自比较器73(图5)的输出端子OUT1的比较结果(下文中还被称为比较器输出)VOUT。
另外，在图6中，参考信号指示施加于比较器73的非反向输入端子IN1的电压(不是参考信号线34A上的电压)，并且VSL信号指示施加于比较器73(图6)的反向输入端子IN2的电压(不是VSL 42n上的电压)。
在图像传感器2处，复位脉冲RST被临时设置到H电平，因此，像素11m,n复位。
在像素11m,n的复位中，因为FD 53如参照图3描述的借助复位Tr 54与电源Vdd连接，使得FD 53处的电荷复位，所以是在像素11m,n处借助放大Tr 55和选择Tr 56从FD 53输出的VSL 42n上的VSL信号的、从像素11m,n输出的VSL信号的电压在时间t1增大至与电源Vdd对应的电压。
VSL信号在FD 53与电源Vdd连接的同时维持与电源Vdd对应的电压。其后，在复位脉冲RST在时间t2时达到L电平时,少量电荷由于像素11m,n中的电荷的轻微移动而进入到FD53中，因此，VSL信号稍微下降。
在图6中，从复位脉冲RST达到L电平的时间t2到时间t3，VSL信号由于像素11m,n中的电荷的移动而轻微下降。
如上所述在像素11m,n的复位之后的VSL信号的下降被称为复位馈通。
在像素11m,n的复位之后(或在复位中)，AZ脉冲在自动调零控制单元32处从L电平变到H电平，因此，在比较单元61n处开始自动调零处理。
在图6中，在复位馈通发生之后的时间t4，AZ脉冲从L电平变到H电平，并且在比较单元61n处开始自动调零处理。其后，在时间t5，AZ脉冲从H电平变到L电平，这结束(完成)比较单元61n处的自动调零处理。
借助自动调零处理，比较单元61n被设置为使得可以通过将以下状态用作参考来确定(比较)VSL信号和参考信号的大小关系：被提供给比较单元61n的VSL信号和参考信号在作为AZ脉冲的下降缘时间的时间t5与彼此匹配。
在图6中，在像素11m,n的复位之后完成自动调零处理。
在这种情况下，比较单元61n被设置为使得可以通过将以下状态用作参考来确定VSL信号和参考信号的大小关系：从像素11m,n的复位期间的VSL的信号下降复位馈通的电压与参考信号匹配。
因此，参考信号(的波形)布置在作为参考基于从在像素11m,n的复位期间的VSL信号下降复位馈通的电压的位置处。
参考信号输出单元33(图4)在完成(结束)自动调零处理之后的时间t6将参考信号增大预定电压。
下文中，参考信号在结束自动调零处理之后的时间t6增大预定电压还被称为开始偏移。
另外，参考信号输出单元33如上所述的为了VSL信号的AD转换而将参考信号的电压(电平)变为以恒定比率降低，并且参考信号的电压以恒定比率降低的、参考信号的部分在下文中还被称为斜坡。
在时间t6，参考信号输出单元33执行开始偏移，该开始偏移使参考信号沿与斜坡的方向(参考信号的电压变化的方向)相反的方向偏移预定电压。
其后，参考信号输出单元33在从时间t7至时间t9的特定持续时间中使得参考信号的电压以恒定比率变小(下降)。
由此，参考信号在从时间t7至时间t9的持续时间中形成斜坡。
参考信号在从时间t7至时间t9的持续时间中的斜坡是用于VSL信号的复位电平(就在像素11m,n的复位之后的VSL信号(像素11m,n复位且压降由于复位馈通而发生之后的VSL信号))的AD转换的斜坡。下文中，斜坡的持续时间(从时间t7至时间t9的持续时间)还被称为预设(P)相。另外，P相的斜坡在下文中还被称为P相斜坡。
因为借助像素11m,n的复位之后的自动调零处理，比较单元61n被设置为使得VSL信号和参考信号(的电压)在自动调零处理中与彼此匹配，所以在结束自动调零处理之后的时间t6，参考信号的电压借助开始偏移变得大于VSL信号的电压(复位电平)，在开始偏移中，参考信号被增大预定电压。由此，在P相的开始时间t7，比较单元61n的比较器73输出参考信号大于VSL信号的这种比较结果。
具体地，比较器73的比较器输出VOUT达到H电平。
ADC 31n(图4)的计数器62n例如在P相斜坡的开始时间t7开始时钟计数。
在P相中，参考信号(的电压)下降，并且参考信号在图6中在P相的时间t8与作为复位电平的VSL信号匹配。然后，参考信号和VSL信号的大小关系相对于P相的开始反转。
因此，比较单元61n的比较器73的比较器输出VOUT相对于P相的开始反转，并且比较单元61n的比较器73开始输出作为复位电平的VSL信号大于参考信号的这种比较结果。
具体地，比较器73的比较器输出VOUT达到L电平。
在比较器73的比较器输出VOUT(换言之，从比较单元61n输出的比较结果)反转时，ADC 31n(图4)的计数器62n结束时钟计数，并且获得该时间的计数器62n的计数值，作为复位电平的AD转换结果(复位电平AD值)。
在P相结束之后，在图像传感器2处，转移脉冲TRG在从时间t10至t11的持续时间中从L电平变到H电平，因此，在像素11m,n(图3)处，借助光电转换在PD 51处充电的电荷借助转移Tr 52转移到FD 53并且充电。
通过从PD 51到FD 53对电荷充电，与在FD 53处充电的电荷对应的VSL信号的电压下降。然后，在转移脉冲TRG在时间t11从H电平变到L电平时，电荷从PD 51到FD 53的转移结束，并且VSL信号达到与在FD 53处充电的电荷对应的信号电平(电压)。
另外，在P相结束之后，参考信号输出单元33(图4)将参考信号增大至例如与P相开始时的电压相同的电压。
如上所述，在VSL信号达到与在FD 53处充电的电荷对应的电压时或在参考信号增大至与P相开始时的电压相同的电压时，参考信号和VSL信号的大小关系再次反转。
因此，比较器73的比较器输出VOUT达到H电平。
在将参考信号增大至与P相开始时的电压相同的电压之后，参考信号输出单元33(图4)在从时间t12至时间t14的特定持续时间(不是必须需要等于从时间t7至时间t9的特定持续时间)中使得参考信号的电压例如以与P相的情况下的变化率相同的变化率变小(下降)。
由此，与在从时间t7至时间t9的持续时间中的参考信号类似地，在从时间t12至时间t14的持续时间中的参考信号形成斜坡。
参考信号在从时间t12至时间t14的持续时间中的斜坡是用于VSL信号的信号电平(就在像素11m,n(图3)处执行的从PD 51到FD 53的电荷的转移之后的VSL信号)的AD转换的斜坡。下文中，斜坡的持续时间(从时间t12至时间t14的持续时间)还被称为数据(D)相。另外，D相的斜坡在下文中还被称为D相斜坡。
在D相的开始时间t12，与P相的开始时间t7的情况类似，参考信号大于VSL信号(的电压)。由此，在D相的开始时间t12，比较器73的比较器输出VOUT处于指示参考信号大于VSL信号的H电平。
ADC 31n(图4)的计数器62n在D相斜坡的开始时间t12开始时钟计数。
在D相中，参考信号(的电压)下降，并且参考信号在图6中在D相中的时间t13与作为信号电平的VSL信号匹配。然后，参考信号和VSL信号的大小关系相对于D相的开始时的大小关系反转。
因此，比较单元61n的比较电路73的比较器输出VOUT相对于D相的开始时的比较器输出反转，并且达到指示作为信号电平的VSL信号大于参考信号的L电平。
在比较器输出VOUT反转且达到L电平时，ADC 31n(图4)的计数器62n结束时钟计数。然后，获得计数器62n在该时间的计数值，作为信号电平的AD转换结果(信号电平AD值)。
在如上所述在P相中获得复位电平AD值和在D相中获得信号电平AD值之后，图像传感器2执行计算复位电平AD值与信号电平AD值之间的差的CDS，并且输出借助CDS获得的差，作为像素值。
顺便，随着像素11m,n的饱和电荷量的增加和电源电压Vdd的下降，变得难以使ADC31n的动态范围覆盖与在像素11m,n处充电的电荷对应的VSL信号(像素信号)。
然而，ADC 31n的动态范围可以通过将低模拟增益设置到ADC 31n(换言之，将大梯度设置到参考信号的斜坡)来扩展为覆盖VSL信号，使得参考信号的斜坡与VSL信号交叉。
然而，低模拟增益导致ADC 31n处的AD转换的大量化步长(换言之，劣化位分辨率)，这在具有大色调差的对象的暗部处劣化量化噪声。
为了避免这一点，本技术根据VSL信号的振幅衰减被输入到比较器73的VSL信号，从而改善AD转换的动态范围和噪声。
<比较单元61n的第二示例性构造>
图7是例示了图4中的比较单元61n的第二示例性构造的图。
注意，图7中与图5中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图7中，比较单元61n包括电容器71和72、比较器73、开关74和75、控制单元81以及衰减单元82。
由此，图7中的比较器61n与图5中的比较器61n的相同之处在于比较器包括电容器71至开关75。
然而，图7中的比较器61n与图5中的比较器61n的不同在于比较器新包括控制单元81和衰减单元82。
控制单元81根据VSL信号的振幅控制衰减单元82衰减被输入到比较器73的VSL信号。
衰减单元82例如设置在将VSL信号输入到比较器73所借助的信号线上，并且根据控制单元81的控制衰减被输入到比较器73的VSL信号。
注意，VSL信号的衰减可以在将VSL信号输入到比较器73的反向输入端子IN2所穿过的电容器72之前(在与电容器72和比较器73连接的侧相对的侧上)执行，或者可以在电容器72之后(在电容器72与比较器73之间)执行。
具体地，衰减单元82可以如图7中用实线例示地设置在电容器72之前，或者可以如图7中用虚线例示地设置在电容器72之后。
图8是用于描述图7中的控制单元81和衰减单元82的操作的时间图。
具体地，图8例示了被分别输入到比较器73的非反向输入端子IN1和反向输入端子IN2的示例性参考信号和示例性VSL信号。
在VSL信号的振幅(的电压)例如小于预定阈值的情况下，控制单元81控制衰减单元82不衰减被输入到比较器73的VSL信号。在这种情况下，衰减单元82根据控制单元81的控制直接输出被输入到衰减单元82的VSL信号。
在VSL信号的振幅大于预定阈值的情况下，控制单元81控制衰减单元82衰减被输入到比较器73的VSL信号。在这种情况下，衰减单元82根据控制单元81的控制衰减并输出被输入到衰减单元82的VSL信号。
因为如上所述，衰减单元82在VSL信号的振幅大于预定阈值的情况下衰减并输出VSL信号，所以被输入到比较器73的VSL信号的振幅变小。
因此，ADC 31n的动态范围可以在不将低模拟增益设置到ADC 31n的情况下(换言之，在不将大梯度设置到参考信号的斜坡的情况下)覆盖VSL信号。
这实际上指示ADC 31n的动态范围被改善至高动态范围，因为ADC 31n的动态范围可以覆盖具有大振幅的VSL信号。
另外，因为ADC 31n的高动态范围可以在不将低模拟增益设置到ADC 31n的情况下实现，所以可以防止具有大色调差的对象的暗部处的量化噪声劣化，该劣化另外在ADC 31n处的AD转换的量化步骤如在ADC 31n的高动态范围通过将低模拟增益设置到ADC 31n来实现的情况下发生。
由此，可以改善AD转换的动态范围和噪声。
另外，通过衰减VSL信号实现的ADC 31n的高动态范围还可以在电源电压Vdd低时实现，这导致低电力消耗。
另外，在通过衰减VSL信号实现ADC 31n的高动态范围时，可以将高模拟增益设置到ADC 31n，换言之，将小梯度设置到参考信号的斜坡。比较器73的噪声可以通过如上所述地将高模拟增益设置到ADC 31n来降低。
注意，在AD转换在衰减VSL信号之后执行的情况下，作为VSL信号的AD转换的结果，考虑到VSL信号的衰减量，例如，将计数器62n的计数值乘以衰减量。
图9是例示了图7中的衰减单元82的示例性构造的图。
具体地，图9例示了设置在电容器72之后的衰减单元82的示例性构造。
在图9中，衰减单元82包括开关91和电容器92。
开关91根据控制单元81的控制接通或断开电容器92与连接点之间的连接，该连接点在电容器72与比较器73的反向输入端子IN2之间。
电容器92具有与开关91连接的一端和接地的另一端。
在VSL信号的振幅小于预定阈值的情况下，控制单元81控制开关91断开。在这种情况下，VSL信号在不在衰减单元82处衰减的情况下借助电容器72输入到比较器73的反向输入端子IN2。
在VSL信号的振幅大于预定阈值的情况下，控制单元81控制开关91接通。在这种情况下，VSL信号借助电容器72和92处的分压衰减，并且输入到比较器73的反向输入端子IN2。
顺便，在图7(和图9)中，控制单元81通过使用VSL信号来执行关于VSL信号的振幅是否大于预定阈值的振幅确定；然而，振幅确定可以通过使用比较器输出VOUT(而不是使用恰好VSL信号本身)来执行。
下文描述VSL信号的振幅确定通过使用比较器输出VOUT来执行的实施方式。
<通过使用比较器输出VOUT执行的VSL信号的振幅确定>
图10是用于描述通过使用比较器输出VOUT进行的VSL信号的振幅确定的原理的时间图。
具体地，图10例示了示例性转移脉冲TRG、示例性参考信号、具有大振幅的示例性VSL信号sigH、具有小振幅的示例性VSL信号sigL以及对于VSL信号sigH和sigL中的每一个的示例性比较器输出VOUT。
如参照图6描述的，比较器73的比较器输出VOUT在作为复位电平的VSL信号在参考信号的P相中变得大于参考信号时达到L电平。
然后，在P相结束之后，转移脉冲TRG从L电平临时变到H电平，并且VSL信号(的电压)根据在像素11m,n(的PD 51)处充电的电荷下降，并且达到与在像素11m,n处充电的电荷对应的信号电平(电压)。
另外，在P相结束之后，参考信号输出单元33(图4)将参考信号增大至与P相开始时的电压相同的电压。
在如上所述VSL信号达到与在像素11m,n处充电的电荷对应的电压且参考信号被增大至与在P相开始时的电压相同的电压时，参考信号变得大于VSL信号，并且比较器输出VOUT从L电平变到H电平。
其后，D相开始。
从转移脉冲TRG在P相结束后从L电平变到H电平的时间到参考信号被增大至与P相开始时的电压相同的电压(就在其之前)的时间的持续时间与在PD 51处充电的电荷在像素11m,n(图3)处借助转移Tr 52转移到FD 53的持续时间重叠。该持续时间被称为转移中持续时间。
在转移中持续时间开始时(就在其之前)，VSL信号和参考信号的大小关系以及比较器73的比较器输出VOUT与P相结束时的大小关系和比较器输出类似。具体地，在转移中持续时间开始时，VSL信号大于参考信号，并且比较器73的比较器输出VOUT处于L电平。
在转移中持续时间中，虽然VSL信号(的电压)根据在像素11m,n处充电的电荷下降，但参考信号仍然将增大至与P相开始时的电压相同的电压。由此，VSL信号具有低电压，诸如等于或低于P相结束时的电压的电压。
由此，在VSL信号在转移中持续时间中的下降程度(量)大的情况下(换言之，在VSL信号的振幅大于预定阈值的情况下)，VSL信号低于低压下的参考信号。因此，在转移中持续时间中，比较器输出VOUT从L电平变到H电平。
在VSL信号在转移中持续时间中的下降程度小的情况下(换言之，在VSL信号的振幅小于预定阈值的情况下)，VSL信号不低于低压下的参考信号。因此，比较器输出VOUT在转移中持续时间中保持处于L电平。
由此，关于VSL信号的振幅是大于还是小于预定阈值的振幅确定可以根据转移持续时间中的比较器输出VOUT来执行。
具体地，在比较器输出VOUT在转移持续时间中从L电平反转到H电平的情况下，可以确定VSL信号的振幅大于预定阈值。在比较器输出VOUT在转移持续时间中保持处于L电平的情况下，可以确定VSL信号的振幅小于预定阈值。
如上所述，控制单元81可以执行通过使用比较器输出VOUT进行的VSL信号的振幅确定，并且根据从振幅确定的确定结果获得的VSL信号的振幅(的大小)来控制VSL信号在衰减单元82处的衰减。
图11是例示了在通过使用比较器输出VOUT执行振幅确定并且根据确定的结果(从其获得的VSL信号的振幅)执行VSL信号的衰减的情况下的控制单元81和衰减单元82的第一示例性构造的电路图。
注意，图11中与图9中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图11中，控制单元81包括D触发器101和或(OR)门102。
D触发器101具有输入端子D，该输入端子与比较器73的输出端子OUT1连接，使得比较器输出VOUT供给到输入端子D。
另外，信号ATT_DET供给到D触发器101的时钟端子G。
D触发器101根据被供给给时钟端子G的信号ATT_DET锁存被供给给输入端子D的比较器输出VOUT，并且借助输出端子Q输出比较器输出VOUT。
或门102是包括两个输入端子的两输入或门。或门102的两个输入端子中的一个与D触发器101的输出端子Q连接，并且另一个输入端子供给有脉冲ZA2。
或门102计算并输出来自D触发器101的输出端子Q的输出与脉冲AZ2的逻辑和ATT_EN。
衰减单元82包括开关91和电容器92。换言之，衰减单元82在图11中与图9所例示的情况类似地来构造。
注意，在图11中，开关91根据从或门102输出的逻辑和ATT_EN来接通或断开。开关91在逻辑和ATT_EN处于H电平的情况下接通，或者开关91在逻辑和ATT_EN处于L电平的情况下断开。
另外，在图11中，自动调零处理电容器71和72具有电容C，并且电容器92具有电容3C。
另外，例如从控制单元20(图2)供给信号ATT_DET和脉冲AZ2。
图12是用于描述在VSL信号的振幅小于预定阈值的情况下的图11中的控制单元81和衰减单元82的示例性操作的时间图。
具体地，图12例示了示例性参考信号、具有小振幅的示例性VSL信号、示例性比较器输出VOUT、示例性AZ脉冲、示例性脉冲AZ2、示例性信号ATT_DET以及示例性逻辑和ATT_EN。
脉冲AZ2在AZ脉冲处于H电平的持续时间的一部分中处于H电平，并且脉冲AZ2在持续时间的另一部分中处于L电平。
另外，信号ATT_DET在作为转移中持续时间的一部分的持续时间Ttrf中处于H电平，或者在持续时间的另一部分中处于L电平。注意，信号ATT_DET处于H电平的持续时间(时间)被预先设置为例如包括VSL信号在转移中持续时间中下降根据在像素11m,n处充电的电荷的某一程度的时间。
脉冲AZ2在AZ脉冲处于H电平的持续时间的一部分中处于H电平，并且从脉冲AZ2供给到的或门102输出的逻辑和ATT_EN仅在脉冲AZ2处于H电平的持续时间中从L电平变到H电平。
被断开的开关91在逻辑和ATT_EN处于H电平的持续时间中(换言之，在脉冲AZ2处于H电平的持续时间中)接通，因此，在执行自动调零处理的持续时间中，除了对电容器71和72充电之外，还对电容器92充电，以获得以下这种比较结果：被供给给比较器73的非反向输入端子IN1的信号与被供给给反向输入端子IN2的信号匹配。
其后，在信号ATT_DET在转移中持续时间中临时达到H电平时，D触发器101锁存当前的比较器输出VOUT，并且借助输出端子Q输出比较器结果VOUT。
在图12中，因为VSL信号的振幅小于预定阈值，所以VSL信号在转移中持续时间中不变得低于参考信号，并且比较器输出VOUT保持处于指示VSL信号大于参考信号的L电平。
因此，D触发器101的输出处于(保持在)L电平，并且来自或门102的逻辑和ATT_EN处于(保持处于)L电平。
由此，在衰减单元82中，开关92根据逻辑和ATT_EN断开(保持断开)，并且VSL信号在不被衰减的情况下输入到比较器73的反向输入端子IN2。
图13是用于描述在VSL信号的振幅大于预定阈值的情况下的图11中的控制单元81和衰减单元82的示例性操作的时间图。
具体地，图13例示了示例性参考信号、具有大振幅的示例性VSL信号、示例性比较器输出VOUT、示例性AZ脉冲、示例性脉冲AZ2、示例性信号ATT_DET以及示例性逻辑和ATT_EN。
注意，在图13中，参考信号、AZ脉冲、脉冲AZ2以及信号ATT_DET与图12中类似。
在图13中，与图12所例示的情况类似，在执行自动调零处理的持续时间中，对电容器71和72以及电容器92充电，以获得以下这种比较结果：被供给给比较器73的非反向输入端子IN1的信号与被供给给反向输入端子IN2的信号匹配。
然后，在信号ATT_DET在转移中持续时间中临时达到H电平时，D触发器101锁存当前的比较器输出VOUT，并且借助输出端子Q输出比较器结果VOUT。
在图13中，因为VSL信号的振幅大于预定阈值，所以VSL信号在转移中持续时间中变得低于参考信号，并且比较器输出VOUT从指示VSL信号大于参考信号的L电平变到指示参考信号大于VSL信号的H电平。
在D触发器101处，与转移中持续时间中的信号ATT_DET同步地锁存处于H电平的比较器输出。因此，来自D触发器101的输出从L电平变到H电平，并且来自或门102的逻辑和ATT_EN从L电平变到H电平。
由此，在衰减单元82处，被断开的开关91根据逻辑和ATT_EN接通，并且VSL信号借助电容器72和92处的分压衰减并输入到比较器73的反向输入端子IN2。
图14是例示了在通过使用比较器输出VOUT执行振幅确定并且根据确定的结果执行VSL信号的衰减的情况下的控制单元81和衰减单元82的第二示例性构造的电路图。
注意，图14中与图11中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图14中，控制单元81和衰减单元81与图11所例示的情况类似地来构造。
然而，在图14中，自动调零处理电容器71和72分别具有电容C和电容1/3C，并且电容器92具有电容2/3C。
在图11中，在衰减单元82中包括的电容器92具有电容3C，该电容比自动调零处理电容器71和72的电容大三倍。具有电容3C的电容器92的面积大，由此，包括电容器92的图像传感器2潜在地具有大尺寸。
为了避免这一点，如图14例示，电容器72可以具有电容1/3C，并且电容器92可以具有电容2/3C。
在这种情况下，可以防止电容器92的尺寸增大，因此可以防止图像传感器2的尺寸增大。
图15是例示了在通过使用比较器输出VOUT执行振幅确定并且根据确定的结果执行VSL信号的衰减的情况下的控制单元81和衰减单元82的第三示例性构造的电路图。
注意，图15中与图11中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图15中，控制单元81和衰减单元81与图11所例示的情况类似地来构造。
然而，在图15中，不设置自动调零处理电容器71，并且电容器92具有电容C。
在图15中，电容器92在图形传感器2中可以使用被自动调零处理电容器71占用的面积，由此，可以防止图像传感器2的尺寸增大。
注意，在图15中，没有自动调零处理电容器71设置在非反向输入端子IN1侧上，由此，没有开关74设置在非反向输入端子IN1侧上。
另外，在图15中，没有自动调零处理电容器71设置在非反向输入端子IN1侧上，由此，比较器73的输出需要被调节为使得非反向输入端子IN1的直流(DC)电平变得等于反向输入端子IN2的DC电平。
图16是例示了在通过使用比较器输出VOUT执行振幅确定并且根据确定的结果执行VSL信号的衰减的情况下的控制单元81和衰减单元82的第四示例性构造的电路图。
注意，图16中与图11中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图16中，控制单元81和衰减单元81与图11所例示的情况类似地来构造。
然而，在图16中，自动调零处理电容器71和72分别具有电容C和电容1/4C，并且电容器92具有电容3/4C。
另外，在图16中，新设置具有电容3/4C的电容器111和开关112。另外，开关75、电容器111以及开关112彼此串联，以形成串联电路。此外，由开关75、电容器111以及开关112形成的串联电路具有与比较器73的输出端子OUT1连接的一端和与电容器72之前的点(与和比较器73连接的侧相对的、电容器72的侧)连接的另一端。
开关112根据D触发器101的输出来接通或断开。具体地，开关112在D触发器101的输出处于H电平的情况下接通。另外，开关112在D触发器101的输出处于L电平的情况下断开。
在图16中，控制单元81和衰减单元81与图11所例示的情况类似地操作。
在图16中，例如与图14的情况类似，如与图11所例示的情况相比，可以减小电容器92的尺寸增大，因此可以减小图像传感器2的尺寸增大。
图17是例示了在通过使用比较器输出VOUT执行振幅确定并且根据确定的结果执行VSL信号的衰减的情况下的控制单元81和衰减单元82的第五示例性构造的电路图。
注意，图17中与图11中的部分对应的任意部分由相同附图标记来表示，并且在下文中将酌情省略其描述。
在图17中，控制单元81与图11所例示的情况类似地来构造。
另外，在图17中，衰减单元82包括开关91、电阻器121以及电源122。
由此，在图17中，衰减单元82包括开关91，这与图11的情况相同。然而，在图17中，衰减单元82包括电阻器121和电源122，代替电容器92，这与图11的情况不同。
注意，在图17中，不设置自动调零处理电容器71和72，此外，因为不设置电容器71和72，所以不设置开关74和75。
另外，在图17中，设置电阻器121和执行VSL信号的分压所借助的电阻器131，代替电容器71。
电阻器121和131分别具有电阻值3R和R。
在如上所述构造的衰减单元82处，在开关91接通的情况下，VSL信号借助电阻器131和121处的分压衰减并输入到比较器73的反向输入端子IN2。
另外，在开关91断开的情况下，VSL信号在没有借助电阻器131的分压的情况下输入到比较器73的反向输入端子IN2。
注意，电源122是用于调节反向输入端子IN2的DC电平的预定电压Vc的直流电源。
<本技术适用于的图像传感器的概要>
图18是例示了本技术适用于的图像传感器(固态图像拍摄装置)的示例性构造的概要的图。
图18的A例示了非堆叠式图像传感器的示例性示意构造.该图像传感器210如图18的A例示地包括一个管芯(半导体基板)211。管芯211包括：像素区域212，在该像素区域中，像素按阵列布置；控制电路213，该控制电路被构造为执行像素的驱动以及其他各种控制；以及逻辑电路214，该逻辑电路被构造为执行信号处理。
图18的B和C例示了堆叠式图像传感器的示例性示意构造.如图18的B和C例示，该图像传感器220包括传感器管芯221和逻辑管芯222的两个堆叠管芯，该两个管芯与彼此电连接，作为一个半导体芯片。
在图18的B中，传感器管芯221包括像素区域212和控制电路213，并且逻辑管芯222包括逻辑电路214，该逻辑电路包括被构造为执行信号处理的信号处理电路。
在图18的C中，传感器管芯221包括像素区域212，并且逻辑管芯222包括控制电路213和逻辑电路214。
本技术适用于如图18的A例示的非堆叠式图像传感器，而且适用于如图18的B和C例示的堆叠式图像传感器。
另外，虽然图18的B和C各例示了包括两个堆叠管芯的两层图像传感器，但本技术还适用于包括三个(或更多个)堆叠管芯的图像传感器。
图19是例示了本技术适用于的两层图像传感器220的详细示例性构造的图。
在图19所例示的两层图像传感器220中，在传感器管芯221上形成的(像素区域212中的)像素312被分成各包括至少一个像素312的像素块311。具体地，传感器管芯221被分成X×Y个像素块311(X和Y是等于或大于一的整数)。
数量等于像素块311的数量的信号处理电路321(换言之，X×Y个信号处理电路321)按阵列排列在逻辑管芯222上。
各信号处理电路321包括：ADC 322，该ADC被构造为执行作为从传感器管芯221的对应像素块311的各像素312输出的电信号的像素信号的AD转换；和信号处理块(未例示)，该信号处理块被构造为执行各种信号处理，诸如黑色电平校正和图像显影。
在逻辑管芯222中，一个信号处理电路321具有近似等于一个像素块311的尺寸的尺寸，并且布置在面向一个像素块311的位置处。
各信号处理电路321对从在处于面向信号处理电路321的位置处的像素块311中包括的各像素312输出的像素信号执行信号处理。
由此，换言之，一个像素块311由一个信号处理电路321对其执行信号处理的像素312的集合形成。另外，在与各信号处理电路321对应的像素块311是作为信号处理电路321对其执行信号处理和任意其他处理的像素312的集合的像素块311时，信号处理电路321在逻辑管芯222中排列在面向对应像素块311的位置处。
各信号处理电路321借助信号线323与和信号处理电路321对应(或布置在面向信号处理电路321的位置处)的像素块311连接。
从像素块311的各像素312输出的像素信号借助信号线323供给给与像素块311对应的信号处理电路321。在信号处理电路321中包括的ADC 322执行借助信号线323从对应像素块311的像素312供给的像素信号的AD转换。
这种AD转换方案被称为区域AD转换(ADC)方案。根据区域ADC方案，对数量等于信号处理电路321的数量的像素信号并行执行AD转换，该数量等于X×Y。这与除了AD转换之外的信号处理类似。
本技术适用于采用如上所述的区域ADC方案的图像传感器220的ADC322。
具体地，本技术适用于如图2例示的排并行AD转换方案和如图19例示的区域ADC方案中的任意一个。
<图像传感器的示例性使用>
图20是例示了图1中的图像传感器2的示例性使用的图。
图像传感器2例如可以如下所述的用于被构造为感测光(诸如可见光、红外光、紫外光或X射线)的各种电子装置中。
·被构造为拍摄用于视觉欣赏的图像的电子装置，诸如数字照相机和具有照相机功能的便携式仪器。
·交通电子装置，诸如被构造为为了安全操作(诸如自动停止)和驾驶员状态的识别等而执行机动车的前面和后面、周围、内部等的图像拍摄的车载传感器、被构造为监测行进车辆和道路的监测照相机、以及被构造为执行例如车辆之间的距离的测量的距离测量传感器。
·电子装置，这些电子装置被构造为拍摄用户手势的图像，以执行根据手势的仪器操作，并且操作被提供到家电，诸如TV、冰箱以及空调。
·医疗保健电子装置，诸如内窥镜、电子显微镜、以及被构造为执行通过接收红外光进行的血管图像拍摄的装置。
·安全电子装置，诸如预防犯罪监测照相机和个人认证照相机。
·美容电子装置，诸如被构造为拍摄皮肤的图像的皮肤测量装置和被构造为拍摄头皮的图像的显微镜。
·运动电子装置，诸如用于运动用途等的动作照相机和可穿戴照相机。
·农业电子装置，诸如用于监测田地和作物的状态的照相机。
注意，本技术的实施方式不限于上述实施方式，并且可以在不偏离本技术的范围的情况下以各种方式改变。
例如，本技术除了适用于被构造为感测可见光线的图像传感器之外，还适用于被构造为感测除了可见光线之外的任意电磁波(诸如红外线)的图像传感器。
另外，本技术适用于除了从图像传感器中的像素输出的电信号之外的电信号(换言之，从例如被构造为感测声音的麦克风或被构造为感测任意其他可选物理量的传感器输出的模拟电信号)的AD转换。
另外，本技术还适用于可选模拟信号(代替从传感器输出的电信号)的AD转换。
这里描述的效果仅是示例性的。本技术不限于这些效果，并且可以实现任意其他效果。
注意，本技术可以具有如下的构造。
<1>
一种传感器，该传感器包括：
AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换；和
衰减单元，该衰减单元被构造为根据电信号的振幅来衰减被输入到比较器的电信号。
<2>
根据<1>的传感器，还包括控制单元，该控制单元被构造为控制衰减单元根据电信号的振幅衰减电信号。
<3>
根据<1>或<2>的传感器，其中，衰减单元根据从由比较器进行的比较的结果获得的电信号的振幅来衰减电信号。
<4>
根据<1>至<3>中任意一项的传感器，其中，
电信号借助用于自动调零处理中的自动调零处理电容器来输入到比较器，在自动调零处理中，比较器被设置为获得电信号与参考信号匹配的比较的这种结果，并且
衰减单元借助通过使用自动调零处理电容器进行的、被输入到比较器的电信号的分压来衰减电信号。
<5>
根据<1>至<4>中任意一项的传感器，还包括像素，该像素包括被构造为执行光电转换的光电转换元件，并且输出电信号。
<6>
一种由传感器执行的驱动方法，该传感器包括AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换，方法包括以下步骤：根据电信号的振幅衰减被输入到比较器的电信号。
<7>
一种电子装置，该电子装置包括：
光学系统，该光学系统被构造为凝聚光；和
图像传感器，该图像传感器被构造为接收光，并且输出与光的接收量对应的信号，
其中，图像传感器包括：
像素，该像素包括被构造为执行光电转换的光电转换元件，并且输出电信号；
参考信号输出单元，该参考信号输出单元被构造为输出具有可变电平的参考信号；
AD转换单元，该AD转换单元包括比较器，该比较器被构造为将从像素输出的电信号与参考信号进行比较，并且该AD转换单元通过使用由比较器进行的、电信号与参考信号之间的比较的结果来执行电信号的模数(AD)转换；以及
衰减单元，该衰减单元被构造为根据电信号的振幅来衰减被输入到比较器的电信号。
附图标记列表
1 光学系统
2 图像传感器
3 存储器
4 信号处理单元
5 输出单元
6 控制单元
10 像素阵列
111,1至11M,N 像素
20 控制单元
21 像素驱动单元
22 排并行AD转换装置
311至31N ADC
32 自动调零控制单元
32A 自动调零控制线
33 参考信号输出单元
33A 参考信号线
34 时钟输出单元
34A 时钟线
411至41M 像素控制线
421至42N VSL
431至43N 电流源
51 PD
52 转移Tr
53 FD
54 复位Tr
55 放大Tr
56 选择Tr
611至61N 比较单元
621至62N 计数器
71、72 电容器
73 比较器
74、75 开关
81 控制单元
82 衰减单元
91 开关
92 电容器
101 D触发器
102 或门
111 电容器
112 开关
121 电阻器
122 电源
131 电阻器
210 图像传感器
211 管芯
212 像素区域
213 控制电路
214 逻辑电路
220 图像传感器
221 传感器管芯
222 逻辑管芯
311 像素块
312 像素
321 信号处理电路
322 ADC
323 信号线。

Claims (7)

1.一种传感器，该传感器包括：
AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由所述比较器进行的、所述电信号与所述参考信号之间的所述比较的结果来执行所述电信号的模数(AD)转换；和
衰减单元，该衰减单元被构造为根据所述电信号的振幅来衰减被输入到所述比较器的所述电信号。
2.根据权利要求1所述的传感器，还包括控制单元，该控制单元被构造为控制所述衰减单元根据所述电信号的所述振幅衰减所述电信号。
3.根据权利要求1所述的传感器，其中，所述衰减单元根据从由所述比较器进行的所述比较的所述结果获得的所述电信号的所述振幅来衰减所述电信号。
4.根据权利要求1所述的传感器，其中，
所述电信号借助用于自动调零处理中的自动调零处理电容器来输入到所述比较器，在自动调零处理中，所述比较器被设置为获得所述电信号与所述参考信号匹配的所述比较的这种结果，并且
所述衰减单元借助通过使用所述自动调零处理电容器进行的、被输入到所述比较器的所述电信号的分压来衰减所述电信号。
5.根据权利要求1所述的传感器，还包括像素，该像素包括被构造为执行光电转换的光电转换元件，并且输出所述电信号。
6.一种由传感器执行的驱动方法，该传感器包括AD转换单元，该AD转换单元包括比较器，该比较器被构造为将通过感测物理量获得的电信号与具有可变电平的参考信号进行比较，并且该AD转换单元通过使用由所述比较器进行的、所述电信号与所述参考信号之间的所述比较的结果来执行所述电信号的模数(AD)转换，
所述方法包括以下步骤：根据所述电信号的振幅来衰减被输入到所述比较器的所述电信号。
7.一种电子装置，该电子装置包括：
光学系统，该光学系统被构造为凝聚光；和
图像传感器，该图像传感器被构造为接收光，并且输出与所述光的接收量对应的信号，
其中，所述图像传感器包括：
像素，该像素包括被构造为执行光电转换的光电转换元件，并且输出电信号；
参考信号输出单元，该参考信号输出单元被构造为输出具有可变电平的参考信号；
AD转换单元，该AD转换单元包括比较器，该比较器被构造为将从所述像素输出的所述电信号与所述参考信号进行比较，并且该AD转换单元通过使用由所述比较器进行的、所述电信号与所述参考信号之间的所述比较的结果来执行所述电信号的模数(AD)转换；以及
衰减单元，该衰减单元被构造为根据所述电信号的振幅来衰减被输入到所述比较器的所述电信号。
CN201780045140.2A 2016-07-28 2017-07-14 传感器、驱动方法以及电子装置 Active CN109496426B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016148565A JP2018019269A (ja) 2016-07-28 2016-07-28 センサ、駆動方法、及び、電子機器
JP2016-148565 2016-07-28
PCT/JP2017/025657 WO2018021054A1 (ja) 2016-07-28 2017-07-14 センサ、駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN109496426A true CN109496426A (zh) 2019-03-19
CN109496426B CN109496426B (zh) 2021-09-17

Family

ID=61016816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780045140.2A Active CN109496426B (zh) 2016-07-28 2017-07-14 传感器、驱动方法以及电子装置

Country Status (4)

Country Link
US (1) US10840936B2 (zh)
JP (1) JP2018019269A (zh)
CN (1) CN109496426B (zh)
WO (1) WO2018021054A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056455B2 (en) * 2017-08-01 2021-07-06 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
WO2019116444A1 (ja) * 2017-12-12 2019-06-20 オリンパス株式会社 Ａｄ変換回路、撮像装置、および内視鏡システム
EP4387261A3 (en) * 2018-06-14 2024-08-14 Sony Semiconductor Solutions Corporation Signal processing circuit, solid-state imaging element, and control method for signal processing circuit
US11316527B2 (en) * 2018-12-20 2022-04-26 Canon Kabushiki Kaisha AD converter
JP2020120307A (ja) * 2019-01-25 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 デジタル−アナログ変換装置、撮像装置、及び、電子機器
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
JPWO2022259762A1 (zh) * 2021-06-09 2022-12-15

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065163A (ko) * 1998-01-08 1999-08-05 윤종용 아날로그-디지털 변환기
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN103686004A (zh) * 2013-12-11 2014-03-26 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器
CN103916608A (zh) * 2012-12-28 2014-07-09 佳能株式会社 光电转换设备、图像拾取系统及光电转换设备的驱动方法
CN103973994A (zh) * 2012-12-28 2014-08-06 佳能株式会社 光电转换装置、摄像系统和光电转换装置的驱动方法
CN104010145A (zh) * 2013-02-27 2014-08-27 索尼公司 电子设备、控制方法和图像传感器
US20150237285A1 (en) * 2013-03-29 2015-08-20 Sony Corporation Comparator, solid-state imaging device, electronic apparatus, and driving method
JP2015231096A (ja) * 2014-06-04 2015-12-21 ソニー株式会社 イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691172A (en) * 1985-09-10 1987-09-01 Silicon Systems, Inc. MOS Switched capacitor automatic gain control circuit
JP2996135B2 (ja) * 1995-03-27 1999-12-27 ヤマハ株式会社 自動利得制御回路
US7348824B2 (en) * 2005-03-07 2008-03-25 Cadence Design Systems, Inc. Auto-zero circuit
US8493139B2 (en) * 2011-11-17 2013-07-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
US8604962B1 (en) * 2012-11-28 2013-12-10 Lewyn Consulting Inc ADC first stage combining both sample-hold and ADC first stage analog-to-digital conversion functions
JP6346523B2 (ja) 2014-02-14 2018-06-20 東芝メモリ株式会社 半導体集積回路およびイメージセンサ
US9831884B2 (en) * 2016-03-31 2017-11-28 Synaptics Incorporated Adaptive configuration to achieve low noise and low distortion in an analog system
US9774811B1 (en) * 2016-09-27 2017-09-26 Omnivision Technologies, Inc. Ramp signal generator for double ramp analog to digital converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065163A (ko) * 1998-01-08 1999-08-05 윤종용 아날로그-디지털 변환기
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN103916608A (zh) * 2012-12-28 2014-07-09 佳能株式会社 光电转换设备、图像拾取系统及光电转换设备的驱动方法
CN103973994A (zh) * 2012-12-28 2014-08-06 佳能株式会社 光电转换装置、摄像系统和光电转换装置的驱动方法
CN104010145A (zh) * 2013-02-27 2014-08-27 索尼公司 电子设备、控制方法和图像传感器
US20150237285A1 (en) * 2013-03-29 2015-08-20 Sony Corporation Comparator, solid-state imaging device, electronic apparatus, and driving method
CN103686004A (zh) * 2013-12-11 2014-03-26 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器
JP2015231096A (ja) * 2014-06-04 2015-12-21 ソニー株式会社 イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱璇等: "基于S3C44B0X的模/数转换器程序的设计与分析", 《电脑知识与技术》 *

Also Published As

Publication number Publication date
US10840936B2 (en) 2020-11-17
CN109496426B (zh) 2021-09-17
WO2018021054A1 (ja) 2018-02-01
JP2018019269A (ja) 2018-02-01
US20190305792A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN109496426A (zh) 传感器、驱动方法以及电子装置
US10911707B2 (en) Imaging element, imaging method and electronic apparatus
CN111083402B (zh) 双模态仿生视觉传感器
CN106878633B (zh) 摄像器件
US11252348B2 (en) Imaging device and driving method of imaging device
CN109478891B (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
CN111083404B (zh) 视锥视杆双模态仿生视觉传感器
CN107683603A (zh) 固态摄像元件、电子设备和固态摄像元件的控制方法
US11272130B2 (en) Image capturing apparatus
CN206835238U (zh) 图像传感器和成像系统
US9118851B2 (en) High dynamic range image sensor read out architecture
CN107736015A (zh) 图像传感器、电子设备、控制装置、控制方法和程序
US9979918B2 (en) Image sensor and data tranmission method thereof
CN212811862U (zh) 图像传感器
GB2606047A (en) Image sensor and image capturing
CN111031267B (zh) 视杆仿生视觉传感器
EP1507406B1 (en) Image sensor with active reset and randomly addressable pixels
JP7091052B2 (ja) 撮像素子及び撮像装置
JP2001326857A (ja) 演算機能付き撮像素子
CN114979520A (zh) 升压器电路及操作升压器电路的方法
US8872951B2 (en) Method and system for operating an image data collection device
JP4322562B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant