CN109066291A - 一种半导体芯片及其制作方法 - Google Patents

Abstract

本发明涉及半导体技术领域，提供了一种半导体芯片及其制作方法，该半导体芯片包括：衬底、依次层叠设置在衬底上的隔离层以及功能层；隔离层包括下悬浮层以及牺牲层，下悬浮层设置在衬底上，牺牲层设置在下悬浮层上；隔离层还包括悬浮区域，下悬浮层以及牺牲层沿悬浮区域的周向设置；其中，悬浮区域的深度大于牺牲层的厚度。本发明的半导体芯片的功能层通过悬浮区域悬浮在衬底上，由于悬浮区域的深度大于牺牲层的厚度使得功能层与衬底之间的空气间隔较大，具有较好的隔热性，有效减少了热量通过衬底耗散的情况的发生，从而将大部分热量传导至热调谐电极，提高了芯片的热调谐效率。

Description

一种半导体芯片及其制作方法

【技术领域】

本发明涉及半导体技术领域，特别是涉及一种半导体芯片机器制作方法。

【背景技术】

随着互联网的飞速发展，人们对网络带宽的需求越来越大。功能全面、性能强大、功耗低的单片集成芯片越来越受到重视。例如，单片集成可调谐激光器作为未来5G网络及智能光网络的核心芯片受到了重视。随着相干传输网络的传输速率越来越高，系统对激光器线宽的要求越来越高，目前典型的相干传输系统对可调谐激光器芯片线宽要求在300KHz以下。传统的可调谐激光器芯片是基于电注入调谐的，虽然调谐速度很快，但是由于存在电流散粒噪声以及其他寄生噪声，芯片线宽难以降低，一般该类芯片线宽普遍在数MHz以上，无法满足相干传输系统对芯片线宽的要求。

为了解决上述问题，基于热效应的热调谐芯片受到了器件厂商的重视。由于热效应中，高频噪声分量很小，使得芯片线宽可以得到极大改善。但是，基于热效应的热调谐芯片由于功能层距离热调谐电极存在一定的距离，同时芯片功能层与衬底存在物理连接，因此热功率极易通过衬底耗散掉，热调谐效率相当低。

现有的一种解决方案是在衬底及功能层之间预先生长一层三元材料InGaAs，而后通过侧向腐蚀的方式去除该层，使得芯片功能层悬浮在衬底之上。但是，由于生长与衬底晶格匹配的三元材料InGaAs较为困难，尤其是生长较厚的InGaAs材料存在一定难度，通常仅能生长数百纳米。更厚的InGaAs材料会使得芯片材料质量大幅度降低，尤其会影响有源区量子阱结构的质量。因此，芯片热调谐效率及调谐响应速度的进一步提高受到了限制。

鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。

【发明内容】

本发明实施例要解决的技术问题是：由于基于热效应的热调谐芯片，功能层距离热调谐电极存在一定的距离，热量传导至热调谐电极所需要的时间较长。同时，衬底与功能层之间由(三元材料InGaAs形成的悬浮间隔很小(三元材料InGaAs通常仅能生长数百纳米，生长较厚的InGaAs材料存在一定难度)，在芯片热功率一定的情况下，热功率极易通过衬底耗散掉，而只有较少的热量传导至热调谐电极，导致芯片的热调谐效率的低的技术问题。

本发明实施例采用如下技术方案：

第一方面，提供一种半导体芯片，所述半导体芯片包括：衬底1、依次层叠设置在所述衬底1上的隔离层2以及功能层3；

所述隔离层2包括下悬浮层21以及牺牲层22，所述下悬浮层21设置在所述衬底1上，所述牺牲层22设置在所述下悬浮层21上；所述隔离层2还包括悬浮区域4，所述下悬浮层21以及所述牺牲层22沿所述悬浮区域4的周向设置；

其中，所述悬浮区域4的深度大于所述牺牲层22的厚度。

优选地，所述隔离层2还包括上悬浮层23，所述上悬浮层23设置在所述牺牲层22上，所述上悬浮层23沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度与所述上悬浮层23的厚度之和。

优选地，所述半导体芯片还包括至少两个间隔设置的腐蚀槽41，所述腐蚀槽41穿透所述功能层3后与所述悬浮区域4连通，以使所述功能层3悬浮设置在所述衬底1上。

优选地，所述半导体芯片还包括下缓冲层5、下限制层6、上限制层7以及上缓冲层8；

所述下缓冲层5设置在所述衬底1上，所述下限制层6设置在所述下缓冲层5上，所述隔离层2设置在所述下限制层6上，所述上限制层7设置在所述隔离层2上，所述上缓冲层8设置在所述上限制层7上，所述功能层3设至在所述上缓冲层8上。

优选地，所述牺牲层22的组成成分包括InGaAs材料，所述下悬浮层21的组成成分包括InP材料。

优选地，所述功能层3为激光器层状结构、探测器层状结构、调制器层状结构或无源波导层状结构。

第二方面，提供一种半导体芯片的制作方法，所述半导体芯片的制作方法包括：

提供一衬底1，在所述衬底1上依次形成下悬浮层21、牺牲层22以及功能层3；

在所述半导体芯片的左右两侧形成沿靠近所述衬底1方向上延展的腐蚀槽41，其中，所述腐蚀槽41在沿靠近所述衬底1方向上依次穿透所述功能层3、所述牺牲层22以及部分所述下悬浮层21；

采用第一腐蚀液去除部分所述牺牲层22，采用第二腐蚀液去除部分所述下悬浮层21以形成悬浮区域4，其中，未被去除的所述下悬浮层21以及未被去除的所述牺牲层22沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度。

优选地，所述提供一衬底1，在所述衬底1上依次形成下悬浮层21、牺牲层22以及功能层3包括：

提供一衬底1，在所述衬底1上依次形成下悬浮层21、牺牲层22、上悬浮层23以及功能层3；

所述在所述半导体芯片的左右两侧形成沿靠近所述衬底1方向上延展的腐蚀槽41，其中，所述腐蚀槽41在沿靠近所述衬底1方向上依次穿透所述功能层3、所述牺牲层22以及部分所述下悬浮层21包括：

在所述半导体芯片的左右两侧形成沿靠近所述衬底1方向上延展的腐蚀槽41，其中，所述腐蚀槽41在沿靠近所述衬底1方向上依次穿透所述上悬浮层23、所述功能层3、所述牺牲层22以及部分所述下悬浮层21；

所述采用第一腐蚀液去除部分所述牺牲层22，采用第二腐蚀液去除部分所述下悬浮层21以形成悬浮区域4，其中，未被去除的所述下悬浮层21以及未被去除的所述牺牲层22沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度包括：

采用第一腐蚀液去除部分所述牺牲层22，采用第二腐蚀液去除部分所述下悬浮层21以及部分所述上悬浮层23以形成悬浮区域4，其中，未被去除的所述下悬浮层21、未被去除的所述牺牲层22以及未被去除的上悬浮层23沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度与所述上悬浮层23的厚度之和。

优选地，所述采用第一腐蚀液去除部分所述牺牲层22，采用第二腐蚀液去除部分所述下悬浮层21以形成悬浮区域4包括：

通过所述腐蚀槽41注入第一腐蚀液，所述第一腐蚀液选择性侧向腐蚀所述牺牲层22以去除部分所述牺牲层22，形成连通左右两侧腐蚀槽41的通道；

通过所述腐蚀槽41以及连通左右两侧腐蚀槽41的通道注入第二腐蚀液，所述第二腐蚀液选择性侧向腐蚀所述下悬浮层21以去除部分所述下悬浮层21。

优选地，所述牺牲层22的组成成分包括InGaAs材料，所述下悬浮层21的组成成分包括InP材料；所述第一腐蚀液为硫酸系腐蚀液，所述第二腐蚀液为盐酸系腐蚀液。

与现有技术相比，本发明实施例的有益效果在于：本发明的半导体芯片包括：衬底、依次层叠设置在所述衬底上的隔离层以及功能层；所述隔离层包括下悬浮层以及牺牲层，所述下悬浮层设置在所述衬底上，所述牺牲层设置在所述下悬浮层上；所述隔离层还包括悬浮区域，所述下悬浮层以及所述牺牲层沿所述悬浮区域的周向设置；其中，所述悬浮区域的深度大于所述牺牲层的厚度。本发明的半导体芯片的功能层通过悬浮区域悬浮在衬底上，由于悬浮区域的深度大于牺牲层的厚度使得功能层与衬底之间的空气间隔较大，具有较好的隔热性，有效减少了热量通过衬底耗散的情况的发生，从而将大部分热量传导至热调谐电极，提高了芯片的热调谐效率。

【附图说明】

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本发明实施例提供的一种半导体芯片的结构示意图；

图2是本发明实施例提供的另一种半导体芯片的结构示意图；

图3是本发明实施例提供的又一种半导体芯片的结构示意图；

图4是本发明实施例提供的一种半导体芯片的制作方法的流程示意图；

图5是步骤401之后形成的半导体芯片的结构示意图；

图6是步骤402之后形成的半导体芯片的结构示意图；

图7是步骤403中去除部分牺牲层之后的半导体芯片的结构示意图；

图8是步骤403之后形成的半导体芯片的结构示意图。

【具体实施方式】

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明的描述中，术语“内”、“外”、“纵向”、“横向”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不应当理解为对本发明的限制。

此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例1：

参阅图1，本实施例提供一种半导体芯片，该半导体芯片包括：衬底1、依次层叠设置在所述衬底1上的隔离层2以及功能层3。所述隔离层2包括下悬浮层21以及牺牲层22，所述下悬浮层21设置在所述衬底1上，所述牺牲层22设置在所述下悬浮层21上。所述隔离层2还包括悬浮区域4，所述下悬浮层21以及所述牺牲层22沿所述悬浮区域4的周向设置。其中，所述悬浮区域4的深度H大于所述牺牲层22的厚度d2。所述功能层3的具体结构依据实际场景而定，可以为激光器层状结构、探测器层状结构、调制器层状结构或无源波导层状结构。

在本实施例中，所述半导体芯片还包括两个间隔设置的腐蚀槽41，所述腐蚀槽41穿透所述功能层3后与所述悬浮区域4连通，以使所述功能层3悬浮设置在所述衬底1上。其中，腐蚀槽41的开口形状可以为圆形、方形、菱形或者其他形状，依据实际情况设计即可，在此不做具体限定。

为了进一步提高芯片的热传导效率，在优选的实施例中，在功能层3与牺牲层22之间增加上悬浮层23，进而加大悬浮区域4的深度以加大功能层3与衬底1之间的空气间隔，进一步减缓了热量通过衬底1耗散的速率，从而保证大部分热量传导至热调谐电极，提高了芯片的热调谐效率。

具体而言，所述隔离层2还包括上悬浮层23，所述上悬浮层23设置在所述牺牲层22上，所述上悬浮层23沿所述悬浮区域4的周向设置，所述悬浮区域4的深度H大于所述牺牲层22的厚度d2与所述上悬浮层23的厚度d1之和。优选的，悬浮区域4的深度H等于或接近等于下悬浮层21的厚度d3、牺牲层22的厚度d2与所述上悬浮层23的厚度d1之和。

在具体应用场景中，所述牺牲层22的组成成分包括InGaAs材料，牺牲层22的厚度为100nm～400nm，所述下悬浮层21和上悬浮层23的的组成成分均对应包括InP材料，下悬浮层21的厚度为450nm～550nm，上悬浮层23的厚度为450nm～550nm。由此可见，下悬浮层21和上悬浮层23的厚度比牺牲层22的厚度为大很多，可以有效加大悬浮区域4的深度，从而加大功能层3与衬底1之间的空气隔离间隔，减少从衬底1散发的热量，提高芯片的热调谐效率。

实施例2：

区别于实施例1，本实施例具体说明半导体芯片具有的其他各层以及各层之间的位置关系。

具体参阅图2，在本实施例中，半导体芯片包括：衬底1、依次层叠设置在所述衬底1上的隔离层2以及功能层3。所述隔离层2包括下悬浮层21、牺牲层22以及上悬浮层23，所述下悬浮层21设置在所述衬底1上，所述牺牲层22设置在所述下悬浮层21上，所述上悬浮层23设置在所述牺牲层22上。所述隔离层2还包括悬浮区域4，所述下悬浮层21、所述牺牲层22以及所述上悬浮层23沿所述悬浮区域4的周向设置。其中，所述悬浮区域4的深度大于所述牺牲层22的厚度与所述上悬浮层23的厚度之和。

半导体芯片还包括下缓冲层5、下限制层6、上限制层7以及上缓冲层8。具体的，所述下缓冲层5设置在所述衬底1上，所述下限制层6设置在所述下缓冲层5上，所述隔离层2设置在所述下限制层6上，所述上限制层7设置在所述隔离层2上，所述上缓冲层8设置在所述上限制层7上，所述功能层3设至在所述上缓冲层8上。

在具体应用场景中，所述牺牲层22的组成成分包括InGaAs材料、所述下悬浮层21和上悬浮层23的的组成成分均对应包括InP材料，所述下限制层6的组成成分包括InGaAsP材料或AlGaInAs材料，所述上限制层7的组成成分包括InGaAsP材料或AlGaInAs材料。在制作芯片的工艺过程中，牺牲层22、下悬浮层21和上悬浮层23会被部分腐蚀，上限制层7和下限制层6使得在牺牲层22、下悬浮层21和上悬浮层23的腐蚀工艺中，腐蚀会停止在上限制层7和下限制层6的位置，保证了芯片其他层(功能层3、上缓冲层8、下缓冲层5等)在腐蚀工艺中不受腐蚀影响。

实施例3：

区别于实施例1和实施例2，在本实施例中，半导体芯片包括多个悬浮区域4，相应的，半导体芯片包括多个腐蚀槽41，腐蚀槽41可以是等间距排列或者是不等间距排列，依据实际情况而定。

如图3所示，在本实施中，半导体芯片包括层叠设置的衬底1、下缓冲层5、下限制层6、隔离层2、上限制层7、上缓冲层8以及功能层3。所述隔离层2包括下悬浮层21、牺牲层22以及上悬浮层23，所述下悬浮层21设置在所述衬底1上，所述牺牲层22设置在所述下悬浮层21上，所述上悬浮层23设置在所述牺牲层22上。所述隔离层2还包括悬浮区域4，所述下悬浮层21、所述牺牲层22以及所述上悬浮层23沿所述悬浮区域4的周向设置。

在本实施例中，半导体芯片包括多个腐蚀槽41，腐蚀槽41呈阵列分布，同一行的两个腐蚀槽41与该行对应悬浮区域4连通，另一行的两个腐蚀槽41与该行对应悬浮区域4连通，相邻行的腐蚀槽41之间隔离层2以及功能层3在沿各层横向延展的方向(X方向)上是连续的，同一行的腐蚀槽41之间的隔离层2以及功能层3在沿各层纵向延展的方向(Y方向)上是连续的，保证了位于半导体芯片的隔离层2只是与悬浮区域4对应的位置处的下悬浮层21、牺牲层22以及上悬浮层23被掏空，而悬浮区域4周向的下悬浮层21、牺牲层22以及上悬浮层23在沿半导体芯片表面的延展方向上是连续，隔离层2能够支撑功能层3悬浮在衬底1上。功能层3只在存在腐蚀槽41的地方被断开，而在没有腐蚀槽41的地方是连续连接的，从而保证功能层3能够连接在一起，进而悬浮在衬底1上。

实施例4：

本实施例还提供了一种半导体芯片的制作方法，通过本实施例的半导体芯片的制作方法可以制作上述任一实施例的半导体芯片。参阅图4～图8，具体说明本实施例的半导体芯片的制作方法。

步骤401：提供一衬底1，在所述衬底1上依次形成下悬浮层21、牺牲层22以及功能层3。

在本实施例中，提供一衬底1，在所述衬底1上依次形成下悬浮层21、牺牲层22以及功能层3。可以通过沉积或蒸发的方式在衬底1上依次形成下悬浮层21、牺牲层22以及功能层3。在优选的实施例中，在形成牺牲层22之后，在形成功能层3之前还在牺牲层22上形成上悬浮层23，以增大后续形成的悬浮区域4的深度。

在具体应用场景中，提供一衬底1，在衬底1上依次形成下缓冲层5、下限制层6、、下悬浮层21、牺牲层22、上悬浮层23、上限制层7、上缓冲层8以及功能层3。

步骤402：在所述半导体芯片的左右两侧形成沿靠近所述衬底1方向上延展的腐蚀槽41，其中，所述腐蚀槽41在沿靠近所述衬底1方向上依次穿透所述功能层3、所述牺牲层22以及部分所述下悬浮层21。

在此，以半导体芯片包括层叠设置的衬底1、下缓冲层5、下限制层6、、下悬浮层21、牺牲层22、上悬浮层23、上限制层7、上缓冲层8以及功能层3为例解释说明。

在本实施例中，通过光刻的方式在芯片表面定义出相应的腐蚀槽41图形，基于定义好的腐蚀槽41图形在半导体芯片上左右两侧进行刻蚀或者腐蚀，从而在所述半导体芯片的左右两侧形成沿靠近所述衬底1方向上延展的腐蚀槽41。其中，腐蚀槽41的开口可以是方形、圆形、或者其他图形。

所述腐蚀槽41在沿靠近所述衬底1方向上依次穿透所述功能层3、所述上缓冲层8、所述上限制层7、所述上悬浮层23、所述牺牲层22以及部分所述下悬浮层21。其中，刻蚀或者腐蚀的深度到达牺牲层22，而不超过所述下悬浮层21。

步骤403：采用第一腐蚀液去除部分所述牺牲层22，采用第二腐蚀液去除部分所述下悬浮层21以形成悬浮区域4，其中，未被去除的所述下悬浮层21以及未被去除的所述牺牲层22沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度。

在可选地实施例中，采用第二腐蚀液去除部分所述下悬浮层21以及部分所述上悬浮层23以形成悬浮区域4，其中，未被去除的所述下悬浮层21、未被去除的所述牺牲层22以及未被去除的上悬浮层23沿所述悬浮区域4的周向设置，所述悬浮区域4的深度大于所述牺牲层22的厚度与所述上悬浮层23的厚度之和。

在实际应用场景中，所述牺牲层22的组成成分包括InGaAs材料、所述下悬浮层21和上悬浮层23的的组成成分均对应包括InP材料，所述下限制层6的组成成分包括InGaAsP材料或AlGaInAs材料，所述上限制层7的组成成分包括InGaAsP材料或AlGaInAs材料。

首先，采用第一腐蚀液去除部分所述牺牲层22，第一腐蚀液通过腐蚀槽41注入道半导体芯片中，第一腐蚀液对牺牲层22中的InGaAs材料进行选择性侧向腐蚀，使得部分牺牲层22被去除，形成连通左右两侧腐蚀槽41的通道，如图所示7所示的图形。其中，所述第一腐蚀液为硫酸系腐蚀液，硫酸系选择性腐蚀液对InGaAs材料进行选择性腐蚀，而对InP材料无腐蚀作用，因此，上悬浮层23和下悬浮层21能够保持非腐蚀状态。

然后，采第二腐蚀液去除部分所述下悬浮层21和部分所述上悬浮层23，第二腐蚀液通过腐蚀槽41以及连通左右两侧腐蚀槽41的通道注入道半导体芯片中，第二腐蚀液对所述下悬浮层21和所述上悬浮层23中的InP材料选择性腐蚀，使得部分所述下悬浮层21和部分所述上悬浮层23被去除，形成如图8所示的图形，从而形成悬浮区域4。其中，所述第二腐蚀液为盐酸系腐蚀液，由于盐酸系溶液不能腐蚀InGaAsP材料(上限制层7和/或下限制层6)，AlGaInAs材料(上限制层7和/或下限制层6)，因此该步腐蚀会停止在上限制层7和下限制层6对应的位置，保护芯片原各层材料不受腐蚀影响。

在本实施例中，首先腐蚀部分牺牲层22以预先定义悬浮区域4的图形，而后在依据预先定义的悬浮区域4的图形注入第二腐蚀液，进而腐蚀部分下悬浮层21和部分上悬浮层23以形成悬浮区域4。

同时，由于部分牺牲层22去除后，悬浮区域4左右两侧地腐蚀槽41连通，加大了第二腐蚀液与上悬浮层23以及下悬浮层21的接触面积，第二腐蚀液对提高了腐蚀的速率，缩短了制作时间。

在本实施例中，通过去除部分所述牺牲层22、部分所述上悬浮层23以及部分所述下悬浮层21形成悬浮区域4，可以形成一个较厚的热隔离层2，其厚度可以由上限制层7与下限制层6之间距离决定(牺牲层22的厚度、上悬浮层23的厚度和下悬浮层21的厚度决定)，远大于目前设计中InGaAs牺牲层22所限定的厚度。因此通过制作方法，可以获得较厚的热隔离层2，同时不受较厚InGaAs层对芯片生长质量的影响。

在本实施例中，悬浮区域4的深度决定了芯片的热隔离的效果，较深的悬浮区域4能够提高芯片热隔离的效果，提高芯片热调谐效率及热调谐响应速度，有效解决目前芯片热调谐效率低定位问题。

下面以半导体芯片为无源波导为例解释说明，在本实施例中，首先在衬底1上外延生长下缓冲层5(材料：InP)，厚度为0.5um+/0.05um；下限制层6(材料：InGaAsP)，厚度为0.02um+/0.05um；下悬浮层21(材料：InP)，厚度为1um+/0.05um；牺牲层22(材料：InGaAs)，厚度为0.2um+/0.05um；上悬浮层23(材料：InP)，厚度为1um+/0.05um；上限制层7(材料：InGaAsP)，厚度为0.02um+/0.05um；上缓冲层8(材料：InP)，厚度为0.5um+/0.05um；以及波导层。其中，波导层包括下波导层(材料：InGaAsP)，厚度为0.1um+/0.05um；波导芯层(材料：InGaAsP)厚度为0.2um+/0.05um；上波导层(材料：InGaAsP)，厚度为0.1um+/0.05um；包层(材料：InP)，厚度为1.5um+/0.05um；以及电极接触层(材料：InGaAs)厚度为0.2um+/0.05um。

完成上述各层外延以后，即可对芯片进行悬浮区域4的制作。其制作步骤如下，首先在芯片表面定义出腐蚀槽41，腐蚀槽41为方形，大小为5um*10um，然后使用ICP刻蚀机对腐蚀槽41材料进行刻蚀，刻蚀深度为3.62um～4.82um之间。然后使用硫酸系溶液(硫酸：双氧水：水＝5:1:1)进行腐蚀，待底部牺牲层22腐蚀连通后即可；再使用盐酸系溶液(HCl：H3PO4＝3:1)对芯片进行再次腐蚀，去除上悬浮层23和下悬浮层21，形成悬浮区域4(悬浮区域4的深度较深)。最后，芯片其余工艺按正常步骤进行即可。

在本实施例中，由于材料的热调谐效率基本不受材料带隙的影响，因此在芯片设计中，可以使用材料带隙更高的材料作为波长调谐使用的无源波导区，进一步降低无源波导区材料的吸收损耗，降低芯片阈值，降低激光器线宽。同时，波导层与衬底通过空气进行热隔离，在芯片热功率一定的情况下，热调谐效率及调谐的响应速度都得到了极大提高。

区别于现有技术，本发明的半导体芯片包括：衬底、依次层叠设置在所述衬底上的隔离层以及功能层；所述隔离层包括下悬浮层以及牺牲层，所述下悬浮层设置在所述衬底上，所述牺牲层设置在所述下悬浮层上；所述隔离层还包括悬浮区域，所述下悬浮层以及所述牺牲层沿所述悬浮区域的周向设置；其中，所述悬浮区域的深度大于所述牺牲层的厚度。本发明的半导体芯片的功能层通过悬浮区域悬浮在衬底上，由于悬浮区域的深度大于牺牲层的厚度使得功能层与衬底之间的空气间隔较大，具有较好的隔热性，有效减少了热量通过衬底耗散的情况的发生，从而将大部分热量传导至热调谐电极，提高了芯片的热调谐效率。

值得说明的是，上述装置和系统内的模块、单元之间的信息交互、执行过程等内容，由于与本发明的处理方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体芯片，其特征在于，所述半导体芯片包括：衬底(1)、依次层叠设置在所述衬底(1)上的隔离层(2)以及功能层(3)；

所述隔离层(2)包括下悬浮层(21)以及牺牲层(22)，所述下悬浮层(21)设置在所述衬底(1)上，所述牺牲层(22)设置在所述下悬浮层(21)上；所述隔离层(2)还包括悬浮区域(4)，所述下悬浮层(21)以及所述牺牲层(22)沿所述悬浮区域(4)的周向设置；

其中，所述悬浮区域(4)的深度大于所述牺牲层(22)的厚度。

2.根据权利要求1所述的半导体芯片，其特征在于，所述隔离层(2)还包括上悬浮层(23)，所述上悬浮层(23)设置在所述牺牲层(22)上，所述上悬浮层(23)沿所述悬浮区域(4)的周向设置，所述悬浮区域(4)的深度大于所述牺牲层(22)的厚度与所述上悬浮层(23)的厚度之和。

3.根据权利要求1所述的半导体芯片，其特征在于，所述半导体芯片还包括至少两个间隔设置的腐蚀槽(41)，所述腐蚀槽(41)穿透所述功能层(3)后与所述悬浮区域(4)连通，以使所述功能层(3)悬浮设置在所述衬底(1)上。

4.根据权利要求1～3任一项所述的半导体芯片，其特征在于，所述半导体芯片还包括下缓冲层(5)、下限制层(6)、上限制层(7)以及上缓冲层(8)；

所述下缓冲层(5)设置在所述衬底(1)上，所述下限制层(6)设置在所述下缓冲层(5)上，所述隔离层(2)设置在所述下限制层(6)上，所述上限制层(7)设置在所述隔离层(2)上，所述上缓冲层(8)设置在所述上限制层(7)上，所述功能层(3)设至在所述上缓冲层(8)上。

5.根据权利要求1～3任一项所述的半导体芯片，其特征在于，所述牺牲层(22)的组成成分包括InGaAs材料，所述下悬浮层(21)的组成成分包括InP材料。

6.根据权利要求1～3任一项所述的半导体芯片，其特征在于，所述功能层(3)为激光器层状结构、探测器层状结构、调制器层状结构或无源波导层状结构。

7.一种半导体芯片的制作方法，其特征在于，所述半导体芯片的制作方法包括：

提供一衬底(1)，在所述衬底(1)上依次形成下悬浮层(21)、牺牲层(22)以及功能层(3)；

在所述半导体芯片的左右两侧形成沿靠近所述衬底(1)方向上延展的腐蚀槽(41)，其中，所述腐蚀槽(41)在沿靠近所述衬底(1)方向上依次穿透所述功能层(3)、所述牺牲层(22)以及部分所述下悬浮层(21)；

采用第一腐蚀液去除部分所述牺牲层(22)，采用第二腐蚀液去除部分所述下悬浮层(21)以形成悬浮区域(4)，其中，未被去除的所述下悬浮层(21)以及未被去除的所述牺牲层(22)沿所述悬浮区域(4)的周向设置，所述悬浮区域(4)的深度大于所述牺牲层(22)的厚度。

8.根据权利要求7所述的半导体芯片的制作方法，其特征在于，所述提供一衬底(1)，在所述衬底(1)上依次形成下悬浮层(21)、牺牲层(22)以及功能层(3)包括：

提供一衬底(1)，在所述衬底(1)上依次形成下悬浮层(21)、牺牲层(22)、上悬浮层(23)以及功能层(3)；

所述在所述半导体芯片的左右两侧形成沿靠近所述衬底(1)方向上延展的腐蚀槽(41)，其中，所述腐蚀槽(41)在沿靠近所述衬底(1)方向上依次穿透所述功能层(3)、所述牺牲层(22)以及部分所述下悬浮层(21)包括：

在所述半导体芯片的左右两侧形成沿靠近所述衬底(1)方向上延展的腐蚀槽(41)，其中，所述腐蚀槽(41)在沿靠近所述衬底(1)方向上依次穿透所述上悬浮层(23)、所述功能层(3)、所述牺牲层(22)以及部分所述下悬浮层(21)；

所述采用第一腐蚀液去除部分所述牺牲层(22)，采用第二腐蚀液去除部分所述下悬浮层(21)以形成悬浮区域(4)，其中，未被去除的所述下悬浮层(21)以及未被去除的所述牺牲层(22)沿所述悬浮区域(4)的周向设置，所述悬浮区域(4)的深度大于所述牺牲层(22)的厚度包括：

采用第一腐蚀液去除部分所述牺牲层(22)，采用第二腐蚀液去除部分所述下悬浮层(21)以及部分所述上悬浮层(23)以形成悬浮区域(4)，其中，未被去除的所述下悬浮层(21)、未被去除的所述牺牲层(22)以及未被去除的上悬浮层(23)沿所述悬浮区域(4)的周向设置，所述悬浮区域(4)的深度大于所述牺牲层(22)的厚度与所述上悬浮层(23)的厚度之和。

9.根据权利要求7所述的半导体芯片的制作方法，其特征在于，所述采用第一腐蚀液去除部分所述牺牲层(22)，采用第二腐蚀液去除部分所述下悬浮层(21)以形成悬浮区域(4)包括：

通过所述腐蚀槽(41)注入第一腐蚀液，所述第一腐蚀液选择性侧向腐蚀所述牺牲层(22)以去除部分所述牺牲层(22)，形成连通左右两侧腐蚀槽(41)的通道；

通过所述腐蚀槽(41)以及连通左右两侧腐蚀槽(41)的通道注入第二腐蚀液，所述第二腐蚀液选择性侧向腐蚀所述下悬浮层(21)以去除部分所述下悬浮层(21)。

10.根据权利要求7所述的半导体芯片的制作方法，其特征在于，所述牺牲层(22)的组成成分包括InGaAs材料，所述下悬浮层(21)的组成成分包括InP材料；所述第一腐蚀液为硫酸系腐蚀液，所述第二腐蚀液为盐酸系腐蚀液。