CN112563878B - 一种热调谐半导体芯片及其制备方法 - Google Patents
一种热调谐半导体芯片及其制备方法 Download PDFInfo
- Publication number
- CN112563878B CN112563878B CN202011455817.XA CN202011455817A CN112563878B CN 112563878 B CN112563878 B CN 112563878B CN 202011455817 A CN202011455817 A CN 202011455817A CN 112563878 B CN112563878 B CN 112563878B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- suspension
- semiconductor chip
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 383
- 239000000758 substrate Substances 0.000 claims abstract description 160
- 239000000725 suspension Substances 0.000 claims abstract description 131
- 239000002346 layers by function Substances 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 39
- 238000007667 floating Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000005339 levitation Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000011799 hole material Substances 0.000 description 63
- 239000000243 solution Substances 0.000 description 19
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000012792 core layer Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/0607—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature
- H01S5/0612—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying physical parameters other than the potential of the electrodes, e.g. by an electric or magnetic field, mechanical deformation, pressure, light, temperature controlled by temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Micromachines (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明实施例公开了一种热调谐半导体芯片及其制备方法，其中，所述热调谐半导体芯片包括：衬底，以及依次层叠于所述衬底上的牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；在所述衬底、所述牺牲层和所述悬浮层内形成有悬浮区域，所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种热调谐半导体芯片及其制备方法。
背景技术
随着互联网的飞速发展，人们对网络带宽的需求越来越大。功能全面、性能强大、功耗低的单片集成芯片越来越受到重视。例如，单片集成可调谐激光器作为未来5G网络及智能光网络的核心芯片受到了重视。随着相干传输网络的传输速率越来越高，系统对激光器线宽的要求越来越高，目前典型的相干传输系统对可调谐激光器芯片线宽要求在300KHz以下。传统的可调谐激光器芯片是基于电注入调谐的，虽然调谐速度很快，但是由于存在电流散粒噪声以及其他寄生噪声，芯片线宽难以降低，一般该类芯片线宽普遍在数MHz以上，无法满足相干传输系统对芯片线宽的要求。为了解决上述问题，基于热效应的热调谐芯片受到了器件厂商的重视。由于热效应中，高频噪声分量很小，使得芯片线宽可以得到极大改善。
然而，基于热效应的热调谐芯片由于功能层距离热调谐电极存在一定的距离，同时芯片功能层与衬底存在物理连接，因此热功率极易通过衬底耗散掉，热调谐效率相当低。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种热调谐半导体芯片及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例一方面提供了一种热调谐半导体芯片，包括：衬底，以及依次层叠于所述衬底上的牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；其中，
在所述衬底、所述牺牲层和所述悬浮层内形成有悬浮区域，所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；
所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
上述方案中，所述支撑层的材料与所述衬底的材料相同。
上述方案中，还包括：
层叠于所述衬底上并位于所述悬浮层和所述支撑层之间的刻蚀阻挡层，所述刻蚀阻挡层的下表面与所述悬浮层的上表面接触，所述刻蚀阻挡层在刻蚀所述悬浮层以形成所述悬浮区域的工艺中起到刻蚀阻挡作用。
上述方案中，还包括：
与所述悬浮区域连通的至少两个开口，所述悬浮区域通过经由至少两个所述开口执行的刻蚀工艺而形成；
所述悬浮区域在至少两个所述开口中的任意两个之间的上表面为平面，所述平面与所述悬浮层的上表面共面。
上述方案中，所述牺牲层的下表面与所述衬底的上表面接触。
本发明实施例另一方面提供了一种热调谐半导体芯片的制备方法，所述方法包括：
提供衬底，在所述衬底上依次形成牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；
形成通孔，所述通孔贯穿所述功能层、所述支撑层和所述悬浮层并暴露出部分所述牺牲层；
对所述牺牲层、所述悬浮层和所述衬底进行刻蚀，以形成悬浮区域；所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
上述方案中，所述支撑层的材料与所述衬底的材料相同。
上述方案中，在所述衬底上形成所述牺牲层，具体包括：在所述衬底上直接形成所述牺牲层，以使所述牺牲层的下表面与所述衬底的上表面接触。
上述方案中，在形成所述通孔后，所述方法还包括：
形成掩膜层，所述掩膜层至少覆盖所述通孔的侧壁；
在所述掩膜层底端形成开口，所述开口暴露出部分所述牺牲层。
上述方案中，形成所述悬浮区域，具体包括：
采用第一刻蚀工艺对所述牺牲层进行刻蚀，暴露出所述衬底的部分上表面和所述悬浮层的部分下表面；
采用第二刻蚀工艺对所述衬底和所述悬浮层进行刻蚀，以形成所述悬浮区域。
上述方案中，所述依次形成牺牲层、悬浮层、支撑层和功能层，具体包括：在形成所述悬浮层后，在所述悬浮层上形成刻蚀阻挡层，所述刻蚀阻挡层的下表面与所述悬浮层的上表面接触，在所述刻蚀阻挡层上形成所述支撑层；
形成所述悬浮区域，包括：在对所述悬浮层进行刻蚀时，所述刻蚀阻挡层阻挡刻蚀反应朝向所述支撑层的一侧进行。
上述方案中，所述形成通孔包括形成至少两个通孔；
所述对所述牺牲层、所述悬浮层和所述衬底进行刻蚀的步骤中，所述悬浮层和所述牺牲层的位于至少两个所述通孔中的任意两个之间的部分被完全去除。
本发明实施例所提供的热调谐半导体芯片及其制备方法，其中，所述热调谐半导体芯片包括：衬底，以及依次层叠于所述衬底上的牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；其中，在所述衬底、所述牺牲层和所述悬浮层内形成有悬浮区域，所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。如此，所述悬浮区域具有较大的深度，该深度不仅包括借由贯穿所述牺牲层而获得的大于所述牺牲层厚度的部分深度，还包括了位于所述悬浮层的上表面以下和位于所述衬底内的部分的深度，因而，位于所述悬浮区域上的功能层可以悬浮在衬底上，并与衬底之间具有较大的空气间隔，从而具有较好的隔热性，有效减少了热量通过衬底耗散的情况的发生，从而将大部分热量传导至热调谐电极，提高了芯片的热调谐效率；进一步地，所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层，从而增强了所述热调谐半导体芯片的机械强度，并且使得形成所述悬浮区域的刻蚀工艺更容易实施，提高了产品良率。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为本发明一实施例提供的热调谐半导体芯片的顶视图以及沿所述顶视图中两条虚线位置处的剖视图；
图2为本发明另一实施例提供的热调谐半导体芯片的顶视图以及沿所述顶视图中两条虚线位置处的剖视图；
图3为本发明实施例提供的热调谐半导体芯片的制备方法的流程示意图；
图4a至4d为本发明一实施例提供的热调谐半导体芯片的制备过程中的结构剖面示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于基于热效应的热调谐芯片，功能层距离热调谐电极存在一定的距离，热量传导至热调谐电极所需要的时间较长；而功能层与衬底之间存在物理连接，导致热功率容易通过衬底耗散。为了解决上述技术问题，作为一种可行的方案是：在衬底与功能层之间预先生长一层三元材料层，如InGaAs层，而后通过侧向腐蚀的方式去除该层，使得芯片功能层悬浮在衬底之上。但是，由于生长与衬底晶格匹配的三元材料InGaAs较为困难，尤其是生长较厚的InGaAs材料存在一定难度，通常仅能生长数百纳米。此外，在相关技术中，该三元材料层与衬底之间还设置有下限制层，在对该三元材料层进行侧向腐蚀时，所述下限制层会阻止腐蚀反应向下(即朝向衬底的方向)进行。因此，通过侧向腐蚀该三元材料层而形成的位于衬底与功能层之间的悬浮间隔很小。而更厚的InGaAs材料会使得芯片材料质量大幅度降低，尤其会影响有源区量子阱结构的质量。
因此，芯片热调谐效率及调谐响应速度的进一步提高受到了限制。在芯片热功率一定的情况下，热功率极易通过衬底耗散掉，而只有较少的热量传导至热调谐电极，导致出现芯片的热调谐效率的低的技术问题。因此，亟待解决无法在衬底与功能层之间获得更大的悬浮间隔的问题。
不仅如此，在衬底与功能层之间获得更大的悬浮间隔的同时，热调谐半导体芯片的机械强度会变差，进而存在坍塌的风险，因此如何增强热调谐半导体芯片的机械强度也是需要兼顾的技术问题。
基于此，本发明实施例首先提供了一种热调谐半导体芯片。
所述热调谐半导体芯片，包括：衬底，以及依次层叠于所述衬底上的牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；其中，在所述衬底、所述牺牲层和所述悬浮层内形成有悬浮区域，所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。如此，所述悬浮区域具有较大的深度，该深度不仅包括借由贯穿所述牺牲层而获得的大于所述牺牲层厚度的部分深度，还包括了位于所述悬浮层的上表面以下和位于所述衬底内的部分的深度，因而，位于所述悬浮区域上的功能层可以悬浮在衬底上，并与衬底之间具有较大的空气间隔，从而具有较好的隔热性，有效减少了热量通过衬底耗散的情况的发生，从而将大部分热量传导至热调谐电极，提高了芯片的热调谐效率；进一步地，所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层，从而增强了所述热调谐半导体芯片的机械强度，并且使得形成所述悬浮区域的刻蚀工艺更容易实施，提高了产品良率。
下面，将参考图1对本发明实施例提供的热调谐半导体芯片作更详细地描述和解释。
图1为本发明一实施例提供的热调谐半导体芯片的顶视图以及沿所述顶视图中两条虚线位置处的剖视图。如图所示，所述热调谐半导体芯片，包括：衬底101，以及依次层叠于所述衬底101上的牺牲层102、悬浮层103、支撑层104和功能层105；其中，在所述衬底101、所述牺牲层102和所述悬浮层103内形成有悬浮区域109。
这里，所述衬底101为半导体衬底，其材料具体可以包括InP。所述衬底101的厚度例如大于150μm。
可以理解地，所述衬底包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直衬底顶表面和底表面的方向为Z方向。Z方向也为后续在衬底上沉积各层结构的层叠方向，或称芯片的高度方向。而衬底顶表面和底表面所在的面，或者严格意义上讲衬底厚度方向上的中心面，即确定为衬底平面；平行衬底平面的方向即为沿衬底平面方向；Z方向即为垂直衬底平面的方向。在所述衬底平面方向上定义两彼此垂直的X方向和Y方向。
所述牺牲层102、所述悬浮层103、所述支撑层104和所述功能层105中的至少之一可以通过沉积或蒸发的方式形成在所述衬底101上。
所述牺牲层102的材料包括以下至少之一：InGaAs、InGaAsP、AlGaInAs。所述牺牲层102的材料与所述衬底101的材料不同。作为一种具体实施方式，所述牺牲层102的材料为InGaAs；所述衬底101和所述悬浮层103的材料均为InP。所述牺牲层102的厚度范围为100nm～400nm。
在一具体实施例中，所述牺牲层102的下表面与所述衬底101的上表面接触。换言之，所述牺牲层102与所述衬底101之间不包括其他材料层。如此，本实施例通过省去相关技术中的下限制层，而使得所述悬浮区域延伸扩展至所述衬底内部，从而增大了所述悬浮区域的整体深度，提高了器件的隔热性。
所述悬浮层103的材料可以包括InP。所述悬浮层103的材料可以与所述衬底101的材料相同；所述悬浮层103的材料与所述牺牲层102的材料不同。所述悬浮层103的厚度例如大于所述牺牲层102的厚度；所述悬浮层103的厚度范围例如为200nm～500nm，具体例如为450nm～550nm。
在本实施例中，所述悬浮区域109具体为从所述悬浮层103的上表面以下、延伸贯穿所述牺牲层102、并终止于所述衬底101内部的空腔结构，以使位于所述空腔结构上方的所述功能层105与所述空腔结构下方剩余的部分所述衬底101通过所述悬浮区域109隔离。
所述悬浮区域109的深度可以在10-15μm之间。
在一具体实施例中，所述悬浮区域109包括位于所述衬底101内的第一部分、位于所述牺牲层102内的第二部分和位于所述悬浮层103内的第三部分，所述第一部分的深度大于所述第二部分和所述第三部分的深度之和。
在一具体实施例中，所述悬浮区域109位于所述悬浮层103内的第三部分的深度大于所述悬浮区域109位于所述牺牲层102内的第二部分的深度。如此，所述第一部分在所述悬浮区域109中所占的比例是最大的；并且，具体地，所述第一部分的深度＞第三部分的深度＞第二部分的深度。
请继续参考图1，所述悬浮区域109在沿垂直衬底平面方向上的剖面呈六边形。所述悬浮区域109的侧壁在平行衬底平面方向上的距离从所述悬浮层103到所述牺牲层102增大。在所述第一部分的深度大于所述第二部分和所述第三部分的深度之和的实施例中，所述悬浮区域109的侧壁在平行衬底平面方向上的距离在所述衬底101内获得最大，并从最大的位置处向下减小。
在本发明实施例中，悬浮区域的厚度远大于牺牲层的厚度，从而在垂直于芯片表面(即垂直于衬底)的方向上，悬浮区域的上下表面之间存在较大空隙。
所述支撑层104的材料可以与所述衬底101的材料相同。在一具体实施例中，所述支撑层104的材料包括InP。
所述支撑层的厚度可以大于所述牺牲层的厚度。所述支撑层的厚度可以与所述悬浮层的厚度大致相同；在实际工艺中，所述支撑层的厚度范围例如为200nm～500nm。
请继续参考图1，在一实施例中，所述热调谐半导体芯片还包括：层叠于所述衬底101上并位于所述悬浮层103和所述支撑层104之间的刻蚀阻挡层1041，所述刻蚀阻挡层1041的下表面与所述悬浮层103的上表面接触，所述刻蚀阻挡层1041在刻蚀所述悬浮层103以形成所述悬浮区域109的工艺中起到刻蚀阻挡作用。
容易理解地，为了起到刻蚀阻挡作用，所述刻蚀阻挡层的材料应当与所述支撑层的材料不同。在实际工艺中，所述刻蚀阻挡层的材料可以与所述牺牲层的材料相同。具体地，所述刻蚀阻挡层的材料可以为InGaAsP或AlGaInAs。
所述功能层105用于向所述热调谐半导体芯片的热调谐电极(图中未示出)传递热量。
所述功能层105可以包括第一子功能层1051。所述第一子功能层1051的材料包括以下至少之一：InGaAs、InGaAsP、AlGaInAs。在一具体实施例中，所述第一子功能层1051为量子阱层。
所述功能层105的具体结构依据实际场景而定，可以为以下之一：激光器层状结构、探测器层状结构、调制器层状结构或无源波导层状结构。作为一种具体的实施方式，所述功能层105可以包括沿所述衬底101从下向上的下波导层(材料例如为InGaAsP)，波导芯层(材料例如为InGaAsP)，以及上波导层(材料例如为InGaAsP)；所述功能层105还可以包括位于上波导层上的包层(材料例如为InP)。还可以包括：电极接触层(材料例如为InGaAs)。
在所述功能层105包括第一子功能层1051的实施例中，所述下波导层位于所述第一子功能层1051上。所述下波导层可能仅位于部分所述第一子功能层1051上；换言之，所述功能层105在一部分区域上仅包括所述第一子功能层1051，在另一部分区域上包括所述第一子功能层1051以及位于所述第一子功能层1051上的其他子功能层。
所述半导体芯片还可以包括与所述悬浮区域109连通的通孔107。所述通孔107例如贯穿所述功能层105和所述悬浮层103；在所述功能层105包括第一子功能层1051的实施例中，还贯穿所述第一子功能层1051。
在所述通孔107的侧壁上还可以覆盖有掩膜层106。所述掩膜层106用于在形成所述悬浮区域的刻蚀工艺中保护位于所述掩膜层106以内的功能层105和悬浮层103。所述掩膜层106底端具有开口108；所述开口108贯穿所述掩膜层106，连通所述通孔107和所述悬浮区域109。所述掩膜层106还可以覆盖在所述功能层105上，这里并不做具体限定。
应当理解，所述开口108位于所述通孔107内。图1中示出了所述开口108的开口尺寸小于所述通孔107的开口尺寸的情况；当然，所述开口108的开口尺寸也可以等于所述通孔107的开口尺寸，或更具体地等于所述通孔107的开口尺寸减去所述掩膜层106的两边侧壁厚度。
所述通孔107和所述开口108的开口形状可以为圆形、方形、菱形或者其他形状，依据实际情况设计即可，在此不做具体限定。
与一个所述悬浮区域对应的所述通孔/所述开口的数量可以为两个以上。在图1对应的实施例中，与一个所述悬浮区域109对应的所述通孔107/所述开口108的数量具体为两个；并且，两个所述通孔107/所述开口108可以在所述悬浮区域109上对称布置，具体可以沿所述悬浮区域109的中轴线左右对称布置。
在所述热调谐半导体芯片还包括与所述悬浮区域连通的至少两个开口的实施例中，所述悬浮区域109在至少两个所述开口中的任意两个之间(如图1中两个开口108之间)的上表面为平面，所述平面与所述悬浮层103的上表面共面。
所述衬底101、所述牺牲层102和所述悬浮层103沿悬浮区域109的周向设置，并构成所述悬浮区域109的侧壁和底壁，以使所述功能层105悬浮设置在所述衬底101上。由于功能层105与衬底101之间存在很大的空气隔离间隔，因此，可以减少从衬底101散发的热量，从而提高所述半导体芯片的热调谐效率。
此外，所述支撑层104至少包括位于所述空腔结构(即所述悬浮区域109)上方的部分，以支撑位于所述空腔结构上方的所述功能层105，从而增强了所述热调谐半导体芯片的机械强度，并且使得形成所述悬浮区域109的刻蚀工艺更容易实施，提高了产品良率。
下面，请参考图2。图2为本发明另一实施例提供的热调谐半导体芯片的顶视图以及沿所述顶视图中两条虚线位置处的剖视图。
区别于图1对应的实施例，本实施例中具体介绍半导体芯片中包括多个悬浮区域109的情况。相应的，半导体芯片包括多组通孔(如图中107、107')和开口(如图中108、108')；由于开口是与通孔一一对应的，因此，下面仅以通孔进行说明。与多个悬浮区域109连通的多组通孔之间(如图中107与107'之间)可以是等间距排列或者是不等间距排列，依据实际情况而定。多个所述悬浮区域109可以呈阵列分布，从而多组通孔/多组开口也可以呈阵列分布。
如图2中顶视图所示，同一行的两个通孔与该行对应悬浮区域连通，另一行的两个通孔与该行对应悬浮区域连通，相邻行的通孔之间牺牲层102、悬浮层103、支撑层104和功能层105在沿各层横向延展的方向(X方向)上是连续的，同一行的通孔之间的牺牲层102、悬浮层103、支撑层104和功能层105在沿各层纵向延展的方向(Y方向)上是连续的，保证了位于半导体芯片的衬底101、牺牲层102、悬浮层103只是与悬浮区域109对应的位置处被掏空，而悬浮区域109周向的衬底101、牺牲层102、悬浮层103在沿衬底平面的延展方向上是连续。腐蚀形成所述悬浮区域109后，悬浮区域109在沿半导体芯片表面的延展方向上是连续的，并被限制在通孔和开口附近的区域；区域内未被腐蚀的结构层(掩膜层106、功能层105、支撑层104，未被去除的部分悬浮层103、牺牲层102和衬底101)与区域外结构相连接，从而保证功能层105能够连接在一起，进而悬浮在衬底101上。
在一些实施例中，位于不同行的通孔所对应的悬浮区域也可以连通。如此，形成的连通的悬浮区域的整体可以理解为包括多个子悬浮区域。
本发明实施例还提供了一种热调谐半导体芯片的制备方法；具体请参见附图3。如图所示，所述方法包括以下步骤：
步骤301、提供衬底，在所述衬底上依次形成牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；
步骤302、形成通孔，所述通孔贯穿所述功能层、所述支撑层和所述悬浮层并暴露出部分所述牺牲层；
步骤303、对所述牺牲层、所述悬浮层和所述衬底进行刻蚀，以形成悬浮区域；所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
下面，结合图4a至4d中热调谐半导体芯片的制备过程中的结构剖面示意图，对本发明实施例提供的半导体芯片及其制备方法再作进一步详细的说明。
首先，请参考图4a。提供衬底101，在所述衬底101上依次形成牺牲层102、悬浮层103、支撑层104和功能层105；所述功能层105用于向所述热调谐半导体芯片的热调谐电极传递热量。
这里，所述支撑层的材料可以与所述衬底的材料相同。在一具体实施例中，所述支撑层的材料包括InP。
所述支撑层的厚度可以大于所述牺牲层的厚度。所述支撑层的厚度可以与所述悬浮层的厚度大致相同；在实际工艺中，所述支撑层的厚度范围例如为200nm～500nm。
在一具体实施例中，在所述衬底101上形成所述牺牲层102，具体包括：在所述衬底101上直接形成所述牺牲层102，以使所述牺牲层102的下表面与所述衬底101的上表面接触。换言之，所述牺牲层102与所述衬底101之间不包括其他材料层。如此，本实施例通过省去相关技术中的下限制层，而使得后续采用第二刻蚀工艺对所述衬底进行刻蚀的工序更容易实施，进而形成的所述悬浮区域延伸扩展至所述衬底内部，增大了所述悬浮区域的整体深度，提高了器件的隔热性。
在一具体实施例中，所述依次形成牺牲层、悬浮层、支撑层和功能层，具体可以包括：在形成所述悬浮层103后，在所述悬浮层103上形成刻蚀阻挡层1041，所述刻蚀阻挡层1041的下表面与所述悬浮层103的上表面接触，在所述刻蚀阻挡层1041上形成所述支撑层104。
容易理解地，为了起到刻蚀阻挡作用，所述刻蚀阻挡层的材料应当与所述支撑层的材料不同。在实际工艺中，所述刻蚀阻挡层的材料可以与所述牺牲层的材料相同。具体地，所述刻蚀阻挡层的材料可以为InGaAsP或AlGaInAs。
下面，以半导体芯片为无源波导为例解释说明，在本实施例中，首先在衬底101上牺牲层102，牺牲层102的材料例如为InGaAsP，厚度例如为0.02μm+/0.05μm；悬浮层103的材料例如为InP，厚度例如为1μm+/0.05μm；刻蚀阻挡层1041的材料例如为InGaAs，厚度例如为0.2μm+/0.05μm；支撑层104的材料例如为InP，厚度例如为500nm；功能层105例如包括第一子功能层1051以及位于所述第一子功能层1051上的下波导层、波导芯层、波导芯层、包层和电极接触层；第一子功能层1051的材料例如为InGaAs，厚度例如为0.2μm+/0.05μm；下波导层的材料例如为InGaAsP，厚度例如为0.1μm+/0.05μm；波导芯层的材料例如为InGaAsP，厚度例如为0.2μm+/0.05μm；波导芯层的材料例如为InGaAsP，厚度例如为0.1μm+/0.05μm；包层的材料例如为InP，厚度例如为1.5μm+/0.05μm；以及电极接触层的材料例如为InGaAs，厚度例如为0.2μm+/0.05μm。
上述各层可以通过沉积或蒸发的方式形成在所述衬底101上。在完成上述各层的外延以后，即可进行悬浮区域109的制作。
为了形成悬浮区域109，可以在上述各层上形成图案化的第一掩膜层110，所述第一掩膜层110定义出后续形成通孔107的位置。所述第一掩膜层110的图案化可以通过光刻的方式实现。
接下来，请参考图4b。形成通孔107，所述通孔107贯穿所述功能层105、所述支撑层104和所述悬浮层103并暴露出部分所述牺牲层102。
在所述方法具体包括在所述悬浮层103上形成刻蚀阻挡层1041的实施例中，所述通孔107还贯穿所述刻蚀阻挡层1041。
在具体制备中，在所述半导体芯片的左右两侧形成沿靠近所述衬底101方向上延展的刻蚀孔(即通孔107)，其中，所述刻蚀孔在沿靠近所述衬底101方向上依次穿透掩膜106、功能层105、支撑层104和悬浮层103。所述通孔107还可以穿过部分所述牺牲层102；即所述通孔107可以深入所述牺牲层102内(图中未示出这种情况)。如此，通过光刻的方式在半导体芯片表面定义出相应的刻蚀孔图形，基于定义好的刻蚀孔图形在半导体芯片上左右两侧进行刻蚀，例如反应离子(RIE)刻蚀，从而在所述半导体芯片的左右两侧形成沿靠近所述衬底方向上延展的刻蚀孔。其中，刻蚀孔的开口可以是方形、圆形、或者其他图形。
接下来，请参考图4c。对所述牺牲层102进行刻蚀，以形成悬浮区域的一部分，即所述第二部分。
具体地，在图4b中形成所述贯穿所述功能层105、所述支撑层104和所述悬浮层103的通孔107后，所述方法还包括：形成掩膜层106，所述掩膜层106至少覆盖所述通孔107的侧壁。此外，所述掩膜层106也可以覆盖在所述半导体芯片的顶面上，例如覆盖在所述功能层105上。
接下来，在所述掩膜层106底端形成开口108，所述开口108暴露出部分所述牺牲层102。
应当理解，所述开口108位于所述通孔107内。图4c中示出了所述开口108的开口尺寸小于所述通孔107的开口尺寸的情况；当然，所述开口108的开口尺寸也可以等于所述通孔107的开口尺寸，或更具体地等于所述通孔107的开口尺寸减去所述掩膜层106的两边侧壁厚度。
在具体制备中，在所述半导体芯片的左右两侧形成沿靠近所述衬底方向上延展的腐蚀孔(即开口108)，所述腐蚀孔在沿靠近所述衬底方向上穿透所述掩膜。在本实施例中，使用HF酸腐蚀液去除第一掩膜层110，重新生长掩膜层106(也可称为第二掩膜层)。通过光刻的方式在半导体芯片的表面定义出相应的腐蚀孔图形，基于定义好的腐蚀孔图形在半导体芯片上左右两侧进行RIE刻蚀，从而在所述半导体芯片的左右两侧形成沿靠近所述衬底方向上延展的腐蚀孔。其中，腐蚀孔的开口可以是方形、圆形、或者其他图形。
接下来，采用第一刻蚀工艺对所述牺牲层102进行刻蚀，暴露出所述衬底101的部分上表面和所述悬浮层103的部分下表面。
这里，所述第一刻蚀工艺可以为湿法刻蚀工艺。所述牺牲层102可以采用第一腐蚀液腐蚀。在实际应用场景中，所述牺牲层102的组成成分包括InGaAs材料。采用第一腐蚀液去除部分所述牺牲层102，所述第一腐蚀液通过开口108注入到半导体芯片中。第一腐蚀液对牺牲层102中的InGaAs材料进行选择性侧向腐蚀，使得部分牺牲层102被去除。其中，所述第一腐蚀液可以为硫酸系腐蚀液，即所述第一刻蚀工艺采用的刻蚀液可以包括硫酸系溶液；硫酸系腐蚀液对InGaAs材料进行选择性腐蚀，而对InP材料无腐蚀作用，因此，在衬底101和悬浮层103为的材料InP的实施例中，所述衬底101和所述悬浮层103能够保持非腐蚀状态。
所述牺牲层102经过刻蚀后形成的开口尺寸大于所述通孔107的开口尺寸。
这里，由于支撑层104的存在，所述热调谐半导体芯片可以具有更高的机械强度，从而在对所述牺牲层102进行刻蚀时，所述牺牲层102的位于相邻两个所述通孔107/所述开口108之间的部分可以被完全去除。
接下来，请参考图4d。进一步对所述悬浮层103和所述衬底101进行刻蚀，以最终形成悬浮区域109。
具体地，在采用第一刻蚀工艺对所述牺牲层进行刻蚀后，采用第二刻蚀工艺对所述悬浮层和所述衬底进行刻蚀，以形成所述悬浮区域。
这里，所述第二刻蚀工艺可以为湿法刻蚀工艺。所述悬浮层103和所述衬底101可以采用第二腐蚀液腐蚀。在实际应用场景中，所述第二腐蚀液通过左右腐蚀孔以及连接腐蚀孔的通道注入道半导体芯片中，第二腐蚀液对所述衬底和悬浮层中的InP材料选择性腐蚀，使得部分所述衬底和悬浮层被去除，从而形成悬浮区域。其中，所述第二腐蚀液可以为盐酸系腐蚀液，即所述第二刻蚀工艺采用的刻蚀液可以包括盐酸系溶液；由于盐酸系溶液不能腐蚀InGaAsP材料，因此该步腐蚀会停止在刻蚀阻挡层以下，保护半导体芯片原各层材料不受腐蚀影响。同时，衬底层厚度远大于其他层厚度，因此控制腐蚀时间，可以保证半导体芯片的结构稳定。
如此，在本申请的一具体实施例中，在对所述悬浮层103进行刻蚀时，所述刻蚀阻挡层1041阻挡刻蚀反应朝向所述支撑层104的一侧进行。
在实际应用中，采用的所述第二腐蚀液腐蚀对InP材料的腐蚀具有能够腐蚀成固定腐蚀角度的特性。
从而，形成的所述悬浮区域109为从所述悬浮层103的上表面以下、延伸贯穿所述牺牲层102、并终止于所述衬底101内部的空腔结构，以使位于所述空腔结构上方的所述功能层105与所述空腔结构下方剩余的部分所述衬底101通过所述悬浮区域109隔离；所述支撑层104至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层105。
在本实施例中，首先腐蚀部分牺牲层102以预先定义悬浮区域109的图形，而后在依据预先定义的悬浮区域109的图形注入第二腐蚀液，进而腐蚀部分衬底101和悬浮层103以形成完整的悬浮区域109。同时，由于部分牺牲层102去除后，形成腐蚀通道，加大了第二腐蚀液与衬底101和悬浮层103的接触面积，提高了腐蚀的速率，缩短了制作时间。
在本实施例中，通过去除部分所述牺牲层102、衬底101和悬浮层103形成悬浮区域109，可以形成一个较厚的热隔离层，其厚度可以由刻蚀阻挡层1041与腐蚀时间决定，远大于目前常用方法制作的厚度。因此通过所述方法，可以获得较厚的热隔离层，同时不受较厚InGaAs层对半导体芯片生长质量的影响。
在本实施例中，悬浮区域109的深度决定了半导体芯片的热隔离的效果，较深的悬浮区域109能够提高半导体芯片热隔离的效果，提高半导体芯片热调谐效率及热调谐响应速度，有效解决目前半导体芯片热调谐效率低定位问题。
在具体应用中，首先在半导体芯片表面定义出腐蚀孔，腐蚀孔为方形，大小为5μm*10μm，然后使用感应耦合等离子体(ICP)刻蚀机对腐蚀孔材料进行刻蚀，刻蚀深度为3.00μm～3.02μm之间。接下来，使用硫酸系溶液(如，硫酸：双氧水：水＝5:1:1)进行腐蚀；再使用盐酸系溶液(如，HCl：H3PO4＝3:1)进行再次腐蚀，去除部分悬浮层和衬底，形成悬浮区域。最后，半导体芯片的其余工艺按正常步骤进行即可，这里不再赘述。
可以理解地，在所述形成通孔包括形成至少两个通孔107的实施例中，所述对所述牺牲层102、所述悬浮层103和所述衬底101进行刻蚀的步骤中，所述悬浮层103和所述牺牲层102的位于至少两个所述通孔107中的任意两个之间的部分被完全去除。
在本实施例中，由于材料的热调谐效率基本不受材料带隙的影响，因此在芯片设计中，可以使用材料带隙更高的材料作为波长调谐使用的无源波导区，进一步降低无源波导区材料的吸收损耗，降低芯片阈值，降低激光器线宽。同时，波导层与衬底通过空气进行热隔离，在芯片热功率一定的情况下，热调谐效率及调谐的响应速度都得到了极大提高。
需要说明的是，本发明提供的热调谐半导体芯片实施例与热调谐半导体芯片的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本发明实施例提供的热调谐半导体芯片，其各技术特征组合已经可以解决本发明所要解决的技术问题；因而，本发明实施例所提供的热调谐半导体芯片可以不受本发明实施例提供的热调谐半导体芯片的制备方法的限制，任何能够形成本发明实施例所提供的热调谐半导体芯片结构的制备方法所制备的热调谐半导体芯片均在本发明保护的范围之内。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种热调谐半导体芯片，其特征在于，包括：衬底，以及依次层叠于所述衬底上的牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；其中，
在所述衬底、所述牺牲层和所述悬浮层内形成有悬浮区域，所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；所述悬浮区域包括位于所述衬底内的第一部分、位于所述牺牲层内的第二部分和位于所述悬浮层内的第三部分，所述第一部分的深度大于所述第二部分和所述第三部分的深度之和；
所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
2.根据权利要求1所述的热调谐半导体芯片，其特征在于，所述支撑层的材料与所述衬底的材料相同。
3.根据权利要求1所述的热调谐半导体芯片，其特征在于，还包括：
层叠于所述衬底上并位于所述悬浮层和所述支撑层之间的刻蚀阻挡层，所述刻蚀阻挡层的下表面与所述悬浮层的上表面接触，所述刻蚀阻挡层在刻蚀所述悬浮层以形成所述悬浮区域的工艺中起到刻蚀阻挡作用。
4.根据权利要求1所述的热调谐半导体芯片，其特征在于，还包括：
与所述悬浮区域连通的至少两个开口，所述悬浮区域通过经由至少两个所述开口执行的刻蚀工艺而形成；
所述悬浮区域在至少两个所述开口中的任意两个之间的上表面为平面，所述平面与所述悬浮层的上表面共面。
5.根据权利要求1所述的热调谐半导体芯片，其特征在于，
所述牺牲层的下表面与所述衬底的上表面接触。
6.一种热调谐半导体芯片的制备方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上依次形成牺牲层、悬浮层、支撑层和功能层；所述功能层用于向所述热调谐半导体芯片的热调谐电极传递热量；
形成通孔，所述通孔贯穿所述功能层、所述支撑层和所述悬浮层并暴露出部分所述牺牲层；
对所述牺牲层、所述悬浮层和所述衬底进行刻蚀，以形成悬浮区域；所述悬浮区域为从所述悬浮层的上表面以下、延伸贯穿所述牺牲层、并终止于所述衬底内部的空腔结构，以使位于所述空腔结构上方的所述功能层与所述空腔结构下方剩余的部分所述衬底通过所述悬浮区域隔离；其中，所述悬浮区域包括位于所述衬底内的第一部分、位于所述牺牲层内的第二部分和位于所述悬浮层内的第三部分，所述第一部分的深度大于所述第二部分和所述第三部分的深度之和；所述支撑层至少包括位于所述空腔结构上方的部分，以支撑位于所述空腔结构上方的所述功能层。
7.根据权利要求6所述的热调谐半导体芯片的制备方法，其特征在于，所述支撑层的材料与所述衬底的材料相同。
8.根据权利要求6所述的热调谐半导体芯片的制备方法，其特征在于，在所述衬底上形成所述牺牲层，具体包括：在所述衬底上直接形成所述牺牲层，以使所述牺牲层的下表面与所述衬底的上表面接触。
9.根据权利要求6所述的热调谐半导体芯片的制备方法，其特征在于，在形成所述通孔后，所述方法还包括：
形成掩膜层，所述掩膜层至少覆盖所述通孔的侧壁；
在所述掩膜层底端形成开口，所述开口暴露出部分所述牺牲层。
10.根据权利要求9所述的热调谐半导体芯片的制备方法，其特征在于，形成所述悬浮区域，具体包括：
采用第一刻蚀工艺对所述牺牲层进行刻蚀，暴露出所述衬底的部分上表面和所述悬浮层的部分下表面；
采用第二刻蚀工艺对所述衬底和所述悬浮层进行刻蚀，以形成所述悬浮区域。
11.根据权利要求9所述的热调谐半导体芯片的制备方法，其特征在于，所述依次形成牺牲层、悬浮层、支撑层和功能层，具体包括：在形成所述悬浮层后，在所述悬浮层上形成刻蚀阻挡层，所述刻蚀阻挡层的下表面与所述悬浮层的上表面接触，在所述刻蚀阻挡层上形成所述支撑层；
形成所述悬浮区域，包括：在对所述悬浮层进行刻蚀时，所述刻蚀阻挡层阻挡刻蚀反应朝向所述支撑层的一侧进行。
12.根据权利要求9所述的热调谐半导体芯片的制备方法，其特征在于，
所述形成通孔包括形成至少两个通孔；
所述对所述牺牲层、所述悬浮层和所述衬底进行刻蚀的步骤中，所述悬浮层和所述牺牲层的位于至少两个所述通孔中的任意两个之间的部分被完全去除。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011455817.XA CN112563878B (zh) | 2020-12-10 | 2020-12-10 | 一种热调谐半导体芯片及其制备方法 |
| PCT/CN2021/087279 WO2022121197A1 (zh) | 2020-12-10 | 2021-04-14 | 一种热调谐半导体芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011455817.XA CN112563878B (zh) | 2020-12-10 | 2020-12-10 | 一种热调谐半导体芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112563878A CN112563878A (zh) | 2021-03-26 |
| CN112563878B true CN112563878B (zh) | 2023-11-07 |
Family
ID=75062334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011455817.XA Active CN112563878B (zh) | 2020-12-10 | 2020-12-10 | 一种热调谐半导体芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563878B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022121197A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉光迅科技股份有限公司 | 一种热调谐半导体芯片及其制备方法 |
| CN114050800A (zh) * | 2021-11-10 | 2022-02-15 | 浙江水利水电学院 | 一种快速形成微声薄膜谐振器空腔结构的方法 |
| CN114597763B (zh) * | 2022-05-07 | 2022-09-20 | 武汉光迅科技股份有限公司 | 一种新型结构的热调谐激光器芯片及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105409071A (zh) * | 2013-04-30 | 2016-03-16 | 华为技术有限公司 | 具有高热波长调谐效率的可调激光器 |
| CN107230930A (zh) * | 2016-03-23 | 2017-10-03 | 华为技术有限公司 | 一种可调激光器及制备方法 |
| CN109066291A (zh) * | 2018-08-30 | 2018-12-21 | 武汉光迅科技股份有限公司 | 一种半导体芯片及其制作方法 |
| CN109804513A (zh) * | 2016-09-29 | 2019-05-24 | 奥兰若技术有限公司 | 波导结构 |
| CN111418121A (zh) * | 2017-11-28 | 2020-07-14 | 光电子学解决方案公司 | 波长可调谐激光器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10756507B2 (en) * | 2017-01-23 | 2020-08-25 | Sumitomo Electric Industries, Ltd. | Process of forming epitaxial substrate and semiconductor optical device |
-
2020
- 2020-12-10 CN CN202011455817.XA patent/CN112563878B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105409071A (zh) * | 2013-04-30 | 2016-03-16 | 华为技术有限公司 | 具有高热波长调谐效率的可调激光器 |
| CN107230930A (zh) * | 2016-03-23 | 2017-10-03 | 华为技术有限公司 | 一种可调激光器及制备方法 |
| CN109804513A (zh) * | 2016-09-29 | 2019-05-24 | 奥兰若技术有限公司 | 波导结构 |
| CN111418121A (zh) * | 2017-11-28 | 2020-07-14 | 光电子学解决方案公司 | 波长可调谐激光器 |
| CN109066291A (zh) * | 2018-08-30 | 2018-12-21 | 武汉光迅科技股份有限公司 | 一种半导体芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112563878A (zh) | 2021-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112563878B (zh) | 一种热调谐半导体芯片及其制备方法 | |
| JP5418887B2 (ja) | 半導体レーザ素子の製造方法及び半導体レーザ素子 | |
| EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
| JP2016046534A (ja) | レーザ装置及びレーザ装置の製造方法 | |
| WO2020042493A1 (zh) | 一种半导体芯片及其制作方法 | |
| US20070057202A1 (en) | Method for making reproducible buried heterostructure semiconductor devices | |
| WO2022121197A1 (zh) | 一种热调谐半导体芯片及其制备方法 | |
| CN111162447B (zh) | 一种电极窗口、具有电极窗口的半导体器件的制作方法 | |
| CN109638648B (zh) | 电注入硅基iii-v族边发射纳米线激光器及其制备方法 | |
| KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
| KR100413527B1 (ko) | 단일 집적 반도체 광소자 제작방법 | |
| CN114628486A (zh) | 一种热调谐半导体芯片及其制备方法 | |
| US6593162B1 (en) | Method of manufacturing semiconductor optical device | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| CN113572021B (zh) | Dfb激光器正面电极窗口自对准制备方法 | |
| KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 | |
| CN111463659A (zh) | 量子点半导体光放大器及其制备方法 | |
| JP2011108829A (ja) | 半導体光集積素子を作製する方法 | |
| US6653162B2 (en) | Fabrication method of optical device having current blocking layer of buried ridge structure | |
| KR100587712B1 (ko) | 자기정렬 릿지 도파로의 반도체 레이저 다이오드 구조 | |
| JP3654432B2 (ja) | 光半導体装置の製造方法 | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| JP3275858B2 (ja) | 化合物半導体素子の製造方法 | |
| JP2710248B2 (ja) | 半導体レーザの製造方法 | |
| JP2006128609A (ja) | リッジ導波型半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |