KR100587712B1

KR100587712B1 - 자기정렬 릿지 도파로의 반도체 레이저 다이오드 구조

Info

Publication number: KR100587712B1
Application number: KR1020030061296A
Authority: KR
Inventors: 배성주; 이용탁
Original assignee: 광주과학기술원
Priority date: 2003-09-03
Filing date: 2003-09-03
Publication date: 2006-06-09
Also published as: KR20050024522A

Abstract

본 발명은 산화기술을 이용한 자기정렬 구조의 릿지 반도체 레이저 다이오드 구조에 관한 것이다.

본 발명에 의하면, 반도체 기판 위에 하부 클래딩층, 하부 도파로층, 활성층, 상부 도파로층, 산화가 가능한 상부 클래딩층 및 산화가 일어나기 어려운 오믹접촉층을 순차적으로 증착하여 릿지 반도체 레이저 다이오드 기본구조를 형성하는 단계와; 상기 구조 상에서 산화 실리콘층 혹은 질화 실리콘층을 증착후, 이것을 식각 마스크로 하여 오믹 접촉층 과 상부 클래딩층의 일정 두께까지 식각하여 식각 마스크 하부에 오믹접촉층 및 상부 클래딩층 패턴을 형성하여 릿지구조를 형성하는 단계와; 상기 결과물에 산화 공정을 진행하여 노출된 상부 클래딩층의 일부 표면을 전기가 통하지 않는 산화물로 변환시키는 단계와; 상기 식각 마스크인 산화 실리콘층 혹은 질화 실리콘층을 제거한 후 전표면에 p-금속층을 증착하는 단계와; 상기 결과물에 래핑 공정 후 n-금속층 증착 및 열치리 공정 단계를 포함하는 자기정렬 릿지 도파로 반도체 레이저 다이오드의 제조 방법을 제시한다.

본 발명에 의하면 릿지 도파로 반도체 레이저 다이오드의 특성을 획기적으로 개선하고, 레이저 다이오드 제작공정의 수율 및 균일도를 개선하여 고성능 저가의 광모듈을 제작할 수 있다.

반도체 레이저 다이오드, 릿지 도파로, 산화, 자기정렬

Description

자기정렬 릿지 도파로의 반도체 레이저 다이오드 구조{Self-aligned ridge waveguide semiconductor laser diode structure}

도 1은 기존의 방법을 통하여 제작된 산화 막에 의한 전류입구 구조를 갖는 반도체 레이저 다이오드구조를 나타낸 단면도이다.

도 2는 본 발명에 의한 산화 공정을 이용한 자기정렬 릿지 구조의 반도체 레이저 다이오드의 제작 공정 단면도이다.

도 3은 본 발명에 따른 산화 공정을 통하여 제작된 산화막의 전자현미경 촬영에 의한 단면도이다.

도 4는 기존의 기술과 본 발명에 의한 산화 공정을 통하여 제작된 레이저 다이오드의 I-L 특성 그래프를 나타낸 비교도이다.

본 발명은 장파장 광통신용 반도체 레이저 다이오드 구조 및 제조방법에 관한 것이다. 보다 상세하게는 InAlAs 산화기술을 이용한 자기정렬 구조의 릿지 반도체 레이저 다이오드 제작기술에 관한 것이다.
1960년대 반도체 레이저 다이오드가 최초로 개발된 후, 광통신 기술의 발전 및 반도체 공정 기술의 급격한 발달을 통하여 우수한 성능의 반도체 레이저 다이오드가 개발되어왔다. 또한 반도체 레이저 다이오드는 사용되는 반도체 물질 혹은 발진 파장에 따라, 약 0.4 μm의 푸른색 가시광선에서부터 수 μm의 장파장 영역까지, 총천연색 디스플레이 장치, CD/DVD등 광 저장 장치, 의료용 장치, 광통신용 장치 등, 그 응용 분야가 매우 넓다.
이러한 응용 분야 중, 실리카(silica) 광섬유를 기반으로 하는 광통신 시스템광원으로 쓰이고 있는 1.1 μm ~ 1.6 μm파장 대역의 반도체 레이저 다이오드에는, 현재 InGaAsP/InP 물질을 이용한 매립형(Buried Hetero- structure: BH) 구조의 레이저 다이오드가 널리 사용되어지고 있으나, 매립형 구조는 2번 ~ 3번의 반도체 물질 재성장이 필요하기 때문에 수율이 낮아 소자의 단가가 비싸므로 저가의 반도체 레이저 다이오드 제작에는 공정이 간단한 릿지구조 레이저 다이오드가 쓰이고 있다.
그러나 릿지 구조 레이저 다이오드는 매립형(BH)구조에 비해 실제 빛을 방출하는 영역(전류가 주입되는 영역)인 활성층 폭이 상대적으로 크고 전류의 횡 방향 확산 때문에 레이저의 발진 문턱 전류가 상대적으로 크다는 단점이 있다. 따라서 릿지 도파로의 폭을 가능하면 작게 제작하여야 하지만, 도파로 폭이 작아질수록 전류주입을 위한 상부 금속층과의 옴성 접촉면이 좋아지고 또 좀더 정밀한 정렬과정이 필요하게 된다. 옴성 접촉면이 좁아지면 접촉저항이 증가하게 되므로 미분 양자효율 및 온도 특성이 저하하게 된다.
또한 릿지 구조 레이저 다이오드를 제작하는 경우에는, 옴성 접촉 층과 상부 클래딩 층을 최대한 활성층 가까이까지 식각 하여야만 횡 방향 누설 전류를 최소화 할 수 있다.
그러나 습식 식각을 이용하는 경우에는 균일도와 재현성이 좋지 않고 마스크 안쪽으로 식각이 진행되어 언더컷(undercut)이 형성되는 문제점이 발생하게 되어 실제 소자 생산과정에서 수율이 상대적으로 낮다. 한편 건식 식각의 경우에도 서로 다른 물질 층간의 선택적 식각이 어렵고 식각된 부분에 물리적인 손상이 가해지게 되어 계면 누설전류가 커지는 등 소자의 특성이 나빠지고 건식식각을 이용하여 활성층 가까이 식각할 경우 실제 빛이 발생하는 활성층 에서의 물리적 손상이 생길 수 있으므로 매우 정교한 공정조건을 필요로 한다.
도 1은 기존의 방법을 통하여 제작되는 InGaAsP/InP 릿지 구조 반도체 레이저 다이오드를 나타낸 단면도이다.
기존의 릿지 구조의 반도체 레이저 다이오드를 제작하기 위해서는, 도 1에 도시된 바와 같이, n형 InP 기판(10) 위에 n형 InP 하부 클래딩층(12), n형 InGaAsP 하부 도파로층(14), InGaAs/InGaAsP 양자우물 활성층(16)이 형성되고, 그 위에 p형 InGaAsP 상부 도파로층(18), p형 InP 상부 클래딩층(20), p형 InGaAs 옴접촉층(22)을 성장하고, 식각 마스크(산화 실리콘 혹은 질화 실리콘)로 상부 도파로층 가까이까지 상부 클래딩층(20)을 식각하여 릿지 구조를 형성한다. 그리고 릿지 전면 및 측면에 절연막(24)으로 산화실리콘 또는 질화 실리콘을 증착한 후 릿지 구조상부에 p형 금속층(28) 형성을 위한 개구부를 리소그라피 공정을 통해 만든다. 도면 1에서 30은 n형 금속층(30)을 나타낸다.
즉, 종래의 기술에서 릿지 도파로 구조의 반도체 레이저 다이오드를 제작하기 위해서는, 기본 물질 구조를 성장하고, 화학적 증착법을 통하여 증착된 식각 마스크(산화 실리콘 혹은 질화 실리콘)를 이용하여 건식 혹은 습식 식각을 통하여 릿지 구조를 형성하고, 식각 마스크를 제거후, 절연막(24)으로 산화 실리콘 또는 질화 실리콘을 증착한 후, 리소그라피 공정을 통하여 릿지 상단부의 절연막을 제거하여 개구부를 형성한 후 금속층(28)과의 옴성 접촉면을 형성하여 레이저 다이오드를 제작하게 된다.

삭제

기존의 릿지 반도체 레이저 다이오드 제조 방법에서는 절연막(24) 증착후 릿지 상단부에 개구부 형성을 위한 리소그라피 공정이 필요한데, 일반적으로 릿지 폭이 작을수록 문턱전류가 낮아지게 되지만, 릿지 폭이 작아질수록 옴성 접촉면 또한 좁아지게 되어 금속과의 접촉 저항이 커지고 공정수율도 저하된다. 그리고 건식 또는 습식 식각을 통하여 릿지 구조를 형성 할때, 최대한 활성층 가까이 까지 식각하여 횡방향의 누설 전류를 최소화 하는 것이 바람직 하지만, 습식식각은 식각깊이의 제어가 힘들고 건식식각은 식각과정에서 발생하는 물리적 손상으로 인해 활성층 가까이 식각이 진행될수록, 레이저 다이오드의 특성이 나빠질 가능성이 크다.
따라서 가능하면 리소그라피 공정 횟수를 줄이고, 릿지 도파로의 선 폭를 줄이면서 오믹 접촉면은 상대적으로 크게 하고, 활성층의 손상은 최소화 하면서 활성층 가까이까지 식각할 수 있는 방법을 구현 할 수 있다면 릿지 구조 반도체 레이저 다이오드의 특성을 상당히 향상 시킬 수 있을 것으로 기대된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 릿지 반도체 레이저 다이오드 제작에 있어서, 1) 상부 클래딩층으로 기존의 InP 대신 습식산화가 가능한 InAlAs 물질을 사용하고, 그 물질을 산화시킴으로서 자체 절연막을 형성시키며; 2) 상부 클래딩층 자체를 산화시켜 절연막을 형성함으로써 자기 정렬구조를 만들며; 3) 자기정렬구조를 통하여 리소그라피 공정을 한번 줄임과 동시에 실제 전류가 주입되는 상부 클래딩층의 폭보다 넓은 오믹 접촉층을 형성할 수 있게 되고; 4) 상부 도파로층과 상부 클래딩층과의 산화 특성차이를 이용하여 정확한 식각 공정의 제어 없이 도파로층 바로 위까지 전류 주입을 공간적으로 집속함으로써 전류 주입효율을 극대화시켜 레이저 다이오드 문턱전류 특성을 개선 할 수 있도록 하고자 한다.
상기한 본 발명의 목적을 달성하기 위한 기술적 사상으로써 본 발명은 반도체 기판 위에 하부 클래딩층, 하부 도파로층, 활성층, 상부 도파로층, 습식산화가 가능한 상부 클래딩층 및 습식 산화가 어려운 오믹접촉층을 순차적으로 증착하여 반도체레이저 다이오드 기본 구조를 형성하는 단계와;
상기 릿지 구조 상에서 산화 실리콘층 혹은 질화 실리콘층을 식각 마스크로 하여 상부 클래딩층을 일정 길이까지 식각하여 식각 마스크 하부에 오믹접촉층 및 상부 클래딩층 패턴을 형성하여 릿지구조를 형성하는 단계와;
상기 결과물에 산화 공정을 진행하여 노출된 상부 클래딩층의 일부 표면을 전기가 통하지 않는 산화물로 변환시키는 단계와;
상기 식각 마스크인 산화 실리콘층 혹은 질화 실리콘층을 제거한 후 전표면에 금속층을 증착하는 단계와;
상기 결과물을 래핑 공정 후 n형 금속층 증착 및 열처리 공정 단계를 포함하는 자기정렬 릿지 도파로구조 반도체 레이저 다이오드 제조 방법을 제공한다.

삭제

이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 의한 산화 공정을 이용한 자기정렬 릿지 도파로 구조 반도체 레이저 다이오드의 구조 및 공정이다.
먼저, n형 InP 기판(100) 위에 하부 클래딩층(102), 하부 도파로층(104), 활성층(106), 상부 도파로층(108), 상부 클래딩층(110)과 오믹접촉층(112)을 순차적으로 성장하여 반도체 레이저 다이오드의 기본구조를 형성한다.
여기서, 상부 클래딩층(110)으로 습식 산화가 용이한 물질, 즉 InAlAs를 사용하고 금속층과 전기적으로 연결하는 오믹접촉층(112)에는 습식산화가 되기 어려운 물질, 즉 InGaAs, 또는 InP를 사용하면 릿지 도파로 구조 식각공정과 습식 산화공정을 통해 릿지 상단부의 오믹접촉층(112)만을 제외하고 절연층을 형성 할 수 있고, 이후 릿지 도파로 구조 제작을 위한 식각마스크를 제거하고 금속(118)을 증착하면 릿지 상부에 오믹접촉층 형성을 위한 2차 리소그라피 공정이 필요 없는 자기정렬 구조가 된다.
또한, n형 하부 클래딩층(102)에 회절격자 구조를 새겨 단일파장 레이저 다이오드를 제작할 수도 있으며, 활성층(106)은 격자정합 혹은 스트레인을 갖는 양자우물 구조 혹은 양자점 구조로 형성될 수 도 있다.
상기 구조에서 습식 또는 건식 식각공정은 산화 실리콘 또는 질화 실리콘 막(114)을 식각 마스크로 이용하여 수행한다(도 2a).
상기 식각 공정은 상부 클래딩층(110)에 릿지 도파로가 형성되도록 일정 깊이까지 식각하여 식각 마스크 하부에 오믹접촉층 및 상부 클래딩층이 형성되도록 한다(도 2b).
그 상태에서, 상기 결과물에 습식 산화 공정을 통해 노출된 상부 클래딩층(110)의 일부 표면을 전기가 통하지 않는 산화물(116)로 변환시킨다.
즉, 상기 오믹접촉층(112)은 산화가 어려운 물질을 사용하기 때문에 기존의 절연막을 증착 후 상부 개구부를 형성하는 리소그라피 공정을 대체하는 효과를 얻을 수 있다(도 2c).
그 후, 식각 마스크로 사용된 산화 실리콘층 혹은 질화실리콘층(114)을 제거한 후 p-금속층(118) 증착, 래핑공정, n-금속층(120) 증착 및 열처리 공정을 거쳐 최종적으로 200 ~ 600㎛ 길이로 벽개(cleaving)하여 레이저 다이오드를 제작한다(도 2d).
또한, 본 발명에 의한 자기정렬 릿지 도파로의 끝부분이 다른 부분보다 횡방향으로 좁아지는 형태로 패턴을 형성하고, 상기한 바와 같은 방법으로 산화막(절연막)을 형성하여, 도파로의 한쪽 또는 양쪽 끝에 테이퍼(Tapered)구조 또는 모드변환 구조를 갖게 제작 할 수도 있다.
도 3은 본 발명의 실시 예에 따라 통상적인 1.3㎛ InGaAsP/InP 레이저 웨이퍼에서 상부클래딩층을 InP 대신에 산화가 가능한InAlAs 클래딩층을 형성, 상기한 방법으로 산화공정을 수행하여 릿지구조를 제작한 후, 릿지 단면의 전자현미경 사진을 나타내는 도면이다.
즉, 부호 110은 상부 클래딩층으로 사용된 InAlAs 물질을 나타내고, 부호 116은 산화과정을 통해 상부 클래딩층(110)의 일부가 전기가 통하지 않는 산화 물질(InOx, AlOx)로 변환된 상태를 나타낸다.
도 4는 기존의 기술과 본 발명에 의한 산화 공정을 통하여 제작된 1.3 μm InAlAs/InGaAsP/InP 레이저 다이오드의 발진특성 그래프를 나타낸 비교도이다.
도 4에 도시된 바와 같이, 기존의 방법과 비교할때 본 발명을 통하여 제작한 릿지 도파로 반도체 레이저 다이오드의 발진 문턱 전류를 획기적으로 줄일 수 있음을 보여주고 있다.

삭제

이상에서와 같이 1.2 ~ 1.55㎛ 대역의 통신용 반도체 레이저의 제작에 있어서 본 발명에 의한 자기정렬 릿지 도파로 구조 반도체 레이저 다이오드의 제조방법에 따르면 다음과 같은 효과가 있다.
본 발명에서 제시한 릿지 도파로 구조 레이저 다이오드는 릿지 도파로 측면 및 표면에 InAsAs 물질의 절연막을 산화 공정을 통해 절연막을 만들어 자기정렬 구조가 되도록 하므로써 리소그라피 공정에서 생길 수 있는 정렬 오차를 없앨 수 있다. 따라서 소자의 재현성, 균일성 및 수율을 향상시킬 수 있다.
또한, 본 발명에서 제안된 레이저 다이오드 구조는 릿지 상부에 오믹 접촉을 위한 면적을 릿지 폭만큼 유지하면서 전류가 주입되는 릿지폭은 줄여줄 수 있으므로 종래의 방법보다 오믹 저항과 발진 문턱 전류를 크게 줄일 수 있다.
또한 건식 식각에서의 문제점이었던, 식각된 표면의 물리적 손상과 식각공정의 정확한 제어가 어려운 점때문에 릿지 도파로를 형성할 때 활성층 가까이 까지 건식 식각을 수행할수 없었던 것을, 상부 클래딩 층과 도파로층간의 산화 특성차이를 이용하여 도파로 바로 위까지 산화막을 형성함으로써 마치 도파로층 바로 위까지 정확히 식각한후 절연막을 형성하는 것과 같은 효과를 얻을 수 있다. 이렇게 형성된 릿지 도파로 구조에 전류를 주입함으로써 횡방향의 확산전류를 최소한으로 제어할 수 있어 문턱 전류를 크게 줄일 수 있다. 이와같은 방법으로 매립형 구조 보다 훨씬 간단한 방법으로 매립형 구조에 버금가는 소자특성을 얻을 수 있어 저가의 소자 제작이 가능 하다.

삭제

Claims

InP를 기판으로 하고 하부 클래딩층, 하부 도파로, 활성층, 상부 도파로층, 상부 클래딩층, 상부 오믹접촉층 으로 구성된 장파장(1.1 ~ 1.6 ㎛) 반도체 레이저 다이오드에 있어서 상부 클래딩층을 습식 산화가 가능한 InAlAs 물질로 형성하여 산화 실리콘 혹은 질화 실리콘등의 절연막 식각 마스크 하부에 릿지 도파로 구조의 오믹접촉층 및 상부 클래딩 구조가 형성되고, 그 측면 및 표면에 습식 산화 공정을 통해 절연막을 형성하므로써 자기정렬 릿지 도파로 구조를 제작하여, 상기 릿지 도파로 구조의 오믹 접촉면이 릿지 폭만큼 넓게 형성됨을 특징으로 하는 반도체 레이저 다이오드 구조.
청구항 1에 있어서, 상기 상부 클래딩층에는 전류 입구의 구조가 단순 스트라입 구조 뿐만 아니라 테이퍼 구조 등을 포함하는 다양한 형태로 이루어진 것을 특징으로 하는 반도체 레이저 다이오드 구조.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제