KR100752715B1 - 리지형 레이저 다이오드의 제조 방법 - Google Patents

리지형 레이저 다이오드의 제조 방법 Download PDF

Info

Publication number
KR100752715B1
KR100752715B1 KR1020050019893A KR20050019893A KR100752715B1 KR 100752715 B1 KR100752715 B1 KR 100752715B1 KR 1020050019893 A KR1020050019893 A KR 1020050019893A KR 20050019893 A KR20050019893 A KR 20050019893A KR 100752715 B1 KR100752715 B1 KR 100752715B1
Authority
KR
South Korea
Prior art keywords
mask pattern
insulating film
ridge
laser diode
etching
Prior art date
Application number
KR1020050019893A
Other languages
English (en)
Other versions
KR20060098163A (ko
Inventor
마병진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050019893A priority Critical patent/KR100752715B1/ko
Publication of KR20060098163A publication Critical patent/KR20060098163A/ko
Application granted granted Critical
Publication of KR100752715B1 publication Critical patent/KR100752715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 리지(ridge)형 레이저 다이오드(LD)의 제조 방법에 관한 것으로, 양질의 오믹 콘택(ohmic contact)을 얻을 수 있고, 기존의 방식보다 공정수를 줄일 수 있으며, 탑 오픈(top open) 영역을 마스크 패턴의 폭에 맞게 형성하여 공정의 편차를 줄일 수 있는 효과가 있다.
이를 위한 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 방법은, 반도체 박막 상에 제 1 절연막으로 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 반도체 박막을 리지(ridge) 구조로 식각하는 단계; 상기 구조물 상에 제 2 절연막을 형성한 후 상기 마스크 패턴의 일부 또는 전부가 노출되도록 상기 제 2 절연막을 식각하는 단계; 상기 노출된 마스크 패턴 상으로 습식 식각을 진행하여 상기 마스크 패턴과 상기 마스크 패턴의 양측면부 및 상부에 형성된 상기 제 2 절연막을 제거하는 단계; 및 상기 구조물 위에 금속층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 오믹 콘택(ohmic contact)을 위해 반도체 박막의 리지(R) 구조 위에 형성하는 탑 오픈(top open) 영역을 손쉽고 효율적으로 확보할 수 있는 이점이 있다.
레이저 다이오드, LD, LED, SLD, 리지, 건식, 습식

Description

리지형 레이저 다이오드의 제조 방법{METHOD OF MANUFACTURING RIDGE TYPE LASER DIODE}
도 1a 내지 도 1g는 종래 기술에 따른 리지형 레이저 다이오드의 제조 공정 단면도
도 2a 내지 도 2g는 본 발명에 의한 리지형 레이저 다이오드의 제조 공정 단면도
<도면의 주요 부호에 대한 설명>
10 : 반도체 박막 20 : 제 1 절연막
20' : 마스크 패턴 30 : 제 2 절연막
40 : 금속층
본 발명은 리지(ridge: R)형 레이저 다이오드(Laser Diode: LD)의 제조 방법에 관한 것으로, 특히 오믹 콘택(ohmic contact)을 위해 반도체 박막의 리지(R) 구조 위에 형성하는 탑 오픈(top open) 영역을 손쉽고 효율적으로 확보할 수 있는 리지형 레이저 다이오드(LD)의 제조 방법에 관한 것이다.
일반적으로, 레이저 다이오드(LD)는 전기가 공급되면 전기에너지가 레이저광선으로 변환되어 방출되는 반도체 전자부품으로 제조된 다이오드를 말한다. 이러한 레이저 다이오드(LD)는 광센서, 광통신, 광픽업, 디스플레이, 의료 등 수많은 분야에 걸쳐 널리 사용되고 있다. 특히, 디브이디(DVD) 등의 기록 매체의 광원과 정보 통신 분야의 통신용 광원으로 널리 사용되고 있으며, 점차 고출력(수십 내지 수백 mW)의 레이저 다이오드(LD)에 대한 필요성이 대두되고 있는 실정이다.
그러면, 첨부된 도면을 참조하여 종래의 리지형 레이저 다이오드(LD)의 제조 방법에 대해 알아보고 그 문제점에 대해 설명하기로 한다.
도 1a 내지 도 1g는, 종래 기술에 따른 리지형 레이저 다이오드(LD)의 제조 공정 단면도로서, 레이저 다이오드(LD)의 제조 방식 중 일반적으로 많이 사용되고 있는 리지 웨이브가이드(ridge waveguide) 레이저 다이오드(LD)의 공정 단면을 나타낸 것이다.
먼저, 도 1a에 도시된 바와 같이, 발광을 가능하게 하는 반도체 박막(1)의 전체 구조물 위에 절연막(2)을 소정의 두께로 형성한다. 이때, 상기 절연막(2)은 산화실리콘(SiO2)을 사용하여 형성하지만 그 밖의 다른 절연막을 사용하여 형성할 수 있다.
그 다음, 도 1b에 도시된 바와 같이, 상기 반도체 박막(1)을 이후의 공정에서 리지(R) 구조로 식각하기 위한 식각 마스크로 사용하기 위해 상기 절연막(2)을 패터닝하여 마스크 패턴(2')을 형성한다. 이때, 상기 마스크 패턴(2')의 크기(폭) 는 수 ㎛ 이하로 매우 얇게 형성한다. 여기서, 상기 마스크 패턴(2')의 크기(폭)는 레이저 다이오드(LD)의 단일 모드 발진과 매우 밀접한 관계를 갖는다. 일반적으로, DVD 광 픽업에 사용하는 650㎚ 레이저 다이오드(LD)의 경우 대략 1~2㎛의 폭을 갖고 있다.
그 다음, 상기 마스크 패턴(2')을 식각 마스크로 하여 상기 반도체 박막(1)을 소정의 깊이로 건식 식각하여 도 1c와 같은 리지(R) 구조로 형성한다.
그 다음, 도 1d에 도시된 바와 같이, 상기 마스크 패턴(2')을 제거하여 상기 리지(R) 구조를 갖는 반도체 박막(1)만 남긴다.
그 다음, 도 1e에 도시된 바와 같이, 상기 구조물 위에 절연막(3)을 소정의 두께로 형성한다. 이때, 상기 절연막(3)은 질화실리콘(SiN)을 사용하여 형성하지만 그 밖의 다른 절연막을 사용하여 형성할 수도 있다.
그 다음, 상기 반도체 박막(1)의 리지(R)의 상부를 통해서 전류를 주입하기 위해 상기 리지(R)의 상부에 전류 경로(current path)를 패터닝한다(미도시).
그 다음, 도 1f에 도시된 바와 같이, 상기 반도체 박막(1)의 리지(R) 구조 위에 형성된 상기 절연막(3)을 상기 반도체 박막(1)이 드러나도록 소정의 폭으로 식각하여 탑 오픈(top open)한다. 이때, 상기 절연막(3)을 식각하는 방식은 건식 식각 또는 습식 식각을 사용하여 식각한다.
그 다음, 상기 공정에 의해 탑 오픈(top open)된 상기 반도체 박막(1)의 표면에 잔류 산화막(미도시)을 제거하는 잔처리 공정을 진행한 뒤, 마지막으로 도 1g에 도시된 바와 같이 상기 구조물 위에 금속층(4)을 형성한다.
따라서, 상술한 바와 같은 공정에 의하여 제조된 종래의 레이저 다이오드(LD)의 구조에 의하면, 상기 금속층(4)과 접촉된 상기 반도체 박막(1)의 리지(R)의 상부를 통해 전류가 흐르게 된다.
그러나, 이와 같은 종래의 리지형 레이저 다이오드(LD) 제조 방법에 의하면, 상기 반도체 박막(1)과 상기 금속층(4)을 콘택(contact)시키기 위해 도 1f와 같이 상기 절연막(3)을 식각할 때 건식 식각 공정을 사용할 수 있는데, 이 경우 상기 절연막(3)을 식각하는 과정에서 상기 반도체 박막(1)의 표면에도 건식 식각 데미지(damage)를 입히게 된다. 이러한 건식 식각 데미지(damage)는 이후의 공정을 어렵게 하고 레이저 다이오드(LD)의 신뢰성에 나쁜 영향을 주는 문제점이 있었다.
또한, 상기 절연막(3)을 식각할 때 습식 식각 공정을 사용할 수도 있는데, 이 경우에는 GaAs 또는 InGaAs로 구성된 반도체 박막의 표면과 상기 질화실리콘(SiN)으로 이루어진 상기 절연막(3)과의 화학적 반응에 의해 상기 반도체 박막(1)의 표면에 매우 얇은 기생 질화갈륨(GaN)층(미도시)을 생성하게 되어 전류 주입 효율을 크게 떨어뜨리는 문제점이 있었다. 또한, 상기 습식 식각공정이 웨이퍼의 위치에 따라 불균일하게 진행되기 때문에 오믹 콘택(ohmic contact)을 이루는 상기 금속층(4)과의 접촉 면적을 불균일하게 만들어 소자의 특성 편차를 일으킬 수 있는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 양질의 오믹 콘택(ohmic contact)을 얻을 수 있는 리지형 레이저 다이 오드(LD)의 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 전류를 흐르도록 하기 위해 형성하는 탑 오픈(top open) 영역을 마스크 패턴의 폭에 맞게 형성하여 공정의 편차를 줄인 리지형 레이저 다이오드(LD)의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 방법은,
반도체 박막 상에 제 1 절연막으로 마스크 패턴을 형성하는 단계;
상기 마스크 패턴을 이용하여 상기 반도체 박막을 리지(ridge) 구조로 식각하는 단계;
상기 구조물 상에 제 2 절연막을 형성한 후 상기 마스크 패턴의 일부 또는 전부가 노출되도록 상기 제 2 절연막을 식각하는 단계;
상기 노출된 마스크 패턴 상으로 습식 식각을 진행하여 상기 마스크 패턴과 상기 마스크 패턴의 양측면부 및 상부에 형성된 상기 제 2 절연막을 제거하는 단계; 및
상기 구조물 위에 금속층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 마스크 패턴이 상기 제 2 절연막 보다 식각률이 빠른 것을 특징으로 한다.
그리고, 상기 제 1 절연막은 산화실리콘(SiO2)으로 형성하고, 상기 제 2 절 연막은 질화실리콘(SiN)으로 형성하는 것을 특징으로 한다.
또한, 상기 제 2 절연막은 건식식각과 습식식각 중 어느 하나를 이용하여 식각하는 것을 특징으로 한다.
또한, 상기 습식 식각은 BOE(Buffered Oxide Etcher)를 이용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 대해 상세히 설명하기로 한다.
도 2a 내지 도 2g는 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 공정 단면도로서, 레이저 다이오드(LD)의 제작 방식 중 일반적으로 많이 사용되고 있는 리지 웨이브가이드(ridge waveguide) 레이저 다이오드(LD)의 공정 단면을 나타낸 것이다.
먼저, 도 2a에 도시된 바와 같이, 발광을 가능하게 하는 반도체 박막(10)의 전체 구조물 위에 제 1 절연막(20)을 소정의 두께로 형성한다. 이때, 상기 제 1 절연막(20)은 산화실리콘(SiO2)을 사용하여 형성하지만 그 밖의 다른 절연막을 사용하여 형성할 수도 있다.
그 다음, 도 2b에 도시된 바와 같이, 상기 반도체 박막(10)을 이후의 공정에서 리지(R) 구조로 식각하기 위한 식각 마스크로 사용하기 위해 상기 제 1 절연막(20)을 패터닝하여 마스크 패턴(20')을 형성한다. 이때, 상기 마스크 패턴(20')의 크기(폭)는 수 ㎛ 이하로 매우 얇게 형성한다. 여기서, 상기 마스크 패턴(20')의 크기(폭)는 레이저 다이오드(LD)의 단일 모드 발진과 매우 밀접한 관계를 갖는다. 일반적으로, DVD 광 픽업에 사용하는 650㎚ 레이저 다이오드(LD)의 경우 대략 1~2㎛의 폭을 갖고 있다.
그 다음, 상기 마스크 패턴(20')을 식각 마스크로 하여 상기 반도체 박막(10)을 소정의 깊이로 건식 식각하여 도 2c와 같은 리지(R) 구조로 형성한다.
그 다음, 도 2d에 도시된 바와 같이, 상기 구조물 위에 전류 차단을 위한 제 2 절연막(30)을 소정의 두께로 형성한다. 이때, 상기 제 2 절연막(30)은 질화실리콘(SiN)을 사용하여 형성하지만, 그 밖의 다른 절연막을 사용하여 형성할 수도 있다.
그 다음, 도면에는 도시되지 않았지만, 상기 반도체 박막(10)의 리지(R)의 상부를 통해서 전류를 주입하기 위해 상기 리지(R)의 상부에 전류 경로(current path)를 패터닝한다.
그 다음, 도 2e에 도시된 바와 같이, 상기 반도체 박막(10)의 리지(R)구조 위에 형성된 상기 제 2 절연막(30)을 상기 마스크 패턴(20')이 드러나도록 소정의 폭으로 식각하여 탑 오픈(top open)한다. 이때, 상기 제 2 절연막(30)을 식각하는 방식은 건식식각과 습식식각 중 어느 하나를 이용하여 식각할 수 있으나 식각의 정확한 컨트롤과 공정의 재현성을 위해 건식식각을 사용하는 것이 바람직하다.
그 다음, 상기 공정에 의해 탑 오픈(top open)된 상기 마스크 패턴(20') 위로 습식 식각을 진행하여 상기 반도체 박막(10)의 리지(R) 구조 위에 형성된 상기 마스크 패턴(20')과 상기 제 2 절연막(30)을 도 2f에 도시된 바와 같이 제거한다. 이때, 상기 습식 식각은 BOE(Buffered Oxide Etcher) 등을 이용하여 식각한다. 여기서, 상기 BOE에 대한 상기 제 2 절연막(30)과 상기 마스크 패턴(20')의 식각비(etching rate)는 보통 산화실리콘(SiO2)이 질화실리콘(SiN)보다 빠르게 식각이 진행되기 때문에, 도 2e의 형태에서 BOE 습식 식각을 적용하였을 때에 상기 산화실리콘(SiO2)으로 된 상기 마스크 패턴(20')이 상기 질화실리콘(SiN)으로 된 상기 제 2 절연막(30)보다 먼저 식각되어 없어지게 된다. 따라서, 상기 오믹 콘택(ohmic contact)을 위해 상기 반도체 박막(10)의 리지(R) 구조 위에 형성하는 탑 오픈(top open) 영역을 상기 산화실리콘(SIO2)으로 된 상기 마스크 패턴막(20')의 폭에 맞게 형성할 수 있기 때문에 공정의 편차를 줄일 수 있다.
그 다음, 도면에는 도시되지 않았지만, 상기 공정에 의해 탑 오픈(top open)된 상기 반도체 박막(10)의 표면에 존재하는 잔류 산화막(미도시)을 제거하는 잔처리 공정을 진행한다.
그 다음, 마지막으로 도 2g에 도시된 바와 같이, 상기 리지(R) 구조의 반도체 박막(10)이 충분히 덮히도록 상기 구조물 위에 금속층(40)을 형성한다. 이에 의하여, 상기 반도체 박막(10)의 리지(R)의 상부를 통해 전류가 흐르게 된다.
이와 같이, 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 방법에 따르면, 상기 반도체 박막(10)을 리지(R) 구조로 형성하기 위해 패터닝한 상기 마스크 패턴(20')을 종래와 같이 제거하지 않고 그 위에 제 2 절연막(30)을 형성한 후 건 식 식각과 습식 식각으로 오믹 콘택(ohmic contact)을 형성하도록 하였다.
이에 의해, 본 발명에서는 상기 제 2 절연막(30)과 상기 반도체 박막(10) 사이에 버퍼 역할을 하는 상기 마스크 패턴(20')이 형성되어 있기 때문에 종래와 같이 습식 식각시 상기 반도체 박막(10) 위에 기생하는 질화갈륨(GaN)층이 생성되지 않아 양질의 오믹 콘택(ohmic contact)을 얻을 수 있다.
그리고, 도 2e와 같이 상기 제 2 절연막(30)을 건식 식각한 후에 리지(R) 구조위에 형성된 상기 마스크 패턴막(20')과 상기 제 2 절연막(30)을 습식 식각으로 제거함으로써, 상기 건식 식각 공정시 상기 반도체 박막(10)의 표면이 데미지를 입는 현상을 제거하였고, 이에 의해 양질의 탑 오픈(top open) 영역을 확보할 수 있다.
또한, 식각비가 질화실리콘(SiN)보다 산화실리콘(SiO2)이 더 높은 BOE를 사용하여 상기 마스크 패턴막(20')과 상기 제 2 절연막(30)을 습식 식각하기 때문에, 상기 오믹 콘택(ohmic contact)을 위해 상기 반도체 박막(10)의 리지(R) 구조 위에 형성하는 탑 오픈(top open) 영역을 산화실리콘(SIO2)으로 된 상기 마스크 패턴막(20')의 폭에 맞게 형성할 수 있고, 이에 의해 공정의 편차를 줄일 수 있다. 실제로, 650㎚ 고출력 레이저 다이오드(LD)의 제작 공정에 적용하여 공정의 효율성과 공정편차의 감소를 검증하였다.
한편, 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 방법은 레이저 다이오드(LD)뿐만 아니라 엘이디(LED: Light-Emitting Diode)나 에스엘디(SLD: Super-Luminescent Diode) 등의 반도체 발광소자에 모두 적용이 가능하다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
앞에서 설명한 바와 같이, 본 발명에 의한 리지형 레이저 다이오드(LD)의 제조 방법에 의하면, 상기 제 2 절연막(30)과 상기 반도체 박막(10) 사이에 상기 마스크 패턴막(20')이 버퍼(buffer)로써 존재하기 때문에 상기 제 2 절연막(30)과 상기 반도체 박막(10)의 접촉면에 전류 주입 효율을 떨어뜨리는 기생 질화갈륨(GaN)층이 생기는 것을 방지할 수 있는 효과가 있다.
또한, 전류를 흐르도록 하기 위해 형성하는 탑 오픈(top open) 영역을 마스크 패턴의 폭에 맞게 형성할 수 있기 때문에 공정의 편차를 줄일 수 있는 효과가 있다.

Claims (5)

  1. 삭제
  2. a) 반도체 박막 상에 제 1 절연막으로 마스크 패턴을 형성하는 단계;
    b) 상기 마스크 패턴을 이용하여 상기 반도체 박막을 리지(ridge) 구조로 식각하는 단계;
    c) 상기 b) 단계에 의하여 형성된 구조물 상에 제 2 절연막을 형성한 후 상기 마스크 패턴의 일부 또는 전부가 노출되도록 상기 제 2 절연막을 식각하는 단계;
    d) 상기 c) 단계에 의하여 노출된 마스크 패턴 상으로 습식 식각을 진행하여 상기 마스크 패턴과 상기 마스크 패턴의 양측면부 및 상부에 형성된 상기 제 2 절연막을 제거하는 단계; 및
    e) 상기 d) 단계에 의하여 형성된 구조물 위에 금속층을 형성하는 단계;
    를 포함하고,
    상기 마스크 패턴이 상기 제 2 절연막보다 식각률이 빠른 것을 특징으로 하는 리지형 레이저 다이오드(LD)의 제조 방법.
  3. 제2항에 있어서,
    상기 제 1 절연막은 산화실리콘(SiO2)으로 형성하고,
    상기 제 2 절연막은 질화실리콘(SiN)으로 형성하는 것을 특징으로 하는 리지형 레이저 다이오드(LD)의 제조 방법.
  4. 제2항에 있어서,
    상기 제 2 절연막은 건식식각과 습식식각 중 어느 하나를 이용하여 식각하는 것을 특징으로 하는 리지형 레이저 다이오드(LD)의 제조 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 습식 식각은 BOE(Buffered Oxide Etcher)를 이용하는 것을 특징으로 하는 리지형 레이저 다이오드(LD)의 제조 방법.
KR1020050019893A 2005-03-10 2005-03-10 리지형 레이저 다이오드의 제조 방법 KR100752715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050019893A KR100752715B1 (ko) 2005-03-10 2005-03-10 리지형 레이저 다이오드의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019893A KR100752715B1 (ko) 2005-03-10 2005-03-10 리지형 레이저 다이오드의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060098163A KR20060098163A (ko) 2006-09-18
KR100752715B1 true KR100752715B1 (ko) 2007-08-29

Family

ID=37629670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019893A KR100752715B1 (ko) 2005-03-10 2005-03-10 리지형 레이저 다이오드의 제조 방법

Country Status (1)

Country Link
KR (1) KR100752715B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073206A (ko) 2002-03-09 2003-09-19 주식회사 엘지이아이 반도체 레이저 다이오드 어레이 제조 방법
KR100430258B1 (ko) * 2001-12-27 2004-05-03 엘지이노텍 주식회사 플라즈마 식각을 이용한 레이저 다이오드 공정방법
KR100587712B1 (ko) * 2003-09-03 2006-06-09 광주과학기술원 자기정렬 릿지 도파로의 반도체 레이저 다이오드 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430258B1 (ko) * 2001-12-27 2004-05-03 엘지이노텍 주식회사 플라즈마 식각을 이용한 레이저 다이오드 공정방법
KR20030073206A (ko) 2002-03-09 2003-09-19 주식회사 엘지이아이 반도체 레이저 다이오드 어레이 제조 방법
KR100587712B1 (ko) * 2003-09-03 2006-06-09 광주과학기술원 자기정렬 릿지 도파로의 반도체 레이저 다이오드 구조

Also Published As

Publication number Publication date
KR20060098163A (ko) 2006-09-18

Similar Documents

Publication Publication Date Title
EP1573870B1 (en) Methods of forming semiconductor devices including mesa structures and multiple passivation layers and related devices
JP3449535B2 (ja) 半導体素子の製造方法
US7344904B2 (en) Method of fabricating laser diode
US7371595B2 (en) Method for manufacturing semiconductor laser device
KR100338803B1 (ko) 반도체 레이저 다이오드의 제조방법
JP2009206177A (ja) 光半導体装置の製造方法
US6335215B1 (en) Self-alignment method of making
JP2008277492A (ja) 半導体発光素子及びその製造方法
JP2000299528A (ja) 半導体レーザおよびその製造方法
KR100752715B1 (ko) 리지형 레이저 다이오드의 제조 방법
JP2004172613A (ja) ＧａＮ系化合物半導体が使われた発光素子の製造方法
US20060093004A1 (en) Semiconductor laser device and method for manufacturing the same
KR20040092764A (ko) 자기정렬을 이용한 반도체 레이저 다이오드 및 그 제조방법
TW518741B (en) Fabrication method of edge-emitting or edge-coupled waveguide electro-optic device
CN114552366A (zh) 一种soi基单片集成半导体激光器及其制作方法
JP2010205829A (ja) 半導体発光素子及びその製造方法
KR100489479B1 (ko) 반도체 레이저 다이오드 어레이 및 그 제조 방법
JP2005197754A (ja) 半導体発光素子およびその製造方法
US20230216278A1 (en) Method for fabricating semiconductor device
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
KR100489478B1 (ko) 반도체 레이저 다이오드 어레이 제조 방법
JP2002318117A (ja) 半導体リングレーザジャイロ及びその製造方法
KR100809401B1 (ko) 반도체 레이저 다이오드의 미세한 광 도파층 형성방법
KR101028262B1 (ko) 반도체 레이저 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee