CN109065626A - 一种具有介质阻挡层的槽栅dmos器件 - Google Patents
一种具有介质阻挡层的槽栅dmos器件 Download PDFInfo
- Publication number
- CN109065626A CN109065626A CN201810955126.2A CN201810955126A CN109065626A CN 109065626 A CN109065626 A CN 109065626A CN 201810955126 A CN201810955126 A CN 201810955126A CN 109065626 A CN109065626 A CN 109065626A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- body area
- source region
- dielectric barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 230000024241 parasitism Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 210000000746 body region Anatomy 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种具有介质阻挡层的槽栅DMOS器件，属于功率半导体技术领域。本发明在传统槽栅DMOS器件结构的基础上，在源区和接触区的下方沿沟槽延伸方向交替设置具有不同掺杂浓度和结深的体区，并且浅结、高浓度体区下方还设置与源区位置相对应的介质阻挡层，隔绝了源区下方的电流通路，进而能够引导雪崩电流避开浅结、高浓度体区，直接经由接触区流走，由此防止了寄生BJT的开启。本发明通过阻断寄生BJT的开启。提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力。同时，因为深结、低浓度体区下方没有介质阻挡层，这样在器件正向导通时，载流子电流仍然可以通过反型的深结、低浓度体区流出，因此器件的导通特性和阈值电压不会受到负面影响。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有介质阻挡层的槽栅DMOS器件。
背景技术
功率半导体器件是实现电能转换和控制必不可少的核心器件。功率MOSFET因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，成为了目前应用最为广泛的功率器件。功率MOSFET的系统应用要求其具有更低功率损耗的同时，在高电应力下也应当具有更高的可靠性。因此可靠性对于功率MOSFET的系统应用至关重要。研究表明，器件在动态过程中发生是失效，与其在静态过程中的失效相比，失效率高，失效机理也更加复杂。而非箝位感性负载下的开关过程(Unclamped Inductive Switching，UIS)通常被认为是功率DMOS在应用中所能面临的最极端的电应力情况。因为在系统回路中存在非箝位电感负载时，导通状态下存储在电感中的能量会在关断时全部由DMOS释放，高电压和大电流将同时施加在功率DMOS上，极易造成器件失效。因此，因此器件的抗UIS失效能力常被用于评定功率DMOS的可靠性，而UIS耐量是衡量功率DMOS的抗UIS失效能力的重要参数。
业内普遍认为寄生BJT(Bipolar Junction Transistor，双极型晶体管)的开启是引起UIS过程中功率MOSFET失效的重要原因之一。UIS的失效通常被认为是器件“主动”模式，这是因为源漏之间的寄生BJT会在发生UIS雪崩时导通，导通后流过体内的大电流将使器件迅速升温，最终使器件损坏。以为N沟道功率DMOS器件为例，如图1所示，其N+源区7作为寄生BJT的发射区，N-漂移区3构成寄生BJT的集电极区，而P-body区9作为基区。当上述功率DMOS器件发生雪崩击穿时，雪崩电流经由N+源区7下方的P-body区6到达P+接触区8，而雪崩电流流经寄生BJT的基区时，由于P-body区9本身存在电阻必然会产生正向压降，当压降大于寄生BJT的正向导通压降时，寄生BJT的发射极正偏，进入正向放大工作区，放大雪崩电流，造成器件的热烧毁。
目前，业内用以提高DMOS器件的抗UIS失效能力的方法主要是通过减小寄生BJT的基区电阻来抑制其开启。然而，这种方法并不能杜绝寄生BJT的开启，也就无法避免雪崩击穿所引起的器件UIS主动失效模式；另外，通过高能量的硼注入或深扩散来仅仅只能在一定限度上减小基区电阻，并不能无限降低寄生BJT的基区电阻，否则会增加器件的阈值电压。
发明内容
鉴于上文所述，本发明针对现有用以提高器件抗UIS失效能力所存在的缺陷，提供一种通过有效防止寄生BJT开启而具有高UIS耐量的槽栅DMOS器件。
本发明的技术方案如下：
一种具有介质阻挡层的槽栅DMOS器件，包括金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区3、栅电极5、栅介质层6、第二导电类型半导体体区、第一导电类型半导体掺杂源区7、第二导电类型半导体掺杂接触区8和金属化源极11；
金属化漏极1位于第一导电类型半导体掺杂衬底2的背面；第一导电类型半导体掺杂漂移区3位于第一导电类型半导体掺杂衬底2的正面；所述第一导电类型半导体掺杂漂移区3顶层具有沿器件垂直方向设置的沟槽4；沟槽4的内部具有栅电极5，栅电极5通过第一绝缘介质层13与其下方的第一导电类型半导体掺杂漂移区3隔离；沟槽4两侧的第一导电类型半导体掺杂漂移区3具有相互独立的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8，并且第一导电类型半导体掺杂源区7位于靠近沟槽4的一侧；第一导电类型半导体掺杂源区7通过栅介质层6与栅电极5隔离；第一导电类型半导体掺杂源区7和的部分上表面和栅电极5的上表面通过第二绝缘介质层12与金属化源极11隔离；金属化源极11位于器件表面，并且金属化源极11的两端分别与沟槽4两侧的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8接触；其特征在于：
沟槽4两侧的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8下方还具有第二导电类型半导体体区，所述第二导电类型半导体体区包括第二导电类型半导体体区一91和第二导电类型半导体体区二92；第二导电类型半导体体区一91和第二导电类型半导体体区二92沿沟槽4延伸方向交替排列；第二导电类型半导体体区一91和第二导电类型半导体体区二92的结深均小于栅电极5下表面的深度，并且二者通过栅介质层6与栅电极5隔离；任意一个第二导电类型半导体体区一91的掺杂浓度均大于任意一个第二导电类型半导体体区二92的掺杂浓度；任意一个第二导电类型半导体体区一91的结深均小于任意一个第二导电类型半导体体区二92的结深；
所述槽栅DMOS器件还具有位于第一导电类型半导体掺杂源区7对应下方的介质阻挡层10；介质阻挡层10的上表面与第二导电类型半导体体区一91的下表面接触且二者具有相同的延伸方向和延伸深度；介质阻挡层10的宽度小于第二导电类型半导体体区一91的宽度；介质阻挡层10靠近沟槽4一侧且通过栅介质层6与栅电极5隔离；第二导电类型半导体体区二92的下表面与第一导电类型半导体掺杂漂移区3的上表面接触。
进一步地，本发明中第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8的结深相近，并且均大于所述栅电极5上表面的深度。
进一步地，本发明中第一导电类型半导体掺杂为N型半导体，所述第二导电类型半导体掺杂为P型半导体时，所述槽栅DMOS器件为N沟道槽栅DMOS器件。
进一步地，本发明中第一导电类型半导体掺杂为P型半导体，所述第二导电类型半导体掺杂为N型半导体时，所述槽栅DMOS器件为P沟道槽栅DMOS器件。
进一步地，本发明槽栅DMOS器件的材料可以为硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料。
本发明在传统槽栅DMOS器件结构的基础上，在源区和接触区的下方沿沟槽延伸方向交替设置具有不同掺杂浓度和结深的体区，浅结、高浓度体区能够形成导通电阻更低的电流通路，并且其与漂移区交界处的电场强度更大，更容易发生击穿，以上因素均会引导雪崩电流通过浅结、高浓度体区。因此，同时浅结、高浓度体区下方还设置与源区相对应的介质阻挡层，隔绝了源区下方的电流通路，进而能够引导雪崩电流避开浅结、高浓度体区，直接经由接触区流走，由此防止了寄生BJT的开启。本发明通过阻断寄生BJT的开启。提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力。同时，因为深结、低浓度体区下方没有介质阻挡层，这样在器件正向导通时，载流子电流仍然可以通过反型的深结、低浓度体区流出，因此器件的导通特性和阈值电压不会受到负面影响。
相比现有技术，本发明的有益效果是：本发明提供的槽栅DMOS器件能够防止寄生BJT的开启，提高槽栅DMOS器件的UIS耐量，从而使得槽栅DMOS器件在非箝位电感负载应用中的可靠性提高；同时通过合理设置体区与介质阻挡层的位置，避免引入介质阻挡层给器件导通电阻带来负面影响。
附图说明
图1是传统槽栅DMOS器件元胞结构的立体示意图；
图2是本发明实施例1提供的一种具有介质阻挡层的槽栅DMOS器件元胞结构的立体示意图。
图3是本发明实施例1提供元胞结构沿AA′线的剖面示意图。
图4是本发明实施例1提供元胞结构沿BB′线的剖面示意图。
图中，1为金属化漏极，2为第一导电类型半导体掺杂衬底，3为第一导电类型半导体掺杂漂移区，4为沟槽，5为栅电极，6为栅介质层，7为第一导电类型半导体掺杂源区，8为第二导电类型半导体掺杂接触区，91为第二导电类型半导体掺杂体区一，92为第二导电类型半导体掺杂体区二，10为介质阻挡层，11为金属化源极，12为第二介质层，13为第一介质层。
具体实施方式
以下通过具体实施例说明本发明的实现方式，本领域技术人员可由本说明书公开的内容清楚本发明的其他优点与功效。本发明还可以通过其他不同方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变，应当属于本发明涵盖的保护范围内。
实施例1：
本实施例提供一种具有介质阻挡层的槽栅DMOS器件，其元胞结构的立体示意图如图2所示，沿元胞结构AA′线和BB′线所得剖面的示意图分别如图3和图4所示，包括金属化漏极1、第一导电类型半导体掺杂衬底2、第一导电类型半导体掺杂漂移区3、栅电极5、栅介质层6、第二导电类型半导体体区、第一导电类型半导体掺杂源区7、第二导电类型半导体掺杂接触区8和金属化源极11；
金属化漏极1位于第一导电类型半导体掺杂衬底2的背面；第一导电类型半导体掺杂漂移区3位于第一导电类型半导体掺杂衬底2的正面；所述第一导电类型半导体掺杂漂移区3顶层具有沿器件垂直方向设置的沟槽4；沟槽4的内部具有栅电极5，栅电极5的延伸方向沿图所示Y轴方向，栅电极5通过第一绝缘介质层13与其下方的第一导电类型半导体掺杂漂移区3隔离；沟槽4两侧的第一导电类型半导体掺杂漂移区3具有相互独立的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8，并且第一导电类型半导体掺杂源区7位于靠近沟槽4的一侧；第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8的结深相近，并且均大于所述栅电极5上表面的深度；第一导电类型半导体掺杂源区7通过栅介质层6与栅电极5隔离；第一导电类型半导体掺杂源区7和的部分上表面和栅电极5的上表面通过第二绝缘介质层12与金属化源极11隔离；金属化源极11位于器件表面，并且金属化源极11的两端分别与沟槽4两侧的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8接触；其特征在于：
沟槽4两侧的第一导电类型半导体掺杂源区7和第二导电类型半导体掺杂接触区8下方还具有第二导电类型半导体体区，所述第二导电类型半导体体区包括第二导电类型半导体体区一91和第二导电类型半导体体区二92；第二导电类型半导体体区一91和第二导电类型半导体体区二92沿沟槽4延伸方向即Y轴方向交替排列，使得第二导电类型半导体体区一91和第二导电类型半导体体区二92不会同时位于沿X轴所得同一剖面上；第二导电类型半导体体区一91和第二导电类型半导体体区二92的结深均小于栅电极5下表面的深度，并且二者通过栅介质层6与栅电极5隔离；任意一个第二导电类型半导体体区一91的掺杂浓度均大于任意一个第二导电类型半导体体区二92的掺杂浓度；任意一个第二导电类型半导体体区一91的结深均小于任意一个第二导电类型半导体体区二92的结深；
所述槽栅DMOS器件还具有位于第一导电类型半导体掺杂源区7对应下方的介质阻挡层10；介质阻挡层10的上表面与第二导电类型半导体体区一91的下表面接触且二者具有相同的延伸方向和延伸深度；介质阻挡层10的宽度小于第二导电类型半导体体区一91的宽度，所述宽度具体是与延伸方向相垂直的横向宽度，即沿X轴的横向宽度；介质阻挡层10靠近沟槽4一侧且通过栅介质层6与栅电极5隔离；第二导电类型半导体体区二92的下表面与第一导电类型半导体掺杂漂移区3的上表面接触。
下面结合本实施例详细阐述本发明的工作原理，在此基础上本领域技术人员能够得到其他实施例的工作原理。具体的工作原理详述如下：
正向导通模式下，本实施例器件的电极连接方式为：金属化源极11接低电位，金属化漏极1接高电位，栅电极5接高电位。当施加于栅电极5的正偏电压达到阈值电压时，第二导电类型半导体体区一91和第二导电类型半导体体区二92靠近沟槽4的侧壁中均会形成反型沟道，由于第二导电类型半导体体区一91与第一导电类型半导体漂移区3之间通过第三介质阻挡层10隔离，第一导电类型自由载流子从第一导电类型半导体源区7经由第二导电类型半导体体区二92中的反型沟道注入第一导电类型半导体漂移区3，形成正向导通电流；
反向阻断模式下，本实施例器件的电极连接方式为：金属化源极11接低电位，金属化漏极1接高电位，栅电极5接低电位。第二导电类型半导体体区一91和第二导电类型半导体体区二92的电位与金属化源极11的电位相同。当器件处于阻断状态时，第二导电类型半导体体区一91以及第二导电类型半导体体区二92与第一导电类型半导体漂移区3形成的PN结承受高压，第一导电类型半导体漂移区3开始耗尽。由于第三介质阻挡层10较薄，且只存在于第二导电类型半导体体区一91下方，不会对器件的击穿电压产生负面影响。
本实施例提供的槽栅DMOS器件，在UIS过程中，如若器件发生雪崩击穿，由于结深较浅、掺杂浓度较高的第二导电类型半导体掺杂体区一91具有较低的导通电阻，而载流子总会选择电阻最小的路径，同时第二导电类型半导体掺杂体区一91与第一导电类型半导体掺杂漂移区3交界处的电场强度更大，因此，雪崩击穿点能够被固定在第二导电类型半导体掺杂体区一91中，同时由于介质阻挡层10隔绝了第一导电类型半导体掺杂源区7下方的电流通路，进而能够引导雪崩电流经由第二导电类型半导体掺杂接触区8下方的第二导电类型半导体掺杂体区一91自第二导电类型半导体掺杂接触区8流走，而不会经过第一导电类型半导体掺杂源区7下方的第二导电类型半导体掺杂体区一91，因此杜绝了寄生BJT的开启，提高了器件的抗UIS失效能力。
需要特别指明，本发明提供的一种具有介质阻挡层的槽栅DMOS器件的材料可以为硅材料、碳化硅、砷化镓、磷化铟或锗硅半导体材料。
以上结合附图对本发明的具体实施进行了详细阐述，上述实施方式仅仅是示意性的，而非限制性的，本发明并不局限于上述具体实施方式。本领域普通技术人员在本发明的启示下，所做出不脱离本发明宗旨和权利要求所保护范围的诸多变形均应属于本发明的保护。
Claims (5)
1.一种具有介质阻挡层的槽栅DMOS器件，包括金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区(3)、栅电极(5)、栅介质层(6)、第二导电类型半导体体区、第一导电类型半导体掺杂源区(7)、第二导电类型半导体掺杂接触区(8)和金属化源极(11)；
金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面；第一导电类型半导体掺杂漂移区(3)位于第一导电类型半导体掺杂衬底(2)的正面；所述第一导电类型半导体掺杂漂移区(3)顶层具有沿器件垂直方向设置的沟槽(4)；沟槽(4)的内部具有栅电极(5)，栅电极(5)通过第一绝缘介质层(13)与其下方的第一导电类型半导体掺杂漂移区(3)隔离；沟槽(4)两侧的第一导电类型半导体掺杂漂移区(3)具有相互独立的第一导电类型半导体掺杂源区(7)和第二导电类型半导体掺杂接触区(8)，并且第一导电类型半导体掺杂源区(7)位于靠近沟槽(4)的一侧；第一导电类型半导体掺杂源区(7)通过栅介质层(6)与栅电极(5)隔离；第一导电类型半导体掺杂源区(7)和的部分上表面和栅电极(5)的上表面通过第二绝缘介质层(12)与金属化源极(11)隔离；金属化源极(11)位于器件表面，并且金属化源极(11)的两端分别与沟槽(4)两侧的第一导电类型半导体掺杂源区(7)和第二导电类型半导体掺杂接触区(8)接触；其特征在于：
沟槽(4)两侧的第一导电类型半导体掺杂源区(7)和第二导电类型半导体掺杂接触区(8)下方还具有第二导电类型半导体体区，所述第二导电类型半导体体区包括第二导电类型半导体体区一(91)和第二导电类型半导体体区二(92)；第二导电类型半导体体区一(91)和第二导电类型半导体体区二(92)沿沟槽(4)延伸方向交替排列；第二导电类型半导体体区一(91)和第二导电类型半导体体区二(92)的结深均小于栅电极(5)下表面的深度，并且二者通过栅介质层(6)与栅电极(5)隔离；任意一个第二导电类型半导体体区一(91)的掺杂浓度均大于任意一个第二导电类型半导体体区二(92)的掺杂浓度；任意一个第二导电类型半导体体区一(91)的结深均小于任意一个第二导电类型半导体体区二(92)的结深；
所述槽栅DMOS器件还具有位于第一导电类型半导体掺杂源区(7)对应下方的介质阻挡层(10)；介质阻挡层(10)的上表面与第二导电类型半导体体区一(91)的下表面接触且二者具有相同的延伸方向和延伸深度；介质阻挡层(10)的宽度小于第二导电类型半导体体区一(91)的宽度；介质阻挡层(10)靠近沟槽(4)一侧且通过栅介质层(6)与栅电极(5)隔离；第二导电类型半导体体区二(92)的下表面与第一导电类型半导体掺杂漂移区(3)的上表面接触。
2.根据权利要求1所述的一种具有介质阻挡层的槽栅DMOS器件，其特征在于：第一导电类型半导体掺杂源区(7)和第二导电类型半导体掺杂接触区(8)的结深相近，并且均大于所述栅电极(5)上表面的深度。
3.根据权利要求1所述的一种具有介质阻挡层的槽栅DMOS器件，其特征在于：所述槽栅DMOS器件的材料为硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料。
4.根据权利要求1至3任一项所述的一种具有介质阻挡层的槽栅DMOS器件，其特征在于：所述第一导电类型半导体掺杂为N型半导体，所述第二导电类型半导体掺杂为P型半导体。
5.根据权利要求1至3任一项所述的一种具有介质阻挡层的槽栅DMOS器件，其特征在于：所述第一导电类型半导体掺杂为P型半导体，所述第二导电类型半导体掺杂为N型半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810955126.2A CN109065626B (zh) | 2018-08-21 | 2018-08-21 | 一种具有介质阻挡层的槽栅dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810955126.2A CN109065626B (zh) | 2018-08-21 | 2018-08-21 | 一种具有介质阻挡层的槽栅dmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065626A true CN109065626A (zh) | 2018-12-21 |
| CN109065626B CN109065626B (zh) | 2021-03-30 |
Family
ID=64686732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810955126.2A Active CN109065626B (zh) | 2018-08-21 | 2018-08-21 | 一种具有介质阻挡层的槽栅dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065626B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122113A (zh) * | 2022-01-27 | 2022-03-01 | 江苏游隼微电子有限公司 | 一种高可靠的mosfet功率半导体器件结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410170A (en) * | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| CN1442907A (zh) * | 2002-02-21 | 2003-09-17 | 因芬尼昂技术股份公司 | Mos晶体管组件 |
| US8564053B2 (en) * | 2009-11-20 | 2013-10-22 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates in termination |
| TW201344900A (zh) * | 2012-03-02 | 2013-11-01 | Monolithic Power Systems Inc | 具有超接面結構的半導體裝置及其製造方法 |
| WO2014207793A1 (ja) * | 2013-06-24 | 2014-12-31 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
2018
- 2018-08-21 CN CN201810955126.2A patent/CN109065626B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410170A (en) * | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| CN1442907A (zh) * | 2002-02-21 | 2003-09-17 | 因芬尼昂技术股份公司 | Mos晶体管组件 |
| US8564053B2 (en) * | 2009-11-20 | 2013-10-22 | Force Mos Technology Co., Ltd. | Trench MOSFET with trenched floating gates in termination |
| TW201344900A (zh) * | 2012-03-02 | 2013-11-01 | Monolithic Power Systems Inc | 具有超接面結構的半導體裝置及其製造方法 |
| WO2014207793A1 (ja) * | 2013-06-24 | 2014-12-31 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122113A (zh) * | 2022-01-27 | 2022-03-01 | 江苏游隼微电子有限公司 | 一种高可靠的mosfet功率半导体器件结构 |
| CN114122113B (zh) * | 2022-01-27 | 2022-05-03 | 江苏游隼微电子有限公司 | 一种高可靠的mosfet功率半导体器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065626B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10923583B2 (en) | IGBT device with MOS controllable hole path | |
| CN105322002B (zh) | 反向传导igbt | |
| CN107482051B (zh) | 一种变禁带宽度的超结vdmos器件 | |
| CN109065628A (zh) | 一种体区变掺杂的槽栅dmos器件 | |
| CN108183130A (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN109065609B (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN108346701B (zh) | 一种屏蔽栅功率dmos器件 | |
| CN107482056A (zh) | 一种屏蔽栅vdmos器件 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN113471290A (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| CN109166921A (zh) | 一种屏蔽栅mosfet | |
| CN106981519B (zh) | 一种高雪崩耐量的超结dmos器件 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN102194864B (zh) | 一种具有体电极的沟槽栅型绝缘栅双极型晶体管 | |
| CN109686788A (zh) | 一种具有载流子存储层的槽栅igbt器件 | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| CN109065629B (zh) | 一种槽栅超结器件 | |
| CN109065626A (zh) | 一种具有介质阻挡层的槽栅dmos器件 | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN110504305A (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN107425070B (zh) | 一种具有辅助氧化埋层的半超结mosfet | |
| US11984473B2 (en) | Semiconductor device | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |