CN109065543A - 改善n型sonos器件阈值电压均一性的方法 - Google Patents
改善n型sonos器件阈值电压均一性的方法 Download PDFInfo
- Publication number
- CN109065543A CN109065543A CN201810840290.9A CN201810840290A CN109065543A CN 109065543 A CN109065543 A CN 109065543A CN 201810840290 A CN201810840290 A CN 201810840290A CN 109065543 A CN109065543 A CN 109065543A
- Authority
- CN
- China
- Prior art keywords
- sonos device
- threshold voltage
- layer
- device area
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052738 indium Inorganic materials 0.000 claims abstract description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 2
- 101800000268 Leader protease Proteins 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- DSHPMFUQGYAMRR-UHFFFAOYSA-N [Si].[Si].O=[Si] Chemical compound [Si].[Si].O=[Si] DSHPMFUQGYAMRR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种改善N型SONOS器件阈值电压均一性的方法，其中将阱注入分为两步，先进行离子注入形成深度较深的阱注入区，再通过含氢的氧化工艺形成牺牲层氧化层，最后利用铟进行深度较浅的防穿通注入和阈值电压调整注入。本发明利用含氢的氧化工艺形成牺牲层氧化层，从而使硅表面的硼B浓度降低，然后利用铟In不容易扩散的特点进行第二次离子注入，减少扩散带来的掺杂波动，形成更接近突变型的掺杂分布，从而改善N型SONOS器件阈值电压均一性。
Description
技术领域
本发明涉及半导体制造领域，具体属于一种改善N型SONOS器件阈值电压均一性的方法。
背景技术
伴随着可携带式电子产品的普及，如笔记本电脑、手机、记忆卡等，非挥发性存储(Non-Volatile Memory,简称NVM))器件在制造技术、结构及操作机制以及可靠度上都有了快速的发展。
非挥发性存储技术主要有浮栅(floating gate))技术、分压栅(split gate)技术以及SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-二氧化硅-氮化硅-二氧化硅-硅)技术，目前SONOS技术因其工艺简单、操作电压低、速度快、容量大、数据可靠性高以及易于集成到标准CMOS工艺中等优点被广泛应用，并且已逐渐替代普通浮栅技术。
典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。图1所示为现有N型SONOS器件的一种结构，其中包括P型阱区101，第一氧化硅层103、氮化硅层104和第二氧化硅层105，由所述第一氧化硅层103、氮化硅层104和第二氧化硅层105组成ONO层。所述第一氧化硅层103为器件的隧穿氧化层，氮化硅层104为数据存储介质层，第二氧化硅105为阻挡氧化层。所述ONO层上方形成有多晶硅栅极106及栅极侧墙107。栅极多晶硅106所覆盖的P型阱区101为沟道区，在所述沟道区中形成有阈值电压VT调整注入区102，该阈值电压调整注入区102为N-区，用于阈值电压的调节。在所述多晶硅栅极106两侧的所述P型阱区101形成有对称设置的轻掺杂源漏(LDD)区108和源漏区109。
目前在嵌入式闪存的制造过程中，通常按照以下工艺步骤制作SONOS器件：
1.定义SONOS器件区域，进行离子注入，其中不仅包括深度较深的阱注入(WellIMP)步骤，还包括深度较浅的防穿通注入步骤(APT，anti-punch through)和阈值电压调整注入(Vt IMP)步骤；对于N型SONOS器件，注入元素主要为硼(B、BF2)和铟(In)；
2.阱注入退火(Well Anneal)，修复阱注入造成的注入损伤；
3.ONO层沉积预清洗(Pre-clean)，去除SONOS器件区域原有的膜层露出硅单质层；
4.ONO层沉积，在整个晶圆表面沉积ONO膜层；
5.定义出非SONOS器件区域，去除非SONOS器件区域内的ONO膜层；
6.多晶硅栅极沉积和刻蚀，定义出SONOS器件的栅极；
7.SONOS器件源漏延伸和源漏注入，源漏退火。
在上述工艺方法中，阱注入、穿通抑制注入以及阈值电压调整注入在同一步骤中完成，在掺杂过程中会出现随机掺杂波动(Random dopant fluctuation，简称RDF)，由于随机掺杂波动是SONOS器件阈值电压变化的最主要来源，因此现有工艺制造的SONOS器件的阈值电压均一性较差。
发明内容
本发明要解决的技术问题是提供一种改善N型SONOS器件阈值电压均一性的方法，可以解决阈值电压均一性较差的问题。
为解决上述技术问题，本发明提供的改善N型SONOS器件阈值电压均一性的方法，包括如下步骤：
第一步，定义SONOS器件区域，进行离子注入，形成深度较深的阱注入区；
第二步，退火修复离子注入造成的注入损伤；
第三步，牺牲层氧化层预清洗，去除SONOS器件区域的膜层，露出硅单质层；
第四步，使用含氢的氧化工艺形成牺牲层氧化层；
第五步，定义SONOS器件区域，进行离子注入，形成深度较浅的防穿通注入区和阈值电压调整注入区；
第六步，退火修复离子注入造成的注入损伤；
第七步，ONO层沉积预清洗，去除SONOS器件区域的膜层，露出硅单质层；
第八步，ONO层沉积，在整个晶圆表面沉积ONO膜层；
第九步，定义出非SONOS器件区域，去除非SONOS器件区域内的ONO膜层；
第十步，多晶硅栅极沉积和刻蚀，定义出SONOS器件的栅极；
第十一步，SONOS器件源漏延伸和源漏注入，源漏退火。
进一步的，在第三步中，去除的SONOS器件区域膜层为衬垫氧化层。
进一步的，在第四步中，含氢的氧化工艺为元为原位水汽生成ISSG者低压基氧化LPRO。
进一步的，在第四步中，所述牺牲层氧化层形成于SONOS器件区域上方
进一步的，在第四步中，所述牺牲层氧化层的厚度为30埃～150埃。
进一步的，在第五步中，注入元素使用铟。
进一步的，在第七步中，去除的SONOS器件区域膜层为牺牲层氧化层。
本发明通过含氢的氧化工艺形成牺牲层氧化层(SAC Oxide)，从而使硅表面的硼B浓度降低，然后再利用铟In进行深度较浅的防穿通注入和阈值电压调整注入，利用铟In不容易扩散的特点，减少扩散带来的掺杂波动，形成更接近突变型的掺杂分布，从而改善N型SONOS器件阈值电压均一性。
附图说明
图1为现有的N型SONOS器件的结构示意图；
图2为现有的SONOS器件的工艺流程图；
图3为本发明的N型SONOS器件的工艺流程图。
具体实施方式
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明还可以通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可以基于不同观点与应用在不背离本发明的原理下进行各种修饰或比变更。
基于目前SONOS器件开发的经验，在现有工艺中，RDF(Random dopantfluctuation)是SONOS器件阈值电压Vt均一性较差的最主要来源，因此要改善SONOS器件的阈值电压均一性，必须想办法减小RDF(Random dopant fluctuation)。
根据文献研究的结果(Kiyoshi Takeuchi et al.,“Channel Engineering forthe Reduction of Random-Dopant-Placement-Induced Threshold VoltageFluctuation”IEDM 97,pp.841-844)，突变型掺杂分布比缓变型掺杂分布有更小的阈值电压变化Vt variation，因此本发明的核心思想就是形成更接近突变型的掺杂分布来改善阈值电压均一性。
如图3所示，为本发明改进的工艺方法，其可以改善N型SONOS器件的阈值电压均一性，具体包括如下步骤：
第一步，定义SONOS器件区域，进行离子注入，注入元素为硼，该离子注入只进行深度较深的阱注入(Well IMP)，形成阱注入区；
第二步，阱注入退火(Well Anneal)，修复阱注入造成的注入损伤；
第三步，牺牲层氧化层(SAC Oxide)预清洗(Pre-clean)，去除SONOS器件区域原有的膜层(通常为衬垫氧化层pad oxide)，露出硅单质层；
第四步，使用含氢的氧化工艺形成牺牲层氧化层(SAC Oxide)，该牺牲层氧化层形成于SONOS器件区域上方，厚度为30埃～150埃；
在本实施例中，采用原位水汽生成ISSG(In-situ steam generation)或者低压基氧化LPRO(Low pressure radical oxidation)等工艺；
第五步，定义SONOS器件区域，进行深度较浅的穿通抑制注入(APT，anti-punchthrough)和阈值电压调整注入(Vt IMP)，形成深度较浅的防穿通注入区和阈值电压调整注入区，其中注入元素优选地使用铟(In)；
第六步，阱注入退火(Well Anneal)，修复阱注入造成的注入损伤；
第七步，ONO层沉积预清洗(Pre-clean)，去除SONOS器件区域原有的膜层(即步骤四中形成的牺牲层氧化层)露出硅单质层；
第八步，ONO层沉积，在整个晶圆表面沉积ONO膜层；
第九步，定义出非SONOS器件区域，去除非SONOS器件区域内的ONO膜层；
第十步，多晶硅栅极沉积和刻蚀，定义出SONOS器件的栅极；
第十一步，SONOS器件源漏延伸和源漏注入，源漏退火。
本发明通过含氢的氧化工艺形成牺牲层氧化层(SAC Oxide)，从而使硅表面的硼B浓度降低，然后再利用铟In进行深度较浅的防穿通注入和阈值电压调整注入，利用铟In不容易扩散的特点，减少扩散带来的掺杂波动，从而形成接近突变型的掺杂分布，改善N型SONOS器件阈值电压均一性。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (7)
1.一种改善N型SONOS器件阈值电压均一性的方法，其特征在于，包括如下步骤：
第一步，定义SONOS器件区域，进行离子注入，形成深度较深的阱注入区；
第二步，退火修复离子注入造成的注入损伤；
第三步，牺牲层氧化层预清洗，去除SONOS器件区域的膜层，露出硅单质层；
第四步，使用含氢的氧化工艺形成牺牲层氧化层；
第五步，定义SONOS器件区域，进行离子注入，形成深度较浅的防穿通注入区和阈值电压调整注入区；
第六步，退火修复离子注入造成的注入损伤；
第七步，ONO层沉积预清洗，去除SONOS器件区域的膜层，露出硅单质层；
第八步，ONO层沉积，在整个晶圆表面沉积ONO膜层；
第九步，定义出非SONOS器件区域，去除非SONOS器件区域内的ONO膜层；
第十步，多晶硅栅极沉积和刻蚀，定义出SONOS器件的栅极；
第十一步，SONOS器件源漏延伸和源漏注入，源漏退火。
2.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第三步中，去除的SONOS器件区域膜层为衬垫氧化层。
3.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第四步中，含氢的氧化工艺为元为原位水汽生成ISSG者低压基氧化LPRO。
4.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第四步中，所述牺牲层氧化层形成于SONOS器件区域上方。
5.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第四步中，所述牺牲层氧化层的厚度为30埃～150埃。
6.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第五步中，注入元素使用铟。
7.根据权利要求1所述的改善N型SONOS器件阈值电压均一性的方法，其特征在于，在第七步中，去除的SONOS器件区域膜层为牺牲层氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810840290.9A CN109065543B (zh) | 2018-07-27 | 2018-07-27 | 改善n型sonos器件阈值电压均一性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810840290.9A CN109065543B (zh) | 2018-07-27 | 2018-07-27 | 改善n型sonos器件阈值电压均一性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065543A true CN109065543A (zh) | 2018-12-21 |
| CN109065543B CN109065543B (zh) | 2021-10-19 |
Family
ID=64835712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810840290.9A Active CN109065543B (zh) | 2018-07-27 | 2018-07-27 | 改善n型sonos器件阈值电压均一性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065543B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739889A (zh) * | 2019-03-20 | 2020-10-02 | 东芝存储器株式会社 | 半导体存储装置 |
| CN113437078A (zh) * | 2020-03-23 | 2021-09-24 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197292A (zh) * | 2002-10-09 | 2008-06-11 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
| CN102412131A (zh) * | 2010-09-23 | 2012-04-11 | 新加坡商格罗方德半导体私人有限公司 | 介电堆栈 |
| US9023707B1 (en) * | 2009-04-24 | 2015-05-05 | Cypress Semiconductor Corporation | Simultaneously forming a dielectric layer in MOS and ONO device regions |
| CN104662666A (zh) * | 2012-09-21 | 2015-05-27 | 苏沃塔公司 | 具有屏蔽层的深耗尽型mos晶体管及其方法 |
-
2018
- 2018-07-27 CN CN201810840290.9A patent/CN109065543B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197292A (zh) * | 2002-10-09 | 2008-06-11 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
| US9023707B1 (en) * | 2009-04-24 | 2015-05-05 | Cypress Semiconductor Corporation | Simultaneously forming a dielectric layer in MOS and ONO device regions |
| CN102412131A (zh) * | 2010-09-23 | 2012-04-11 | 新加坡商格罗方德半导体私人有限公司 | 介电堆栈 |
| CN104662666A (zh) * | 2012-09-21 | 2015-05-27 | 苏沃塔公司 | 具有屏蔽层的深耗尽型mos晶体管及其方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739889A (zh) * | 2019-03-20 | 2020-10-02 | 东芝存储器株式会社 | 半导体存储装置 |
| CN111739889B (zh) * | 2019-03-20 | 2024-01-23 | 铠侠股份有限公司 | 半导体存储装置 |
| CN113437078A (zh) * | 2020-03-23 | 2021-09-24 | 铠侠股份有限公司 | 半导体存储装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065543B (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101878006B1 (ko) | 수직 메모리 디바이스 및 그것의 제조 방법 | |
| JP5007017B2 (ja) | 半導体装置の製造方法 | |
| US6238978B1 (en) | Use of etch to blunt gate corners | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| US6255165B1 (en) | Nitride plug to reduce gate edge lifting | |
| JPH05136427A (ja) | プログラム可能トランジスタ及びその製造方法 | |
| US7994012B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US6207978B1 (en) | Flash memory cells having a modulation doped heterojunction structure | |
| JP5161494B2 (ja) | 半導体記憶装置 | |
| CN109065543A (zh) | 改善n型sonos器件阈值电压均一性的方法 | |
| US8044455B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4854955B2 (ja) | 半導体装置及びその製造方法 | |
| TWI662654B (zh) | 包含一或多個非揮發性記憶體單元之半導體結構及其形成方法 | |
| KR100743694B1 (ko) | 플래시 메모리의 소스/드레인에 대한 고체 소스 도핑 | |
| US9673278B2 (en) | Method of preventing drain and read disturbances in non-volatile memory device | |
| US20160268387A1 (en) | Split-gate flash memory with improved program efficiency | |
| CN112838008B (zh) | 浮栅型分栅闪存器件的工艺方法 | |
| CN106206748B (zh) | Sonos器件及其制造方法 | |
| CN105742249B (zh) | 改善sonos存储器读取操作能力的方法 | |
| US6518072B1 (en) | Deposited screen oxide for reducing gate edge lifting | |
| CN109638015B (zh) | 分离栅flash器件的工艺方法 | |
| WO2012136055A1 (zh) | 一种抑制闪存编程干扰的工艺方法 | |
| KR100503366B1 (ko) | 반도체 소자 제조 방법 | |
| CN116546820A (zh) | 一种sonos存储器的制备方法 | |
| US20050074925A1 (en) | Method for fabricating a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |