CN109031983B - Dram的帮浦系统及其操作方法 - Google Patents

Dram的帮浦系统及其操作方法 Download PDF

Info

Publication number
CN109031983B
CN109031983B CN201710966439.3A CN201710966439A CN109031983B CN 109031983 B CN109031983 B CN 109031983B CN 201710966439 A CN201710966439 A CN 201710966439A CN 109031983 B CN109031983 B CN 109031983B
Authority
CN
China
Prior art keywords
pump
refresh rate
backup
dram
backup pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710966439.3A
Other languages
English (en)
Other versions
CN109031983A (zh
Inventor
许庭硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109031983A publication Critical patent/CN109031983A/zh
Application granted granted Critical
Publication of CN109031983B publication Critical patent/CN109031983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

本揭露是关于一种DRAM(dynamic random access memory)的帮浦系统及其操作方法。该帮浦系统包含一帮浦元件与一备用帮浦组件。该帮浦元件响应一正常指令且在没有其他备用帮浦元件的情况下，提供足以使得该DRAM的一储存库(bank)以一正常刷新率操作的电流，其中该正常指令代表该储存库被指示以该正常刷新率操作。该备用帮浦组件包含一第一备用帮浦元件，经配置以响应一第一指令且结合该帮浦元件，提供足以使得该储存库以一第一刷新率操作的电流，该第一刷新率大于该正常刷新率，其中该第一指令代表该储存库被指示以该第一刷新率操作。

Description

DRAM的帮浦系统及其操作方法
技术领域
本揭露是关于一种帮浦系统及其操作方法，更特别地，本揭露是关于一种提供电流至DRAM(dynamic random access memory)之储存库的帮浦系统及其操作方法。
背景技术
电压调节器(voltage regulator，VR)通常应用于传送电力，其中输入电压需要以小于1(unity)至大于1(unity)的比率范围转换成输出电压。
上文之「先前技术」说明仅是提供背景技术，并未承认上文之「先前技术」说明揭示本揭露之标的，不构成本揭露之先前技术，且上文之「先前技术」之任何说明均不应作为本案之任一部分。
发明内容
本揭露的实施例提供一种DRAM的帮浦系统。该帮浦系统包含一帮浦元件与一备用帮浦组件。该帮浦元件响应一正常指令且不需要其他备用帮浦元件的情况下，提供足以使得该DRAM的一储存库以一正常刷新率操作的电流，其中该正常指令代表该储存库被指示以该正常刷新率操作。该备用帮浦组件包含一第一备用帮浦元件，该第一备用帮浦元件经配置以响应一第一指令且结合该帮浦元件，提供足以使得该储存库以一第一刷新率操作的电流，该第一刷新率大于该正常刷新率，该第一指令代表该储存库被指示以该第一刷新率操作，其中该备用帮浦组件仅在藉由一金属选择(metal option)重新设计该DRAM的一电路结构时才结合该帮浦元件提供电流。
在本揭露的一些实施例中，该第一刷新率为该正常刷新率的两倍刷新率。
在本揭露的一些实施例中，该帮浦系统另包含一控制器，经配置以响应该正常指令禁能该第一备用帮浦元件。
在本揭露的一些实施例中，该控制器另经配置以接收一致能讯号，并且藉由不传送该致能讯号至该第一备用帮浦元件禁能该第一备用帮浦元件。
在本揭露的一些实施例中，当该控制器接收该致能讯号与该正常指令二者时，该控制器禁能该第一备用帮浦元件。
在本揭露的一些实施例中，该帮浦系统另包含一控制器，经配置以响应该第一指令致能该第一备用帮浦元件。
在本揭露的一些实施例中，该控制器另经配置以接收一致能讯号，并且藉由将该致能讯号送至该第一备用帮浦元件而使得该第一备用帮浦元件致能。
在本揭露的一些实施例中，当该控制器接收该致能讯号与该第一指令二者时，该控制器致能该第一备用帮浦元件。
在本揭露的一些实施例中，该备用帮浦组件另包含一第二备用帮浦元件，经配置以于该储存库被指示操作的任何刷新率的情况下皆维持禁能状态，其中该第一备用帮浦元件与该第二备用帮浦元件皆为一帮浦元件。
本揭露的另一实施例提供一种DRAM的帮浦系统。该帮浦系统包含一帮浦元件、与该帮浦元件互相独立的一备用帮浦组件、以及一控制器。该控制器经配置以基于该DRAM的一储存库被指示操作的一刷新率，致能该备用帮浦组件，该备用帮浦组件结合该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的电流，或禁能该备用帮浦组件，在没有该备用帮浦组件情况下，该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的电流。
在本揭露的一些实施例中，当该刷新率包含一正常刷新率时，该控制器禁能该备用帮浦组件，以及当该刷新率包含一第一刷新率时且该第一刷新率大于该正常刷新率，该控制器致能该备用帮浦组件。
在本揭露的一些实施例中，该备用帮浦组件包含一第一备用帮浦元件以及一第二备用帮浦元件。当该控制器经配置以致能该备用帮浦组件时，该控制器另经配置以基于该DRAM的该储存库被指示操作的该刷新率，判定足以使得该储存库以该刷新率操作的备用帮浦元件的数量，以及基于所判定之备用帮浦元件的数量，致能该第一备用帮浦元件与该第二备用帮浦元件之间一或多个备用帮浦元件，并且禁能剩余的备用帮浦元件。该一或多个致能的备用帮浦元件结合该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的电流。
在本揭露的一些实施例中，当该刷新率包含一第一刷新率时，该控制器致能该第一备用帮浦元件，并且禁能该第二备用帮浦元件，以及当该刷新率包含一第二刷新率时，该控制器致能该第一备用帮浦元件与该第二备用帮浦元件。
在本揭露的一些实施例中，该控制器经配置以响应一正常指令禁能该备用帮浦组件，该正常指令代表该刷新率包含一正常刷新率，其中当该备用帮浦组件被禁能时，该帮浦元件经配置以提供足以使得该DRAM的该储存库以该正常刷新率操作的电流。
在本揭露的一些实施例中，该控制器另经配置以接收一致能讯号，并且藉由不传送该致能讯号至该备用帮浦组件禁能该备用帮浦组件。
在本揭露的一些实施例中，当该控制器接收该致能讯号与该正常指令二者时，该控制器禁能该备用帮浦组件。
在本揭露的一些实施例中，该控制器经配置以响应一第一指令致能该备用帮浦组件，该第一指令代表该刷新率包含一第一刷新率且该第一刷新率大于一正常刷新率，其中当该备用帮浦组件被禁能时，该帮浦元件经配置以提供足以使得该DRAM的该储存库以该正常刷新率操作的电流。
在本揭露的一些实施例中，该控制器另经配置以接收一致能讯号，并且藉由传送该致能讯号至该备用帮浦组件而致能该备用帮浦组件。
在本揭露的一些实施例中，当该控制器接收该致能讯号与该第一指令二者时，该控制器致能该备用帮浦组件。
在本揭露的一些实施例中，该备用帮浦组件另包含一第三备用帮浦元件，经配置以于该储存库被指示操作的任何刷新率皆维持禁能，其中该第一备用帮浦元件与该第二备用帮浦元件皆为一备用帮浦元件。
本揭露的另一实施例提供一种DRAM的帮浦系统之操作方法。该操作方法包含基于该DRAM的一储存库被指示操作的一刷新率，致能该备用帮浦组件，或禁能该备用帮浦组件；藉由该致能的备用帮浦组件结合该帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的电流；以及在没有该禁能的备用帮浦组件情况下，藉由该帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的电流。
在本揭露的一些实施例中，当该备用帮浦组件进一步被致能时，该操作方法另包含基于该DRAM的该储存库被指示操作的该刷新率，判定足以使得该储存库以该刷新率操作的备用帮浦元件的数量；基于所判定之备用帮浦元件的数量，致能该第一备用帮浦元件与该第二备用帮浦元件之一或多个备用帮浦元件；基于所判定之备用帮浦元件的数量，禁能剩余的备用帮浦元件；以及该帮浦元件结合该一或多个致能的备用帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的电流。
在本揭露之实施例中，虽然第一备用帮浦元件与第二备用帮浦元件仅在DRAM的电路结构时才可实现帮浦功能；然而，藉由连接至控制器，第一备用帮浦元件与第二备用帮浦元件可以实际运作而呈现帮浦功能。如此，DRAM之元件可以有效率地使用。再者，藉由控制器，帮浦系统可以响应不同刷新率，提供不同大小的电流。如此，DRAM之应用灵活性相对较高。
相对地，在比较例之DRAM中，在没有DRAM的备用帮浦组件情况下，仅由DRAM的帮浦元件所提供的电流实际上足以使得DRAM的储存库以正常刷新率操作时，DRAM的电路结构即已确认，不需要重新设计DRAM的电路结构。在此情况下，DRAM或许配置备用帮浦组件，但并不使用。因此，这种DRAM之元件的使用效率不高。再者，DRAM无法以不同刷新率操作，因此DRAM之应用灵活性相对较低。
上文已相当广泛地概述本揭露之技术特征及优点，俾使下文之本揭露详细描述得以获得较佳了解。构成本揭露之权利要求标的之其它技术特征及优点将描述于下文。本揭露所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示之概念与特定实施例可作为修改或设计其它结构或制程而实现与本揭露相同之目的。本揭露所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附之权利要求所界定之本揭露的精神和范围。
附图说明
参阅详细说明与权利要求结合考量图式时，可得以更全面了解本申请案之揭示内容，图式中相同的元件符号是指相同的元件。
图1为示意图，例示本揭露比较例的DRAM(包含帮浦系统)。
图2为示意图，例示本揭露实施例的DRAM(包含帮浦系统)。
图3为示意图，例示图2所示之DRAM以正常刷新率(refresh rate)操作的动作。
图4为示意图，例示图2所示之DRAM以正常刷新率操作的另一动作。
图5为示意图，例示本揭露实施例的DRAM(包含另一帮浦系统)。
图6为示意图，例示本揭露实施例的DRAM(包含帮浦系统)。
图7为示意图，例示图6之DRAM以正常刷新率操作的动作。
图8为示意图，例示图6之DRAM以第一刷新率操作的动作。
图9为示意图，例示图6之DRAM以第二刷新率操作的另一动作。
图10为流程图，例示本揭露实施例之帮浦系统的操作方法。
附图标记说明：
10 DRAM
12 帮浦系统
13 备用帮浦组件
14 储存库
20 DRAM
22 帮浦系统
50 DRAM
52 帮浦系统
60 DRAM
62 帮浦系统
120 帮浦元件
122 第一备用帮浦元件
124 第二备用帮浦元件
140 记忆胞
222 第一备用帮浦元件
228 控制器
528 控制器
622 第一备用帮浦元件
624 第二备用帮浦元件
626 第三备用帮浦元件
628 控制器
具体实施方式
图式所示之揭露内容的实施例或范例是以特定语言描述。应理解此非意图限制本揭露的范围。所述实施例的任何变化或修饰以及本案所述原理任何进一步应用，对于本揭露相关技艺中具有通常技术者而言为可正常发生。元件符号可重复于各实施例中，但即使它们具有相同的元件符号，实施例中的特征并非必定用于另一实施例。
应理解当称元件为「连接至」或「耦合至」另一元件时，其可直接连接或耦合至另一元件，或是有中间元件存在。
应理解虽然在本文中可使用第一、第二、第三等用语描述各种元件、组件、区域、层或区段，然而，这些元件、组件、区域、层或区段应不受限于这些用语。这些用语仅用于区分一元件、组件、区域、层或区段与另一区域、层或区段。因此，以下所述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、层或区段，而仍不脱离本揭露发明概念之教示内容。
本揭露所使用的语词仅用于描述特定例示实施例之目的，并非用以限制本发明概念。如本文所使用，单数形式「一」与「该」亦用以包含复数形式，除非本文中另有明确指示。应理解说明书中所使用的「包括」一词专指所称特征、整数、步骤、操作、元件或组件的存在，但不排除一或多个其他特征、整数、步骤、操作、元件、组件或其群组的存在。
图1为示意图，例示本揭露比较例之DRAM 10。参阅图1，DRAM 10包含帮浦系统12，其包含帮浦元件120与备用帮浦组件(spare pump assembly)13；此外，DRAM 10另包含储存库14，其中储存库14具有复数个字元线WL1至WLn以及复数个储存资料的记忆胞140，n为大于或等于1的正数。
帮浦元件120被致能(enabled)以响应致能讯号(enable signal)EN，并且在不需要其他备用帮浦元件(例如备用帮浦组件13)的情况下提供足以使得DRAM 10之储存库14以正常刷新率操作的电流I，。正常刷新率是指DRAM规格中描述的刷新率。DRAM通常以正常刷新率测试大部分的DRAM功能。亦即，正常刷新率可被视为DRAM的标准刷新率。为了清楚说明，帮浦元件120经识别且说明为单一装置。然而，帮浦元件120另可代表包含复数个帮浦元件的组合。
备用帮浦组件13包含第一备用帮浦元件122与第二备用帮浦元件120，且经设计以耦合参考接地电压位准Vss。因此，虽然备用帮浦组件13已经配置于帮浦系统12中，但备用帮浦组件13维持禁能(disabled)以响应参考接地电压位准Vss；如此，备用帮浦组件13无法提供任何电流至与帮浦元件120结合的储存库14。
备用帮浦组件13如其名为备用的帮浦组件。以下详述备用帮浦组件的功能。DRAM设计流程包含电路设计阶段与测试阶段。在电路设计阶段时，设计且制备DRAM的电路结构。在电路结构中，帮浦元件耦合至致能讯号EN(同样地，帮浦元件120耦合至致能讯号EN)；备用帮浦组件则未耦合至致能讯号EN(同样地，备用帮浦组件13亦未耦合至致能讯号EN)。藉由模拟程式或其它合适的程式，例如积体电路重点模拟程式(simulation program withintegrated circuit emphasis，SPICE)的，对电路结构执行电路模拟。在电路模拟过程中，可调整电路结构的组件之参数。然而，由于电路结构，在电路模拟过程中备用帮浦组件维持不耦合至致能讯号。在电路模拟过程中重复进行电路模拟，直到模拟结果指示电流足以理想地允许DRAM的储存库以正常刷新率操作。
而后，设计流程进行到测试阶段。在测试阶段中，基于电路结构而将DRAM制造成为产品。产品测试判定电流实际上是否足以使得储存库以正常刷新率操作。若产品测试为负(亦即，若电流实质上不足)，则重新设计电路结构，并且重新设计电路结构的布局，例如藉由金属选择(metal option)而重新设计电路结构。在重新设计的电路结构中，由于具有重新设计的电路结构，一或多个备用帮浦元件被耦合至致能讯号。以图1的DRAM 10为例，在DRAM 10之重新设计的电路结构中，如同帮浦元件120，第一备用帮浦元件122与第二备用帮浦元件124耦合至致能讯号EN，而不是参考接地电压位准Vss。
在耦合至致能讯EN之后，一或多个备用帮浦元件被致能以响应该致能讯号且结合帮浦元件提供足以使得储存库以正常刷新率操作的电流。亦即，只有在重新设计(例如藉由金属选择)的DRAM电路结构时，备用帮浦组件才结合帮浦元件提供足以使得储存库以正常刷新率操作的电流。藉由金属选择而重新设计的电路结构是指电路结构未实质改变，差别在于备用帮浦组件相关的金属层之配置。金属层的配置改变使得备用帮浦组件耦合至致能讯号。
然而，若产品测试是肯定的(亦即，仅由帮浦元件而无备用帮浦组件即可提供实际上足以使得储存库以正常刷新率操作的电流)，确认电路结构，且不需要重新设计DRAM电路结构。在此情况下，配置备用帮浦组件(一或多个备用帮浦元件)，但不使用。以图1的DRAM10为例，配置备用帮浦组件13，但不使用。因此，DRAM 10组件使用效率不高。
再者，由于DRAM的记忆胞的电容器(未绘示于图中)，其储存代表资料的电荷于该DRAM中，可能随着时间而漏电荷，因而DRAM必须周期性刷新(refreshed)。例如，字元线的刷新率与字元线的导通电流大小有关。通常，为了达到相对高的刷新率，需要相对大的电流。然而，帮浦系统12仅可提供单一固定电流。由于受限于单一固定电流，储存库14仅能以正常刷新率操作。应用灵活性相对较低。
图2为示意图，例示本揭露实施例的DRAM 20(包含帮浦系统22)。DRAM 20能以两个刷新率操作，例如正常指令X0指示的正常刷新率以及第一指令X2指示的第一刷新率，其中第一刷新率大于正常刷新率，详述如下。
参阅图2，帮浦系统22类似于图1之帮浦系统12，差别在于帮浦系统22包含控制器228以及备用帮浦组件23包含第一备用帮浦元件222及第二备用帮浦元件224。第一备用帮浦元件222与第二备用帮浦元件124彼此独立。
控制器228接收致能讯号EN以及正常指令X0或第一指令X2其中之一。控制器228响应所接收的指令致能或禁能第一备用帮浦元件222。更详细地说，当控制器228接收正常指令X0时，控制器228响应正常指令X0禁能第一备用帮浦元件222。或者，当控制器228接收第一指令X1时，控制器228响应第一指令X2致能第一备用帮浦元件222。
当第一备用帮浦元件222被致能时，第一备用帮浦元件222结合帮浦元件120提供足以使得储存库14以第一刷新率操作的电流I；而当第一备用帮浦元件222被禁能时，不提供电流至储存库14。
藉由连接至控制器228，第一备用帮浦元件222可具有实际功能，即便第一备用帮浦元件222仅为DRAM 10的备用帮浦元件(例如图1的第一备用帮浦元件122)，其仅在DRAM的电路结构被重新设计时才可实现功能。因此，DRAM 20之组件的使用效率较高。再者，藉由控制器228，帮浦系统22可以响应不同的刷新率提供不同电流。因此，DRAM 20之应用灵活性相对较高。
图3为示意图，例示本揭露实施例图2所示之DRAM 20以正常刷新率操作的动作。参阅图3，控制器228接收致能讯号EN与正常指令X0。控制器228响应正常指令X0，藉由不传送致能讯号EN至第一备用帮浦元件222而禁能第一备用帮浦元件222。在此情况下，帮浦元件120响应正常指令X0，提供足以使得DRAM 20的储存库14以正常刷新率操作的电流，而不需要其他备用帮浦元件(亦即，第一备用帮浦元件222)，正常指令X0代表储存库14被指示以正常刷新率操作。
图4为示意图，例示本揭露实施例图2所示之DRAM 20以第一刷新率操作的另一动作。参阅图4，控制器228接收致能讯号EN与第一指令X2。控制器228响应第一指令X2，藉由传送致能讯号EN至第一备用帮浦元件222致能第一备用帮浦元件222。在此情况下，第一备用帮浦元件222响应第一指令X2，结合帮浦元件120提供足以使得储存库14以第一刷新率操作的电流，第一指令X2代表储存库14被指示以第一刷新率操作。由于DRAM 20的电路结构未如图1所述关于第一备用帮浦元件122之重新设计，因而第二备用帮浦元件124于储存库14被指示操作的任何刷新率都维持禁能。
图5为示意图，例示本揭露实施例的DRAM 50(包含另一帮浦系统52)。参阅图5，帮浦系统52类似于图2所示之帮浦系统22，差别在于帮浦系统52包含的控制器528具有逻辑AND闸。
在一实施例中，致能讯号EN显示逻辑高位准；正常指令X0显示逻辑低位准；以及第一指令X2显示逻辑高位准。当逻辑AND闸接收逻辑高位准的致能讯号EN与逻辑低位准的正常指令X0时，逻辑AND闸传送逻辑低位准至第一备用帮浦元件222；响应逻辑低位准，第一备用帮浦元件222禁能。或者，当逻辑AND闸接收逻辑高位准的致能讯号EN与逻辑高位准的第一指令X2时，逻辑AND闸传送逻辑高位准至第一备用帮浦元件222；响应逻辑高位准，第一备用帮浦元件222致能。
藉由连接至控制器528的逻辑AND闸，第一备用帮浦元件222可具有实际功能，即便第一备用帮浦元件222仅为DRAM 50的备用帮浦元件(例如图1的第一备用帮浦元件122)，其仅在DRAM 50的电路结构被重新设计时才可实现功能。因此，DRAM 50之组件的使用效率较高。再者，藉由控制器228的逻辑AND闸，帮浦系统52可以响应不同的刷新率提供不同电流。因此，DRAM 50之应用灵活性相对较高。
图6为流程图，例示本揭露实施例的DRAM 60(包含帮浦系统62)。参阅图6，帮浦系统62类似于图2所示之帮浦系统22，差别在于帮浦系统62除了包含控制器628，其备用帮浦组件63包含彼此独立之第一备用帮浦元件622、第二备用帮浦元件624与第三备用帮浦元件626。
基于DRAM 60的储存库14被指示操作的刷新率，控制器628对应地致能备用帮浦组件63或是禁能备用帮浦组件63。在一实施例中，刷新率包含正常刷新率；在此情况下，控制器628禁能备用帮浦组件63。在另一实施例中，刷新率包含第一刷新率，其中第一刷新率大于正常刷新率；在此情况下，控制器628致能备用帮浦组件63。在一实施例中，第一刷新率为正常刷新率的刷新率之两倍。
再者，当控制器628致能备用帮浦组件63时，控制器628基于DRAM60之储存库14被指示操作的刷新率，判定足以使得储存库14依指示之刷新率操作的备用帮浦元件的数量。此外，控制器628基于所判定的备用帮浦元件的数量，致能第一备用帮浦元件622与第二备用帮浦元件624之一或多个备用帮浦元件，并且禁能剩余的备用帮浦元件。
例如，控制器628判定备用帮浦元件的数量为一个；在此情况下，控制器628致能第一备用帮浦元件622与第二备用帮浦元件624其中之一，并且禁能第一备用帮浦元件622与第二备用帮浦元件624中的另一个。另举例而言，控制器628若判定备用帮浦元件的数量为二个；在此情况下，控制器628致能两个备用帮浦元件，亦即致能第一备用帮浦元件622与第二备用帮浦元件624，以及若存在剩余的备用帮浦元件，则禁能剩余的备用帮浦元件。
当被致能时，备用帮浦组件63结合帮浦元件120提供足以使得储存库14以刷新率操作的电流I；并且当被禁能时，则不提供电流至储存库14。再者，该一或多个致能的备用帮浦元件结合帮浦元件120提供足以使得DRAM 60的储存库14以该刷新率操作的电流I。然而，在储存库14被指示操作的任何刷新率，第三备用帮浦元件皆维持禁能。第三备用帮浦元件626的功能与第二备用帮浦元件124相同；当帮浦元件120在没有备用帮浦元件组合63的情况下，提供的电流I实际上不足以使得储存库14以正常刷新率操作时，则重新设计电路结构，并且藉由例如金属选择而重新设计电路结构及对应电路结构的布局。在重新设计的电路结构中，第三备用帮浦元件626耦合至致能讯号EN(如同帮浦元件120)，而非参考接地电压位准Vss。
藉由连接至控制器628，第一备用帮浦元件622与第二备用帮浦元件624可具有实际功能，即便第一备用帮浦元件622与第二备用帮浦元件624仅为DRAM 60的备用帮浦元件(例如图1的第一备用帮浦元件122)，其仅在DRAM 60的电路结构被重新设计时才可实现功能。因此，DRAM 60之组件的使用效率较高。再者，藉由控制器628，帮浦系统62可以响应不同的刷新率提供不同电流。因此，DRAM 60之应用灵活性相对较高。
图7为示意图，例示本揭露实施例图6的DRAM 60以正常刷新率操作的动作。参阅图7，控制器628接收致能讯号EN以及正常指令X0；控制器628响应正常指令X0，藉由不传送致能讯号EN至第一备用帮浦元件622与第二备用帮浦元件624禁能第一帮浦元件622与第二帮浦元件624。在此情况下，没有被禁能的备用帮浦组件63，帮浦元件120响应正常指令X0，提供足以使得DRAM 60的储存库14以正常刷新率操作的电流，其中正常指令X0代表储存库14被指示以正常刷新率操作。
图8为示意图，例示本揭露实施例图6的DRAM 60以第一刷新率操作的另一动作。参阅图8，控制器628致能备用帮浦组件63；致能的备用帮浦组件63结合帮浦元件120提供足以使得DRAM 60的储存库14以第一刷新率操作的电流I。再者，控制器628基于第一刷新率而判定备用帮浦元件的数量是一个；在此情况下，在本实施例中，控制器628致能第一备用帮浦元件622，但未致能第二备用帮浦元件624。在另一实施例中，控制器628致能第二备用帮浦元件624，但不致能第一备用帮浦元件622。控制器628响应第一指令X2，藉由传送致能讯号EN至第一备用帮浦元件622致能第一备用帮浦元件622；在此情况下，响应第一指令X2，第一备用帮浦元件622结合帮浦元件120提供足以使得储存库14以第一刷新率操作的电流I，其中第一指令X2代表储存库14被指示以第一刷新率操作。
图9为示意图，例示本揭露实施例图6之DRAM 60以第二刷新率操作的另一动作，其中第二刷新率大于该第一刷新率。在一实施例中，第二刷新率是正常刷新率的四倍刷新率。参阅图9，控制器628判定备用帮浦元件的数量为二个；在此情况下，控制器628致能第一备用帮浦元件622与第二备用帮浦元件624。再者，控制器628响应第二指令X4，藉由传送致能讯号EN至第一备用帮浦元件622与第二备用帮浦元件624致能第一备用帮浦元件622与第二备用帮浦元件624；在此情况下，响应第二指令X4，第一备用帮浦元件622与第二备用帮浦元件624结合帮浦元件120提供足以使得储存库14以第二刷新率操作的电流I，其中第二指令X4代表储存库14被指示以第二刷新率操作。
图10为流程图，例示本揭露实施例之帮浦系统的操作方法70。参阅图10，方法70包含操作700、702、704、706与708。方法70始于操作702，其中基于指令所代表的刷新率，判定DRAM是否被指示以正常刷新率操作。若为肯定，则方法70进行至操作702，其中DRAM的帮浦元件提供足以使得DRAM的储存库以正常刷新率操作的电流，而不需要任何的备用帮浦元件。若否，则方法70进行至操作704，其中基于该储存库被指示操作的刷新率，判定备用帮浦元件的数量。在操作704之后，方法70进行至操作706，其中基于所判定之备用帮浦元件的数量，致能一或多个备用帮浦元件，禁能剩余的备用帮浦元件。方法70继续操作708，其中该帮浦元件结合该一或多个致能的备用帮浦元件，提供足以使得储存库以刷新率操作的电流。
在本揭露实施例的DRAM 60中，藉由连接至控制器628，第一备用帮浦元件622与第二备用帮浦元件624可具有实际功能，即便第一备用帮浦元件622与第二备用帮浦元件624仅为DRAM 60的备用帮浦元件(例如图1的第一备用帮浦元件122与图6的第三备用帮浦元件626)，其仅在DRAM 60的电路结构被重新设计时才可实现功能。因此，DRAM 60之组件的使用效率较高。再者，藉由控制器628，帮浦系统62可以响应不同的刷新率提供不同电流。因此，DRAM 60之应用灵活性相对较高。
相对地，在比较实施例的DRAM 10中，在没有备用帮浦组件13情况下，仅由帮浦元件120所能提供的电流I实际上即足以使得储存库14以正常刷新率操作时，DRAM 10的电路结构即可确认，并且不需要再重新设计DRAM 10的电路结构。在此情况下，DRAM 10虽然配置备用帮浦组件13，但不使用；因此，DRAM 10的组件使用效率不高。再者，DRAM 10无法以不同刷新率操作；因此，DRAM 10的应用灵活性相对较低。
本揭露的一些实施例提供一种DRAM的帮浦系统。该帮浦系统包含一帮浦元件与一备用帮浦组件。在没有其他备用帮浦元件的情况下，该帮浦元件提供足以使得该DRAM的一储存库以一正常刷新率操作的电流，其中该正常指令代表该储存库被指示以该正常刷新率操作。该备用帮浦组件仅在藉由金属选择重新设计该DRAM的一电路结构时才结合该帮浦元件提供电流，该备用帮浦组件包含一第一备用帮浦元件，该第一备用帮浦组件经配置以响应一第一指令且结合该帮浦元件提供足以使得该储存库以一第一刷新率操作的电流，该第一刷新率大于该正常刷新率，其中该第一指令代表该储存库被指示以该第一刷新率操作。
本揭露的另实施例提供一种DRAM的帮浦系统。该帮浦系统包含一帮浦元件、与该帮浦元件互相独立的一备用帮浦组件、以及一控制器。该控制器经配置以基于该DRAM的一储存库被指示操作的一刷新率而致能该备用帮浦组件，该致能的备用帮浦组件结合该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的电流，或是禁能该备用帮浦组件，在没有该禁能的备用帮浦组件情况下，该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的电流。
本揭露的另一实施例提供一种DRAM的帮浦系统之操作方法。该方法包含基于该DRAM的一储存库被指示操作的一刷新率，致能该备用帮浦组件，或禁能该备用帮浦组件；藉由该致能的备用帮浦组件结合该帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的电流；以及在没有该禁能的备用帮浦组件情况下，藉由该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的该电流。
虽然已详述本揭露及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义之本揭露的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤之特定实施例。该技艺之技术人士可自本揭露的揭示内容理解可根据本揭露而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果之现存或是未来发展之制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案之权利要求内。

Claims (20)

1.一种DRAM的帮浦系统，包括：
一帮浦元件，经配置以响应一致能讯号且于没有其他备用帮浦元件的情况下，提供足以使得该DRAM的一储存库以一正常刷新率操作的一正常电流；
一备用帮浦组件，包含一第一备用帮浦元件，该第一备用帮浦元件经配置以响应一正常指令而不提供电流至该储存库，其中该正常指令代表该储存库被指示以该正常刷新率操作，该第一备用帮浦元件经配置以响应一第一指令且结合该帮浦元件，提供足以使得该储存库以一第一刷新率操作的一第一电流，该第一刷新率大于该正常刷新率，该第一指令代表该储存库被指示以该第一刷新率操作，其中该备用帮浦组件仅在藉由一金属选择重新设计该DRAM的一电路结构时才结合该帮浦元件提供该第一电流；以及
一控制器，经配置以响应该正常指令禁能该第一备用帮浦元件或响应该第一指令致能该第一备用帮浦元件。
2.如权利要求1所述的帮浦系统，其中该第一刷新率为该正常刷新率的两倍刷新率。
3.如权利要求1所述的帮浦系统，其中该控制器另经配置以接收该致能讯号，并且藉由不传送该致能讯号至该第一备用帮浦元件禁能该第一备用帮浦元件。
4.如权利要求3所述的帮浦系统，其中当该控制器接收该致能讯号与该正常指令二者时，该控制器禁能该第一备用帮浦元件。
5.如权利要求1所述的帮浦系统，其中该控制器另经配置以接收一致能讯号，并且传送该致能讯号至该第一备用帮浦元件。
6.如权利要求5所述的帮浦系统，其中当该控制器接收该致能讯号与该第一指令二者时，该控制器致能该第一备用帮浦元件。
7.如权利要求1所述的帮浦系统，其中该备用帮浦组件另包含：
一第二备用帮浦元件，经配置以于该储存库被指示操作的任何刷新率的情况下皆维持禁能状态，其中该第一备用帮浦元件与该第二备用帮浦元件皆为一帮浦元件。
8.一种DRAM的帮浦系统，包括：
一帮浦元件，经配置以响应一致能讯号提供足以使得该DRAM的一储存库以一正常刷新率操作的一正常电流；
一备用帮浦组件；以及
一控制器，经配置以基于该DRAM的该储存库被指示操作的一第一刷新率，致能该备用帮浦组件，该备用帮浦组件仅在藉由一金属选择重新设计该DRAM的一电路结构时才结合该帮浦元件提供足以使得该DRAM的该储存库以该正常刷新率操作的一第一电流，该控制器更经配置以基于该DRAM的该储存库被指示操作的该正常刷新率，禁能该备用帮浦组件，当该备用帮浦组件被禁能时，不提供电流至该储存库；
其中，该第一刷新率大于该正常刷新率。
9.如权利要求8所述的帮浦系统，其中该第一刷新率为该正常刷新率的两倍刷新率。
10.如权利要求8所述的帮浦系统，其中该备用帮浦组件包含：
一第一备用帮浦元件；以及
一第二备用帮浦元件；
其中当该控制器经配置以致能该备用帮浦组件时，该控制器另经配置以基于该DRAM的该储存库被指示操作的该第一刷新率，判定足以使得该储存库以该第一刷新率操作的备用帮浦元件的数量，以及基于所判定之备用帮浦元件的数量，致能该第一备用帮浦元件与该第二备用帮浦元件之一或多个备用帮浦元件，并且禁能剩余的备用帮浦元件，
其中该一或多个致能的备用帮浦元件结合该帮浦元件提供足以使得该DRAM的该储存库以该第一刷新率操作的该第一电流。
11.如权利要求10所述的帮浦系统，其中当该刷新率包含一第一刷新率时，该控制器致能该第一备用帮浦元件，并且禁能该第二备用帮浦元件，以及当该刷新率包含一第二刷新率时，该控制器致能该第一备用帮浦元件与该第二备用帮浦元件。
12.如权利要求8所述的帮浦系统，其中该控制器经配置以响应一正常指令禁能该备用帮浦组件，该正常指令代表该刷新率包含一正常刷新率，其中当该备用帮浦组件被禁能时，该帮浦元件经配置以提供足以使得该DRAM的该储存库以该正常刷新率操作的该正常电流。
13.如权利要求12所述的帮浦系统，其中该控制器另经配置以接收该致能讯号，并且藉由不传送该致能讯号至该备用帮浦组件禁能该备用帮浦组件。
14.如权利要求13所述的帮浦系统，其中当该控制器接收该致能讯号与该正常指令二者时，该控制器禁能该备用帮浦组件。
15.如权利要求8所述的帮浦系统，其中该控制器经配置以响应一第一指令致能该备用帮浦组件，当该备用帮浦组件被禁能时，该帮浦元件经配置以提供足以使得该DRAM的该储存库以该正常刷新率操作的该正常电流。
16.如权利要求15所述的帮浦系统，其中该控制器另经配置以接收一致能讯号，并且藉由传送该致能讯号至该备用帮浦组件而致能该备用帮浦组件。
17.如权利要求16所述的帮浦系统，其中当该控制器接收该致能讯号与该第一指令二者时，该控制器致能该备用帮浦组件。
18.如权利要求10所述的帮浦系统，其中该备用帮浦组件另包含：
一第三备用帮浦元件，经配置以于该储存库被指示操作的任何刷新率皆维持禁能，其中该第一备用帮浦元件与该第二备用帮浦元件皆为一备用帮浦元件。
19.一种DRAM之帮浦系统的操作方法，包括：
基于该DRAM的一储存库被指示操作的一刷新率，致能一备用帮浦组件或禁能该备用帮浦组件；
藉由该致能的备用帮浦组件结合一帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的一第一电流，其中该备用帮浦组件仅在藉由一金属选择重新设计该DRAM的一电路结构时才结合该帮浦元件提供该第一电流；以及
在没有该禁能的备用帮浦组件情况下，藉由该帮浦元件提供足以使得该DRAM的该储存库以该刷新率操作的一第二电流。
20.如权利要求19所述的操作方法，其中当该备用帮浦组件被致能时，另包含：
基于该DRAM的该储存库被指示操作的该刷新率，判定足以使得该储存库以该刷新率操作的备用帮浦元件的数量；
基于所判定之备用帮浦元件的数量，致能一第一备用帮浦元件与一第二备用帮浦元件之一或多个备用帮浦元件；
基于所判定之备用帮浦元件的数量，禁能剩余的备用帮浦元件；以及
藉由该帮浦元件结合该一或多个致能的备用帮浦元件，提供足以使得该DRAM的该储存库以该刷新率操作的该第一电流。
CN201710966439.3A 2017-06-12 2017-10-17 Dram的帮浦系统及其操作方法 Active CN109031983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/620,249 2017-06-12
US15/620,249 US10153032B1 (en) 2017-06-12 2017-06-12 Pump system of a DRAM and method for operating the same

Publications (2)

Publication Number Publication Date
CN109031983A CN109031983A (zh) 2018-12-18
CN109031983B true CN109031983B (zh) 2020-08-14

Family

ID=64535923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710966439.3A Active CN109031983B (zh) 2017-06-12 2017-10-17 Dram的帮浦系统及其操作方法

Country Status (3)

Country Link
US (1) US10153032B1 (zh)
CN (1) CN109031983B (zh)
TW (1) TWI694440B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
US10978137B1 (en) * 2020-02-19 2021-04-13 Nany A Technology Corporation Memory device and method of operating the same
US11641160B1 (en) * 2022-05-11 2023-05-02 Nanya Technology Corporation Power providing circuit and power providing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751357A (zh) * 2003-02-19 2006-03-22 飞思卡尔半导体公司 具有可变刷新控制的存储器及其可变刷新控制方法
CN104766624A (zh) * 2014-01-06 2015-07-08 晶豪科技股份有限公司 自动更新存储器单元的方法及使用其的半导体存储装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315570A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
US5717644A (en) * 1996-10-09 1998-02-10 International Business Machines Corporation Apparatus for varying the refresh rate for a DRAM in response to variation in operating voltages and method thereof
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
KR100587640B1 (ko) * 2003-11-22 2006-06-08 주식회사 하이닉스반도체 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법
KR100645050B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
US20070081366A1 (en) * 2005-10-11 2007-04-12 Ernst Stahl Capacitive coupling assisted voltage switching
US7793172B2 (en) * 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
US7619934B2 (en) * 2006-12-20 2009-11-17 Spansion Llc Method and apparatus for adaptive memory cell overerase compensation
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
KR20110093086A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
TWI474679B (zh) * 2011-05-16 2015-02-21 Via Tech Inc 橋接器以及其操作方法
US9230636B2 (en) * 2013-12-20 2016-01-05 Intel Corporation Apparatus for dual purpose charge pump
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1751357A (zh) * 2003-02-19 2006-03-22 飞思卡尔半导体公司 具有可变刷新控制的存储器及其可变刷新控制方法
CN104766624A (zh) * 2014-01-06 2015-07-08 晶豪科技股份有限公司 自动更新存储器单元的方法及使用其的半导体存储装置

Also Published As

Publication number Publication date
CN109031983A (zh) 2018-12-18
TW201903766A (zh) 2019-01-16
TWI694440B (zh) 2020-05-21
US10153032B1 (en) 2018-12-11
US20180358081A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
KR101652874B1 (ko) 메모리 장치를 위한 온 칩 리던던시 수리
KR101865260B1 (ko) 하이브리드 메모리 모듈들을 위한 메모리의 i/o들을 구성하기 위한 장치들 및 방법들
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
CN109031983B (zh) Dram的帮浦系统及其操作方法
DE112012006161B4 (de) Integrierter Selbsttest für Stapelspeicherarchitektur
DE112011106030T5 (de) Selbstreparaturlogik für eine Stapelspeicherarchitektur
DE112011106076T5 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
CN117524279A (zh) 具有虚拟体化架构的sram及包括其的系统和方法
US8601327B2 (en) Semiconductor memory device
US20080080264A1 (en) Internal voltage generator
US10592367B2 (en) Redundancy implementation using bytewise shifting
EP2847765A1 (en) Circuits configured to remain in a non-program state during a power-down event
CN103310849A (zh) 测试电路、存储器系统以及存储器系统的测试方法
CN102708923A (zh) 半导体集成电路以及控制方法
CN114550791A (zh) 备用电路修补位置确定方法及装置、集成电路修补方法
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US9165686B2 (en) Test mediation device, system for testing memory device and method for testing memory device
US20140181456A1 (en) Memory, memory controller, memory system including the memory and the memory controller, and operating method of the memory system
TW201312566A (zh) 於交叉點陣列中透過耦合電容器之地磚層級突返檢測技術
US10529438B2 (en) DRAM and method of designing the same
CN103077748B (zh) 静态随机存取存储器的合并内建自我测试方法
US10049719B1 (en) Voltage system and method for operating the same
KR20120109205A (ko) 반도체 집적회로
KR20080106323A (ko) 전원 테스트 구조
CN104733038A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant