CN109003979A - 垂直式存储器及其制作方法 - Google Patents
垂直式存储器及其制作方法 Download PDFInfo
- Publication number
- CN109003979A CN109003979A CN201710473880.8A CN201710473880A CN109003979A CN 109003979 A CN109003979 A CN 109003979A CN 201710473880 A CN201710473880 A CN 201710473880A CN 109003979 A CN109003979 A CN 109003979A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- memory
- hole
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000003860 storage Methods 0.000 claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000009825 accumulation Methods 0.000 claims description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000005641 tunneling Effects 0.000 abstract 3
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 238000005036 potential barrier Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 210000003626 afferent pathway Anatomy 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种垂直式存储器及其制作方法，该垂直式存储器包括多个存储单元，沿垂直于基底表面的第一方向依序堆叠，其中各存储单元包括通道层、栅极、存储层、隧穿层、阻挡层及空气间隙层。通道层沿第一方向延伸，而栅极沿着平行于基底表面的第二方向设置于通道层的一侧。存储层设置于通道层与栅极之间，并沿第一方向延伸。隧穿层设置于通道层与存储层之间，并沿第一方向延伸。阻挡层设置于栅极与存储层之间，其中阻挡层覆盖栅极的顶面、底面及侧面。空气间隙层沿第一方向延伸，并设置于存储层与阻挡层之间或设置于存储层与隧穿层之间。
Description
技术领域
本发明涉及一种垂直式存储器及其制作方法，尤其是涉及一种具有较佳效能的图像感测器及其制作方法。
背景技术
对于传统的平面式存储器结构而言，存储单元(cell)中的栅极、源极、以及漏极等部件都设置在同一平面上，故有效存储单元的面积仅能依靠改变曝光机台的曝光线宽(CD)来微缩化(scale down)，其存储器单位面积下所能制作的存储单元数目很难有突破性的成长。特别是现今的存储器制作工艺已进入了线宽40纳米(nm)以下的世代，具备如此线宽能力的曝光机台所费不赀，故制作工艺技术的开发成本十分昂贵。现今业界中有开发出许多制作工艺，得以使用现有的曝光机台制作出尺寸更为微缩的元件或结构，然该些制作工艺大多相当复杂，容易导致产品良率的下降，是为其一大缺点。再者，对于平面式存储器结构而言，当尺寸微缩到一定程度以下时，相邻存储单元之间必定会有严重的干扰效应，导致电性的劣化。
鉴于现今平面式存储器结构在尺寸微缩方面已到达了瓶颈，业界遂开始研究开发垂直式的存储器，以大幅地降低有效存储单元所需的面积，以期存储器的存储单元数目能有突破性的成长。然而，如何改良以增进垂直式的存储器的写入/抹除效率及电荷保持性仍为所述技术领域的技术人员须努力研究的课题。
发明内容
本发明提供了一种具有空气间隙层的垂直式存储器及其制作方法，以改善垂直式存储器的效能。
本发明的实施例提供了一种垂直式存储器，其包括多个存储单元，存储单元沿垂直于一基底表面的一第一方向依序堆叠，其中各存储单元包括一通道层、一栅极、一存储层、一隧穿层、一阻挡层以及一空气间隙层。通道层沿第一方向延伸，而栅极沿着平行于基底表面的一第二方向设置于通道层的一侧。存储层设置于通道层与栅极之间，并沿第一方向延伸。隧穿层设置于通道层与存储层之间，并沿第一方向延伸。阻挡层设置于栅极与存储层之间，其中阻挡层覆盖栅极的一顶面、一底面及一侧面。空气间隙层沿第一方向延伸，并设置于存储层与阻挡层之间或设置于存储层与隧穿层之间。
本发明的实施例另提供了一种垂直式存储器的制作方法，其包括下列步骤。首先，提供一基底，在基底上形成由多个绝缘层与多个第一牺牲层所交替堆叠的一多层结构。在多层结构中形成一第一通孔，其中第一通孔沿垂直于基底表面的一第一方向延伸。接着，在第一通孔的侧壁表面形成沿第一方向延伸的一第二牺牲层、一存储层、一隧穿层与一通道层，其中隧穿层设置于存储层与通道层之间。在多层结构中形成一第二通孔，邻近于第一通孔设置，并由第二通孔移除第一牺牲层，以形成多个凹槽。然后，在凹槽中分别共形地形成一个阻挡层，并于凹槽中分别形成一栅极填满各凹槽，其中栅极沿着平行于基底表面的一第二方向设置于通道层的一侧，阻挡层设置于栅极与存储层之间，且阻挡层覆盖栅极的一顶面、一底面及一侧面。接着，移除第二牺牲层，以形成沿第一方向延伸的一空气间隙层。
附图说明
图1为本发明垂直式存储器的第一实施例的剖面示意图；
图2为沿图1中切线A-A’的俯视图；
图3至图9为本发明垂直式存储器制作方法的第一实施例的制作工艺示意图；
图10为本发明垂直式存储器制作方法的第一实施例的步骤流程图；
图11为本发明垂直式存储器的第二实施例的剖面示意图；
图12为沿图11中切线B-B’的俯视图；
图13至图14为本发明垂直式存储器制作方法的第二实施例的制作工艺示意图。
符号说明
1、2 垂直式存储器
10 存储器串列
20a、20b、20c、20d 柱状结构
30 多层结构
100 基底
101 存储单元
102 通道层
104 栅极
106 存储层
108 隧穿层
110 阻挡层
112 空气间隙层
114 源极线
116 隔离结构
118 氧化物柱
120 绝缘层
122 第一多晶硅层
124 第二多晶硅层
126 第一选择栅极
128 绝缘部分
130 介电部分
132 第二选择栅极
134 覆盖层
136 第一牺牲层
138 第一通孔
140 第二牺牲层
142 第二通孔
144 凹槽
D1 第一方向
D2 第二方向
S10～S20 步骤
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的垂直式存储器及其制作方法及所欲达成的功效。
请参考图1与图2，图1为本发明垂直式存储器的第一实施例的剖面示意图，而图2为沿图1中切线A-A’的俯视图。为了使读者容易了解本发明特征，剖面示意图或俯视图中各膜层或元件的尺寸及比例并不完全依照实际的尺寸及比例绘示，且本发明各膜层或元件的尺寸及比例并不以图式所示为限。如图1与图2所示，本实施例的垂直式存储器1包括一基底100及多条存储器串列10，其中存储器串列10设置于基底100上。为了突显本发明的特征，图1仅绘示出两条存储器串列10作为示意，但本发明并不以此为限。在本实施例中，基底100可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或绝缘层覆硅(silicon-on-insulator，SOI)基底，但并不以此为限。各个存储器串列10是由多个存储单元101沿垂直于基底100表面的一第一方向D1依序堆叠所构成，其中各存储单元101包括一通道层102、一栅极104、一存储层106、一隧穿层108、一阻挡层110以及一空气间隙层112。通道层102沿第一方向D1延伸，其中本实施例的通道层102为多晶硅层，如n型或p型的多晶硅层，但不以此为限。在其他实施例中，通道层102可包括其他适合的半导体材料。栅极104沿着平行于基底100表面的一第二方向D2设置于通道层102的一侧，其中本实施例的第一方向D1垂直于第二方向D2，且第二方向D2平行于基底100的表面。本实施例的栅极104包括金属材料，但不以此为限。在其他实施例中，栅极104可包括多晶硅或其他适合的导电材料。存储层106设置于通道层102与栅极104之间，隧穿层108设置于通道层102与存储层106之间，阻挡层110设置于栅极104与存储层106之间，其中存储层106及隧穿层108沿第一方向D1延伸，而阻挡层110覆盖栅极104的一顶面、一底面及面对存储层106的一侧面。在本实施例中，存储层106为一氮化硅层，隧穿层108为一氧化硅层，而阻挡层110为一氧化铝层，但不以此为限。由此，存储层106的两侧分别受到隧穿层108与阻挡层110所包覆。在此设置下，两侧的隧穿层108与阻挡层110作为存储层106与外部结构之间的绝缘层，使电荷得以存储在存储层106中，以达到数据存储的效果。再者，栅极104可为存储单元101的控制栅(CG)，用以控制存储层106中所存储的电荷的释放与否，以进行数据的存储及消除。此外，在其他实施例中，阻挡层110也可包括其他适合的高介电常数材料或绝缘材料，而隧穿层108也可包括其他适合的绝缘材料。
空气间隙层112沿第一方向D1延伸，且本实施例的空气间隙层112设置于存储层106与阻挡层110之间，但空气间隙层112设置的位置并不以此为限。举例而言，以往使用多晶硅作为栅极以及使用氧化硅作为阻挡层的垂直式存储器，其中电子从栅极回灌至存储层所需克服的势垒为约3.2电子伏特。在本实施例中，栅极104为金属并在栅极104与存储层106之间多了一层空气间隙层112，此时电子从栅极104回灌至存储层106所需克服的势垒为约5.2电子伏特。因此，当本实施例的存储单元101处于抹除(erase)的阶段时，由于空气间隙层112存在于存储层106与阻挡层110之间，使得原先欲从栅极104回灌至存储层106的电子受到空气间隙层112产生的高势垒所阻挡，减少电子从栅极104回灌至存储层106发生的机率，进而提升存储单元101与垂直式存储器1的抹除效率。
另一方面，本实施例的垂直式存储器1包括多个柱状结构20a，其中柱状结构20a设置于基底100上，且任一个柱状结构20a设置于一条存储器串列10之中，或是说一个柱状结构20a被一条存储器串列10所包围。为了突显本发明的特征，图1仅绘示出两个柱状结构20a作为示意，但本发明并不以此为限。柱状结构20a包括一氧化物柱118、通道层102、存储层106、隧穿层108及空气间隙层112。氧化物柱118设置于柱状结构20a的中心，并沿第一方向D1从基底100向上延伸。本实施例氧化物柱118的材料为氧化硅，但不以此为限。在其他实施例中，氧化物柱118的材料也可包括其他适合的绝缘材料。如图2所示，通道层102、隧穿层108、存储层106及空气间隙层112以氧化物柱118为中心，以平行于基底100的表面(或沿第二方向D2)依序地由内往外环状包围氧化物柱118，形成同心圆环。此外，柱状结构20a外的栅极104及阻挡层110也环状包围柱状结构20a。换言之，对于同一条存储器串列10中互相堆叠的存储单元101而言，各存储单元101中的栅极104分别对应柱状结构20a中同一通道层102、存储层106、隧穿层108及空气间隙层112的一部分，因此同一条存储器串列10中的各存储单元101的通道层102、存储层106、隧穿层108及空气间隙层112互相连通。此外，在存储器串列10中，任两相邻的存储单元101的栅极104由一绝缘层120隔开，而这些绝缘层120也环状包围柱状结构20a，并位于上、下相邻的存储单元101的阻挡层110之间。本实施例的绝缘层120包括氧化物，例如氧化硅，但不以此为限。
如图1所示，本实施例的存储单元101另包括一源极线114与一隔离结构116，两者都沿第一方向D1延伸。栅极104设置于通道层102与源极线114之间，且源极线114可与通道层102电连接(未示于图1)。由此，存储信号可经由源极线114传入通道层102中，而作为控制栅的栅极104可产生电场，使电荷会固限在存储层106中，达成数据存储的效果。源极线114可包括导电材料如掺杂多晶硅，或是金属如钨、钛、钴、镍或其合金等。隔离结构116设置于栅极104与源极线114之间，可包括绝缘材料，使得栅极104与源极线114电性隔绝。简而言之，在本实施例中，一条存储器串列10中的存储单元101是对应同一条源极线114，且存储器串列10与其所对应的源极线114之间以隔离结构116隔开，但不以此为限。
在本实施例的垂直式存储器1中，柱状结构20a另可选择性地包括一第一多晶硅层122，设置于柱状结构20a靠近基底100的一端，并位于通道层102底部与基底100之间，或是位于最下层的存储单元101的通道层102与基底100之间。此外，存储器串列10于靠近基底100的一端可选择性地包括一第一选择栅极126、一绝缘部分128与一介电部分130。第一选择栅极126对应第一多晶硅层122设置并设置于最下层的存储单元101的栅极104与基底100之间，且第一选择栅极126是作为源极端选择栅极(SGS)。绝缘部分128对应第一选择栅极126设置于第一多晶硅层122上，并设置于第一多晶硅层122与第一选择栅极126之间，且介电部分130设置于第一选择栅极126与绝缘部分128之间。换言之，第一选择栅极126、绝缘部分128、介电部分130与第一多晶硅层122可视为存储器串列10中的一个选择晶体管(selecttransistor)。本实施例绝缘部分128的材料可包括氧化硅，但不以此为限。第一选择栅极126的材料可与前文的栅极104相同，而介电部分130的材料可与前文的阻挡层110相同，于此不再赘述。另一方面，存储器串列10于相反于基底100的另一端(在图1中为存储器串列10的顶端)可选择性地包括一第二选择栅极132，其作为漏极端选择栅极(SGD)。第二选择栅极132的设置方式与存储单元101的栅极104类似，且对应于柱状结构20a中的通道层102、隧穿层108、存储层106、空气间隙层112，并通过阻挡层110将第二选择栅极132与柱状结构20a隔开。第二选择栅极132与上述的元件可视为存储器串列10中的另一个选择晶体管。第二选择栅极132的材料可与前文的栅极104相同，而上述第二选择栅极132对应的其余元件的材料选择都已于前文介绍，于此不再赘述。简而言之，在本实施例的存储器串列10中，存储单元101的栅极104都设置于第一选择栅极126与第二选择栅极132之间，而存储单元101都设置于两选择晶体管之间，但不以此为限。
在本实施例中，柱状结构20a另可选择性地包括一第二多晶硅层124，设置于柱状结构20a相反于基底100的另一端，并位于通道层102上。换言之，第一多晶硅层122与第二多晶硅层124分别设置于柱状结构20a的两端，因此存储单元101(或存储器串列10)的通道层102设置于第一多晶硅层122与第二多晶硅层124之间。第二多晶硅层124可用来作为接触垫，并可跟垂直式存储器1中的其他信号线(未示于图1中)电连接。此外，本实施例柱状结构20a具有第二多晶硅层124的一端突出于存储器串列10，其中空气间隙层112的顶面与存储器串列10的顶面共平面，且邻近第二多晶硅层124的部分存储层106突出于空气间隙层112与存储器串列10，并没有被空气间隙层112与存储器串列10包覆。此外，垂直式存储器1另包括一覆盖层134，覆盖存储器串列10、柱状结构20a、源极线114与隔离结构116，换言之，覆盖层134覆盖了第二多晶硅层124、空气间隙层112、存储层106以及阻档层110。
请参考图3至图10，图3至图9为本发明垂直式存储器制作方法的第一实施例的制作工艺示意图，而图10为本发明垂直式存储器制作方法的第一实施例的步骤流程图。首先如图3所示，提供基底100，在基底100上形成由多个绝缘层120与多个第一牺牲层136所交替堆叠的一多层结构30。举例而言，多层结构30可通过沉积制作工艺分别轮流地沉积绝缘层120与第一牺牲层136所形成，其中最下层与最上层的绝缘层120较厚于此两者之间的绝缘层120。本实施例的第一牺牲层136为氮化硅，但不以此为限。然后，在多层结构30中形成多个第一通孔138(图3仅绘示两个第一通孔138作为示意)，其中第一通孔138沿垂直于基底100表面的第一方向D1延伸。举例而言，第一通孔138可通过光刻暨蚀刻制作工艺所形成。接着，如图4所示，在第一通孔138的底部形成第一多晶硅层122，且第一多晶硅层122填满第一通孔138的底部。举例而言，第一多晶硅层122可通过外延方法形成。然后，在第一多晶硅层122上的第一通孔138的侧壁表面形成沿第一方向D1延伸的第二牺牲层140、存储层106、隧穿层108与通道层102。在本实施例中，是以第二牺牲层140、存储层106、隧穿层108与通道层102的顺序依序形成于第一通孔138的侧壁表面上，使得存储层106设置于第一通孔138的侧壁表面与通道层102之间，隧穿层108设置于存储层106与通道层102之间，而第二牺牲层140设置于存储层106与第一通孔138的侧壁表面之间。另外，本实施例的第二牺牲层140的材料包括氧化物例如氧化硅，但不以此为限。在形成完通道层102后，第一通孔138的中心部分未被填满，而本实施例在形成完通道层102后形成氧化物柱118以填满第一通孔138。此时，第二牺牲层140、存储层106、隧穿层108、通道层102与氧化物柱118可构成一柱状结构20b。第二牺牲层140、存储层106、隧穿层108、通道层102与氧化物柱118可例如是以沉积制作工艺分别形成，但不以此为限。
接着，如图5所示，先移除第一通孔138顶端的部分第二牺牲层140、部分存储层106、部分隧穿层108、部分通道层102与部分氧化物柱118及其邻近的一部分的绝缘层120以形成一开口，再于开口中形成第二多晶硅层124。举例而言，开口可通过光刻暨蚀刻制作工艺所形成，而第二多晶硅层124可通过外延方法形成。然后，如图6所示，在多层结构30中形成沿着第一方向D1延伸的至少一第二通孔142，邻近于第一通孔138设置，也可视为邻近于柱状结构20b设置，本实施例的第二通孔142举例可位于相邻第一通孔138之间。第二通孔142贯穿多层结构30，以暴露出多层结构30中各绝缘层120及各第一牺牲层136的侧面。接着，由第二通孔142移除第一牺牲层136以形成多个凹槽144。举例而言，可通过(但不限于)湿蚀刻制作工艺并将蚀刻液通入第二通孔142中，使蚀刻液与被暴露的第一牺牲层136接触并产生反应。另外，可使用对于绝缘层120及第一牺牲层136具有高选择蚀刻比的蚀刻液，以于移除第一牺牲层136的同时并保留绝缘层120。需注意的是，移除第一牺牲层136或形成凹槽144的方法不限于湿蚀刻制作工艺，可使用任何适合的其他制作工艺来完成此步骤。然后，通过对应第一多晶硅层122的凹槽144于第一多晶硅层122的表面形成绝缘部分128，其形成方式举例包括氧化制作工艺，但不以此为限。
接着，如图7所示，在各凹槽144中分别共形地(conformally)形成一阻挡层110，其中阻挡层110并未将凹槽144完全填满。然后，在尚未填满的凹槽144内分别形成导电材料并填满各凹槽114，作为栅极104。此时，栅极104沿着平行于基底100表面的第二方向D2设置于通道层102的一侧，阻挡层110设置于栅极104与存储层106之间，且阻挡层110覆盖栅极104的顶面、底面及邻近通道层102的侧面。举例而言，阻挡层110与栅极104可分别以沉积制作工艺依序形成，但不以此为限。在本实施例中，最靠近基底100的栅极104及阻挡层110分别作为第一选择栅极126与介电部分130，而最远离基底100的栅极104作为第二选择栅极132。
接着，如图8所示，在第二通孔142中形成沿第一方向D1延伸的隔离结构116与源极线114。举例而言，可先于第二通孔142的侧壁表面形成隔离结构116，其中隔离结构116并未将第二通孔142完全填满。然后，再于第二通孔142中形成源极线114并填满第二通孔142，使得隔离结构116位于栅极104与源极线114之间。隔离结构116与源极线114可分别通过沉积制作工艺依序形成，但不以此为限。然后，移除多层结构30中位于最上层的绝缘层120以及隔离结构116与源极线114的顶部，以暴露出一部分的第二牺牲层140及第二多晶硅层124。此步骤可通过蚀刻制作工艺所进行，但不以此为限。
接着，如图9所示，移除第二牺牲层140以形成沿第一方向D1延伸的空气间隙层112。由于一部分位于顶部的第二牺牲层140已被暴露，因此上述移除步骤可包括蚀刻制作工艺，且蚀刻剂能够与第二牺牲层140接触产生反应，进而沿着第一方向D1将整个第二牺牲层140移除。此时，空气间隙层112、存储层106、隧穿层108、通道层102与氧化物柱118可构成柱状结构20a。然后，在第一通孔138(亦即图9的柱状结构20a)、多层结构30、隔离结构116与源极线114上全面形成一覆盖层134，其中覆盖层134封闭空气间隙层112，由此形成如图1所示的垂直式存储器1。
综上所述，本发明垂直式存储器1的制作方法主要包括图10所示的步骤：
步骤S10：提供一基底，在基底上形成由多个绝缘层与多个第一牺牲层所交替堆叠的一多层结构；
步骤S12：在多层结构中形成一第一通孔，其中第一通孔沿垂直于基底表面的一第一方向延伸；
步骤S14：在第一通孔的侧壁表面形成沿第一方向延伸的一第二牺牲层、一存储层、一隧穿层与一通道层，其中存储层设置于第一通孔的侧壁表面与通道层之间，隧穿层设置于存储层与通道层之间；
步骤S16：在多层结构中形成一第二通孔，邻近于第一通孔设置，并由第二通孔移除第一牺牲层，以形成多个凹槽；
步骤S18：在凹槽中分别共形地形成一个阻挡层，并于凹槽中分别形成一栅极填满各凹槽，其中栅极沿着平行于基底表面的一第二方向设置于通道层的一侧，阻挡层设置于栅极与存储层之间，且阻挡层覆盖栅极的一顶面、一底面及一侧面；以及
步骤S20：移除第二牺牲层，以形成沿第一方向延伸的一空气间隙层。
本发明的垂直式存储器及其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图11与图12，图11为本发明垂直式存储器的第二实施例的剖面示意图，而图12为沿图11中切线B-B’的俯视图。如图11所示，本实施例与第一实施例不同的地方在于，垂直式存储器2的空气间隙层112设置于存储层106与隧穿层108之间。因此，如图12所示，本实施例的通道层102、隧穿层108、空气间隙层112及存储层106是以氧化物柱118为中心，沿第二方向D2(或平行于基底100表面的方向)依序地由内往外环状包围氧化物柱118以构成柱状结构20c。此外，如图11所示，空气间隙层112及存储层106的顶面与存储器串列10的顶面共平面，且邻近第二多晶硅层124的隧穿层108的一部分突出于空气间隙层112、存储层106与存储器串列10，并没有被空气间隙层112、存储层106与存储器串列10包覆。一般而言，现有的垂直式存储器于抹除的阶段时，会沿通道层至存储层的方向将空穴注入至存储层，以提升抹除存储层中电荷的效率。然而，由于空穴必须穿透隧穿层才能移动至存储层，因此此举将破坏隧穿层的结构，进而使得存储层中的电子从隧穿层漏出的机率增加，反而使得垂直式存储器的电荷保持性不佳。相对的，由于本实施例的垂直式存储器2于存储层106与隧穿层108之间具有空气间隙层112，使得电子从存储层106移动至通道层102的过程中受到空气间隙层112产生的高势垒所阻挡，减少电子从存储层106往通道层102漏出的机率，进而提升存储单元101与垂直式存储器2的电荷保持性。
请参考图13与图14，其为本发明垂直式存储器制作方法的第二实施例的制作工艺示意图。在第二实施例中，图13是接续图3的制作工艺。如图13所示，本实施例与第一实施例不同的地方在于，本实施例是以存储层106、第二牺牲层140、隧穿层108与通道层102的顺序依序形成于第一通孔138的侧壁表面上，最后于第一通孔138的中心形成氧化物柱118以填满第一通孔138，而形成柱状结构20d。本实施例在形成图13所示的结构后，至形成栅极104及阻挡层110之间的步骤都类似于第一实施例，并可参考图5至图7，在此不再赘述。此外，本实施例与第一实施例另一不同的地方在于，在移除多层结构30中位于最上层的绝缘层120以及隔离结构116与源极线114的顶部之后，一部分的存储层106被暴露的。接着，如图14所示，通过蚀刻制作工艺移除被暴露的部分存储层106，使得原先被该部分存储层106包覆的第二牺牲层140于此时暴露出来，此移除过程并不以蚀刻制作工艺为限。在此之后的制作工艺与第一实施例相似，可参考图9的相关叙述，其中包括通过移除第二牺牲层140而于存储层106与穿遂层108之间形成空气间隙层112，以得到图11所示的垂直存储器1的结构，不再赘述。
综上所述，本发明垂直式存储器在存储层与阻挡层之间或在存储层与隧穿层之间设置空气间隙层。在空气间隙层设置于存储层与阻挡层之间的结构中，当垂直式存储器处于抹除阶段时，电子会受到空气间隙层产生的高势垒所阻挡，减少电子从栅极回灌至存储层发生的机率，进而提升垂直式存储器的抹除效率。在空气间隙层设置于存储层与隧穿层之间的结构中，电子从存储层移动至通道层的过程中会受到空气间隙层产生的高势垒所阻挡，能减少电子从存储层往通道层漏出的机率，进而提升垂直式存储器的电荷保持性。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (15)
1.一种垂直式存储器，包括：
多个存储单元，该多个存储单元沿垂直于一基底表面的一第一方向依序堆叠，其中各该存储单元包括：
通道层，沿该第一方向延伸；
栅极，沿着平行于该基底表面的一第二方向设置于该通道层的一侧；
存储层，设置于该通道层与该栅极之间，并沿该第一方向延伸；
隧穿层，设置于该通道层与该存储层之间，并沿该第一方向延伸；
阻挡层，设置于该栅极与该存储层之间，其中该阻挡层覆盖该栅极的一顶面、一底面及一侧面；以及
空气间隙层，沿该第一方向延伸，并设置于该存储层与该阻挡层之间或设置于该存储层与该隧穿层之间。
2.如权利要求1所述的垂直式存储器，其中各该存储单元另包括：
源极线，沿该第一方向延伸，其中该栅极设置于该通道层与该源极线之间；以及
隔离结构，沿该第一方向延伸并设置于该栅极与该源极线之间。
3.如权利要求1所述的垂直式存储器，其中该多个存储单元的该多个通道层互相连通，且该多个存储单元的该多个空气间隙层互相连通。
4.如权利要求1所述的垂直式存储器，其中任两相邻的该多个存储单元的该多个栅极由一绝缘层隔开。
5.如权利要求1所述的垂直式存储器，另包括第一多晶硅层与第二多晶硅层，其中该多个存储单元的该多个通道层设置于该第一多晶硅层与该第二多晶硅层之间，该第一多晶硅层设置于该通道层底部与该基底之间。
6.如权利要求5所述的垂直式存储器，另包括：
选择栅极，设置于最下层的该存储单元的该栅极与该基底之间；
绝缘部分，对应该选择栅极设置于该第一多晶硅层上；以及
介电部分，设置于该选择栅极与该绝缘部分之间。
7.如权利要求5所述的垂直式存储器，另包括覆盖层，覆盖该第二多晶硅层与最上层的该存储单元的该空气间隙层。
8.如权利要求1所述的垂直式存储器，其中该栅极包括金属，且该阻挡层包括高介电常数材料。
9.一种垂直式存储器的制作方法，包括：
提供一基底，在该基底上形成由多个绝缘层与多个第一牺牲层所交替堆叠的一多层结构；
在该多层结构中形成一第一通孔，其中该第一通孔沿垂直于该基底表面的一第一方向延伸；
在该第一通孔的侧壁表面形成沿该第一方向延伸的一第二牺牲层、一存储层、一隧穿层与一通道层，其中该隧穿层设置于该存储层与该通道层之间；
在该多层结构中形成一第二通孔，邻近于该第一通孔设置，并由该第二通孔移除该多个第一牺牲层，以形成多个凹槽；
在该多个凹槽中分别共形地(conformally)形成一个阻挡层，并于该多个凹槽中分别形成一栅极填满各该凹槽，其中该栅极沿着平行于该基底表面的一第二方向设置于该通道层的一侧，该阻挡层设置于该栅极与该存储层之间，且该阻挡层覆盖该栅极的一顶面、一底面及一侧面；以及
移除该第二牺牲层，以形成沿该第一方向延伸的一空气间隙层。
10.如权利要求9所述的垂直式存储器的制作方法，以该第二牺牲层、该存储层、该隧穿层与该通道层的顺序依序形成于该第一通孔的侧壁表面上。
11.如权利要求10所述的垂直式存储器的制作方法，在进行移除该第二牺牲层的步骤前，先移除该多层结构中位于最上层的该绝缘层，以暴露出一部分的该第二牺牲层。
12.如权利要求9所述的垂直式存储器的制作方法，以该存储层、该第二牺牲层、该隧穿层与该通道层的顺序依序形成于该第一通孔的侧壁表面上。
13.如权利要求12所述的垂直式存储器的制作方法，在进行移除该第二牺牲层的步骤前，先移除该多层结构中位于最上层的该绝缘层以及一部分的该存储层，以暴露出一部分的该第二牺牲层。
14.如权利要求9所述的垂直式存储器的制作方法，另包括于该第一通孔与该多层结构上形成一覆盖层，以封闭该空气间隙层。
15.如权利要求9所述的垂直式存储器的制作方法，在形成该多个阻挡层及该多个栅极后，另包括于该第二通孔中形成沿该第一方向延伸的一隔离结构与一源极线，其中该隔离结构位于该多个栅极与该源极线之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106118931A TWI627711B (zh) | 2017-06-07 | 2017-06-07 | 垂直式記憶體及其製作方法 |
| TW106118931 | 2017-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003979A true CN109003979A (zh) | 2018-12-14 |
| CN109003979B CN109003979B (zh) | 2020-09-29 |
Family
ID=63255890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710473880.8A Active CN109003979B (zh) | 2017-06-07 | 2017-06-21 | 垂直式存储器及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109003979B (zh) |
| TW (1) | TWI627711B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600422A (zh) * | 2019-08-28 | 2019-12-20 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| CN112885842A (zh) * | 2021-03-22 | 2021-06-01 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI701811B (zh) * | 2019-05-15 | 2020-08-11 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構 |
| CN112470276B (zh) * | 2020-10-19 | 2024-05-28 | 长江存储科技有限责任公司 | 带有具有梅花形状的沟道结构的三维存储器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643084B2 (en) * | 2010-07-15 | 2014-02-04 | Samsung Electronics Co., Ltd. | Vertical non-volatile memory device |
| US20150099339A1 (en) * | 2011-12-22 | 2015-04-09 | SK Hynix Inc. | Non-volatile memory device and method for fabricating the same |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| US20170154894A1 (en) * | 2015-12-01 | 2017-06-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8455940B2 (en) * | 2010-05-24 | 2013-06-04 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device |
| DE102012109612A1 (de) * | 2011-10-13 | 2013-04-18 | Samsung Electronics Co., Ltd. | Nichtflüchtige Speichervorrichtung, Programmierungsverfahren für nichtflüchtige Speichervorrichtungen und Speichersystem, das eine nichtflüchtiger Speichervorrichtung umfasst |
| US9177966B1 (en) * | 2014-07-08 | 2015-11-03 | Sandisk Technologies Inc. | Three dimensional NAND devices with air gap or low-k core |
| US9330763B1 (en) * | 2014-12-01 | 2016-05-03 | Sandisk Technologies Inc. | Operation modes for an inverted NAND architecture |
-
2017
- 2017-06-07 TW TW106118931A patent/TWI627711B/zh active
- 2017-06-21 CN CN201710473880.8A patent/CN109003979B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8643084B2 (en) * | 2010-07-15 | 2014-02-04 | Samsung Electronics Co., Ltd. | Vertical non-volatile memory device |
| US20150099339A1 (en) * | 2011-12-22 | 2015-04-09 | SK Hynix Inc. | Non-volatile memory device and method for fabricating the same |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| US20170154894A1 (en) * | 2015-12-01 | 2017-06-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600422A (zh) * | 2019-08-28 | 2019-12-20 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
| CN112885842A (zh) * | 2021-03-22 | 2021-06-01 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI627711B (zh) | 2018-06-21 |
| TW201903972A (zh) | 2019-01-16 |
| CN109003979B (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11751392B2 (en) | Fabrication method for a 3-dimensional NOR memory array | |
| US11201164B2 (en) | Memory devices | |
| CN105981171B (zh) | 至三维存储器阵列的多级接触及其制造方法 | |
| US10115632B1 (en) | Three-dimensional memory device having conductive support structures and method of making thereof | |
| CN109103200B (zh) | 半导体器件 | |
| KR101736982B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| CN102263065B (zh) | 非易失性存储器件及制造方法与包括其的存储模块和系统 | |
| CN103594475B (zh) | 半导体器件及其制造方法 | |
| CN109920793A (zh) | 3d存储器件及其制造方法 | |
| CN109003979A (zh) | 垂直式存储器及其制作方法 | |
| CN105845687A (zh) | 半导体存储器装置及其制造方法 | |
| CN110137178A (zh) | 3d存储器件及其制造方法 | |
| US11101288B2 (en) | Three-dimensional memory device containing plural work function word lines and methods of forming the same | |
| JP2006245579A (ja) | 電荷トラップメモリセルを有する半導体メモリとその形成方法 | |
| CN102468282A (zh) | 三维半导体器件及其制造方法 | |
| CN109103193A (zh) | 垂直存储器件 | |
| CN109037223A (zh) | 半导体存储器件及其制造方法 | |
| CN109698201A (zh) | 3d存储器件及其制造方法 | |
| US9118008B2 (en) | Field focusing features in a ReRAM cell | |
| KR20190122345A (ko) | 수직형 메모리 장치 | |
| US11063063B2 (en) | Three-dimensional memory device containing plural work function word lines and methods of forming the same | |
| CN109037210A (zh) | 半导体存储器件及其制造方法 | |
| US9114980B2 (en) | Field focusing features in a ReRAM cell | |
| US11257835B2 (en) | Three-dimensional memory device containing a dummy memory film isolation structure and method of making thereof | |
| WO2024076851A1 (en) | Multi-tier memory device with different width central staircase regions in different vertical tiers and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200824 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |