CN109003936A - Soi衬底、半导体器件及其形成方法 - Google Patents
Soi衬底、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109003936A CN109003936A CN201810718302.0A CN201810718302A CN109003936A CN 109003936 A CN109003936 A CN 109003936A CN 201810718302 A CN201810718302 A CN 201810718302A CN 109003936 A CN109003936 A CN 109003936A
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon layer
- layer
- groove
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 289
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 289
- 239000010703 silicon Substances 0.000 claims abstract description 289
- 239000002210 silicon-based material Substances 0.000 claims abstract description 46
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000003780 insertion Methods 0.000 claims description 25
- 230000037431 insertion Effects 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 26
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种SOI衬底、半导体器件及其形成方法。该SOI衬底包括：提供第一硅衬底，所述第一硅衬底包括第一硅层；提供第二硅衬底，所述第二硅衬底包括第三硅层和氧化层，所述氧化层的表面存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料，所述第三硅层与所述第一硅层为相同掺杂类型；键合所述第一硅衬底的一个表面和所述第二硅衬底的氧化层表面，以形成所述SOI衬底。本发明抑制了SOI结构的自加热效应和浮体效应，并且抑制了SOI结构的自加热效应。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种SOI衬底、半导体器件及其形成方法。
背景技术
SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅，该技术是在顶硅层和背衬底之间引入了一层氧化物层。相比于体硅衬底等，SOI衬底在器件性能上具有以下优点：减小了寄生电容、具有更低功耗、消除了闩锁效应、抑制了衬底的脉冲电流干扰等。
SOI的性能也受到自身结构的影响。由于SOI结构中的氧化物层热传导率较低，使得器件产生的热量不能很快通过背衬底释放出去，不断产生的热量很快地在有源区积累，导致SOI器件的“自加热效应”尤为明显。SOI结构的自加热效应造成器件的饱和驱动电流下降、跨导畸变以及载流子的负微分迁移率形成等，使得SOI技术的应用受到一定限制。
“浮体效应”是限制SOI技术应用的另一个问题。根据顶硅层厚度与最大耗尽层宽度Xdmax的关系，SOI期间可分为薄膜全耗尽(FD-SOI)器件和厚膜部分耗尽(PD SOI)器件。对于厚膜部分耗尽SOI器件，顶硅层厚度大于2Xdmax，正、背界面的耗尽层之间存在一块中性区域，由于氧化物层的隔离作用，顶硅层相对于背衬底是处于电学浮空状态，这种浮体结构会给器件特性带来显著的影响，称之为“浮体效应”。浮体效应是SOI器件特有的问题，它会引起翘曲效应、寄生双极晶体管效应、反常的亚阈值倾斜、器件的阈值电压漂移等等。浮体效应不仅会降低器件增益、导致器件工作不稳定，还将使漏击穿电压降低、并引起单管闩锁效应，带来较大的关态泄漏电流，导致功耗增加。这些都将限制器件在电路中的应用，尤其使速度与功耗的折中设计变得更为困难。
发明内容
本发明要解决的问题是：抑制SOI结构的自加热效应和浮体效应，以及抑制SOI结构的自加热效应。
根据本发明的第一方面，提供了一种SOI衬底的形成方法，包括：
提供第一硅衬底，所述第一硅衬底包括第一硅层；
提供第二硅衬底，所述第二硅衬底包括第三硅层和氧化层，所述氧化层的表面存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料，所述第三硅层与所述第一硅层为相同掺杂类型；
键合所述第一硅衬底的一个表面和所述第二硅衬底的氧化层表面，以形成所述SOI衬底。
可选地，所述第一硅衬底还包括第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的。
可选地，提供第一硅衬底包括：
提供第一硅片作为所述第一硅层；
在所述第一硅片的一个表面进行外延生长，以形成所述第二硅层。
可选地，提供第二硅衬底包括：
提供第二硅片；
在室温下，对所述第二硅片的一个表面进行热氧化，以形成所述氧化层，所述氧化层下方的硅层作为所述第三硅层；
在所述氧化层的表面进行刻蚀，以形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材料。
可选地，形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材料包括：
采用光刻工艺在所述氧化层的表面定义所述凹槽的形状；
采用干法刻蚀在所述氧化层的表面进行刻蚀，形成贯穿所述氧化层的所述凹槽；
采用化学气相沉积工艺在所述凹槽中填充硅材料。
根据本发明的第二方面，提出一种SOI衬底，包括：
第一硅层，作为背衬底；
位于所述第一硅层上方的氧化层，存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料以作为嵌入硅层；
位于所述氧化层上方的第三硅层作为顶层硅，所述第三硅层与所述第一硅层为相同掺杂类型。
可选地，所述氧化层中具有多个凹槽。
可选地，所述凹槽呈阵列排布。
可选地，所述凹槽为圆形凹槽，或，所述凹槽为条形凹槽。
可选地，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层。
根据本发明的第三方面，提出一种半导体器件的形成方法，包括：
提供如上所述的SOI衬底；
在所述第三硅层中有源区的内侧刻蚀沟槽，并在所述沟槽中填充绝缘材料以形成隔离所述有源区的隔离区；
在所述第三硅层上方注入所述第一硅层掺杂类型的离子，并执行退火激活操作，以在所述第三硅层底部、所述凹槽上方形成重掺杂硅层；
从所述有源区的两侧、隔离区的内侧上方注入与所述第一硅层掺杂类型不同的离子，并执行退火激活操作，分别形成源区和漏区，并在所述第三硅层上方形成与所述重掺杂硅层形状对应的栅氧层和多晶硅栅。
可选地，形成所述重掺杂硅层包括：
利用光刻工艺，通过栅极掩膜定义所述重掺杂硅层的形状；
在所述栅极掩模上方注入所述第一硅层掺杂类型的离子，并执行退火激活操作，以在所述第三硅层底部沉积形成所述重掺杂硅层。
可选地，在所述SOI衬底中，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层；
在所述隔离区的外侧设置贯穿所述第三硅层和所述氧化层的硅通孔，所述硅通孔与所述第二硅层接触。
可选地，所述重掺杂硅层的掺杂浓度大于所述凹槽内硅材料的掺杂浓度，并大于第一硅层的掺杂浓度。
根据本发明的第四方面，提出一种半导体器件，包括：
如上所述的SOI衬底；
位于所述第三硅层中有源区内侧、由绝缘材料构成的隔离区，用于隔离有源区；
位于所述第三硅层底、所述凹槽上方的重掺杂硅层，所述重掺杂硅层与所述第一硅层为相同掺杂类型；
分别位于所述有源区两侧、隔离区内侧的源区和漏区，以及位于所述第三硅层上方与所述重掺杂硅层形状对应的栅氧层和在所述栅氧层上方的多晶硅栅。
可选地，在所述SOI衬底中，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层；
还包括位于所述隔离区的外侧、贯穿所述第三硅层和所述氧化层的硅通孔，所述硅通孔与所述第二硅层接触。
根据本发明的半导体器件，在SOI衬底的氧化层中形成嵌入硅层，并且在嵌入硅层上方的顶硅层底部形成重掺杂硅层，该重掺杂硅层和嵌入硅层以及背衬底形成PNP/NPN双极性晶体管，将背衬底接地即可将顶层硅底部积累的空穴/电子导出，从而可抑制SOI结构的浮体效应；并且由于在氧化层中形成贯穿的硅材料层，使得顶层硅中积聚的热量可通过该硅材料层传到至背衬底进行散热，从而可抑制SOI结构的自加热效应。
此外，通过设置贯穿顶层硅和氧化层并与氧化层中的嵌入硅层相接触的硅通孔，使得嵌入硅层的电位可控，可促进空穴/电子的漂移，促进浮体效应的消除。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1是根据本发明的一个实施例的SOI衬底的形成方法的流程图；
图2a、2b、2c是根据本发明的一个实施例的SOI衬底在部分形成阶段的截面示意图；
图3a、3b是根据本发明的另一个实施例的SOI衬底在部分形成阶段的截面示意图；
图4是根据本发明的一个实施例的SOI衬底的截面示意图；
图5是根据本发明的一个实施例的半导体器件的形成方法的流程图；
图6是根据本发明的一个实施例的半导体器件的形成方法中形成所述重掺杂硅层的示意图；
图7是根据本发明的一个实施例的半导体器件的截面示意图；
图8是根据本发明的另一个实施例的半导体器件的截面示意图；
图9是根据本发明的又一个实施例的半导体器件的截面示意图。
附图标记说明：
10-第一硅衬底，20-第二硅衬底，101-第一硅层，102-第二硅层，103-氧化层，104-隔离区，105-源区，106-重掺杂硅层，107-轻掺杂区，108-栅氧层，109-多晶硅栅，110-间隔区，112-第三硅层，115-漏区，121-凹槽，122-嵌入硅层，130-栅极掩膜，131-源极，132-漏极，133-栅极。
具体实施方式
如前所述，在常见SOI结构中，由于氧化物层的隔离作用，顶硅层相对于背衬底是处于电学浮空状态，产生浮体效应，给器件性能带来影响。此外，氧化物层的隔离作用还带来自加热效应。鉴于此，本发明提出了一种改进的SOI结构，以及采用该SOI结构的半导体器件及其形成方法。根据本发明的实施例，在SOI衬底的氧化层中形成嵌入硅层，并且在嵌入硅层上方的顶硅层底部形成重掺杂硅层，该重掺杂硅层和嵌入硅层以及背衬底形成PNP/NPN双极性晶体管，将背衬底接地即可将顶层硅底部积累的空穴/电子导出，从而可抑制SOI结构的浮体效应；并且由于在氧化层中形成贯穿的硅材料层，使得顶层硅中积聚的热量可通过该硅材料层传到至背衬底进行散热，从而可抑制SOI结构的自加热效应。
此外，通过设置贯穿顶层硅和氧化层的硅通孔，使得氧化层中的嵌入硅层的电位可控，可促进空穴/电子的漂移，促进浮体效应的消除。
为使本发明的上述目的、特征和有点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示例图会不依一般比例作局部放大，而且所述示意图只是示例，其再在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间大小。
图1是根据本发明的一个实施例的SOI衬底的形成方法的流程图。图2a、2b、2c是根据本发明的一个实施例的SOI衬底在部分形成阶段的截面示意图。下文将结合图1和图2a、2b、2c对根据本发明的一个实施例的SOI衬底的形成方法和所形成的SOI衬底结构进行示例性介绍。
S11，提供第一硅衬底10，第一硅衬底10包括第一硅层101。第一硅层101可以为n掺杂，也可以为p掺杂。
图2a为执行步骤S11得到的第一硅衬底10的截面示意图。
S12，提供第二硅衬底20，第二硅衬底20包括第三硅层112和氧化层103，氧化层103的表面存在贯穿氧化层103的凹槽121，凹槽121位于有源区，在所述凹槽中填充有与第一硅层101不同掺杂类型的硅材料，第三硅层112与第一硅层101为相同掺杂类型。即，第一硅层101为n掺杂，则凹槽121中填充的硅材料为p掺杂，第三硅层112为n掺杂；对于有浮体效应的器件，第一硅层101为p掺杂，则凹槽121中填充的硅材料为n掺杂，第三硅层112则为p掺杂。
可在室温下对作为第三硅层112的硅片的一个表面进行热氧化，以在第三硅层112的一个表面上形成氧化层103。
可通过在氧化层103的表面进行刻蚀，形成贯穿氧化层103的凹槽121。具体地，可用photo工艺在氧化层103的表面定义凹槽121的形状，凹槽121小于未来在顶层硅上制备的器件的有源区大小；采用干法刻蚀在氧化层103的表面进行刻蚀，形成贯穿氧化层103的凹槽121；采用化学气相沉积工艺在凹槽121中填充硅材料，并磨平。
凹槽121的宽度与后续基于所述SOI衬底形成的半导体器件的源区和漏区间的距离有关。
图2b为执行步骤S12得到的第二硅衬底20的截面示意图。
S13，键合第一硅衬底10的一个表面和第二硅衬底20的氧化层103表面，以形成所述SOI衬底。
可采用smart-cut工艺，对第二硅衬底20注入氢离子，形成沉积在该衬底中的氢注入层；之后将第一硅衬底10与含有氢注入层的第二硅衬底20进行键合；在键合后，对所述氢注入层执行低温退火，以剥离远离键合接触面一侧的硅层，以初步得到SOI衬底；之后执行高温退火，增强键合力度；之后可采用CMP(化学机械抛光工艺)使剥离硅层后的表面平坦化，得到SOI衬底。
在键合的过程中，第二硅衬底20中的第三硅层112减薄至预定厚度。
图2c为执行步骤S13得到的SOI衬底的截面示意图，也即执行如图1所示方法形成的SOI衬底。如图2c所示，第一硅层101可以作为SOI结构的背衬底，氧化层103相当于SOI结构中的埋氧层；填充有硅材料的凹槽121形成了嵌入硅层。
嵌入硅层的掺杂浓度可大于背衬底的掺杂浓度，以便于后续在嵌入硅层上方形成掺杂浓度更高的重掺杂硅层后，使得嵌入硅层在上下硅层(即重掺杂硅层和背衬底)作用下完全耗尽。
在一个示例中，所提供的第一硅衬底10还包括第二硅层102，如图3a所示。第二硅层102的硅材料与凹槽121中填充的硅材料是相同的，也即，第二硅层102与第一硅层101是不同掺杂类型的。
可以在作为第一硅层101的硅片的一个表面进行外延生长，以形成第二硅层102。
键合第一硅衬底10中第二硅层102的表面和第二硅衬底20的氧化层103表面，形成的SOI衬底如图3b所示。其中，第二硅层102与填充有与其材料相同的凹槽121共同作为嵌入硅层122。
在一个示例中，氧化层103中具有多个凹槽121。多个凹槽121优选呈阵列排列，如图4所示。每个凹槽121可以为圆形凹槽，也可以为条形凹槽；当为圆形凹槽时，直径大于1微米。
图5是根据本发明的一个实施例的半导体器件的形成方法的流程图。如图5所示，该方法包括：
S21，提供如上所述的SOI衬底。
S22，在第三硅层112中有源区的内侧刻蚀沟槽，并在所述沟槽中填充绝缘材料以形成隔离所述有源区的隔离区104。
隔离区104的宽度小于两侧的氧化层103的宽度。可采用STI(shallow trenchisolation，浅沟槽隔离)工艺形成所述沟槽。
S23，在第三硅层112上方注入第一硅层101掺杂类型的离子，并执行退火激活操作，以在第三硅层112底部、凹槽121上方形成重掺杂硅层106。
形成重掺杂硅层106可以包括：
利用光刻工艺，通过如图6所示的栅极掩膜130定义重掺杂硅层106的形状；
在栅极掩模130上方注入所述第一硅层101掺杂类型的离子，并执行退火激活操作，以在第三硅层101底部沉积形成重掺杂硅层106。
在本实施例中，所定义的重掺杂硅层106的形状与用于定义所述晶体管的栅极结构的掩模的形状基本相同。换言之，重掺杂硅层106在水平面上的投影和后续形成的晶体管的栅极结构在水平面上的投影基本相同。
重掺杂硅层106的掺杂浓度大于嵌入硅层122的掺杂浓度，嵌入硅层122的掺杂浓度大于第一硅层101(背衬底)的掺杂浓度，使得嵌入硅层122在重掺杂硅层106和背衬底的作用下完全耗尽，使得注入的空穴/电子在内建电场作用下完全漂移至背衬底，随后可从背衬底上连接的接地端导出。
S24，参考图7，从所述有源区的两侧、隔离区104的内侧上方注入凹槽121中硅材料的掺杂类型的离子，并执行退火激活操作，分别形成源区105和漏区115，并在第三硅层112上方形成与重掺杂硅层106形状对应的栅氧层108和多晶硅栅109。
在源区105、漏区115、多晶硅栅109上方分别形成源极131、漏极132、栅极133，以形成晶体管。
图7示出执行图5所示的方法所形成的半导体器件的截面示意图。其中，107为轻掺杂区，110为间隔区。
在所提供的第一硅衬底10还包括第二硅层102，并且第二硅层102与填充有与其材料相同的凹槽121共同作为嵌入硅层122的情况下，该半导体器件的形成方法还包括：
S25，在隔离区104的外侧设置贯穿第三硅层112和氧化层103的硅通孔113，硅通孔113与第二硅层(嵌入硅层122)接触，使得嵌入硅层122与硅通孔113产生电气连接。该半导体器件的截面示意图如图8所示。
通过硅通孔113的设置，使得氧化层103中的嵌入硅层122电位可控，可促进空穴/电子的漂移，促进浮体效应的消除。
图9是根据本发明的一个实施例的半导体器件的截面示意图。其中，嵌入硅层122的上部具有填充硅材料的多个凹槽，并且所述多个凹槽呈阵列排列。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种SOI衬底的形成方法，其特征在于，包括：
提供第一硅衬底，所述第一硅衬底包括第一硅层；
提供第二硅衬底，所述第二硅衬底包括第三硅层和氧化层，所述氧化层的表面存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料，所述第三硅层与所述第一硅层为相同掺杂类型；
键合所述第一硅衬底的一个表面和所述第二硅衬底的氧化层表面，以形成所述SOI衬底。
2.根据权利要求1所述的SOI衬底的形成方法，其特征在于，所述第一硅衬底还包括第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的。
3.根据权利要求2所述的SOI衬底的形成方法，其特征在于，提供第一硅衬底包括：
提供第一硅片作为所述第一硅层；
在所述第一硅片的一个表面进行外延生长，以形成所述第二硅层。
4.根据权利要求1-3中的一项所述的SOI衬底的形成方法，其特征在于，提供第二硅衬底包括：
提供第二硅片；
在室温下，对所述第二硅片的一个表面进行热氧化，以形成所述氧化层，所述氧化层下方的硅层作为所述第三硅层；
在所述氧化层的表面进行刻蚀，以形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材料。
5.根据权利要求4所述的SOI衬底的形成方法，其特征在于，形成贯穿所述氧化层的所述凹槽，并在所述凹槽中填充硅材料包括：
采用光刻工艺在所述氧化层的表面定义所述凹槽的形状；
采用干法刻蚀在所述氧化层的表面进行刻蚀，形成贯穿所述氧化层的所述凹槽；
采用化学气相沉积工艺在所述凹槽中填充硅材料。
6.一种SOI衬底，其特征在于，包括：
第一硅层，作为背衬底；
位于所述第一硅层上方的氧化层，存在贯穿所述氧化层的凹槽，所述凹槽位于有源区，所述凹槽中填充有与所述第一硅层不同掺杂类型的硅材料以作为嵌入硅层；
位于所述氧化层上方的第三硅层作为顶层硅，所述第三硅层与所述第一硅层为相同掺杂类型。
7.根据权利要求6所述的SOI衬底，其特征在于，所述氧化层中具有多个凹槽。
8.根据权利要求7所述的SOI衬底，其特征在于，所述凹槽呈阵列排布。
9.根据权利要求7所述的SOI衬底，其特征在于，所述凹槽为圆形凹槽，或，所述凹槽为条形凹槽。
10.根据权利要求6-9中的一项所述的SOI衬底，其特征在于，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层。
11.一种半导体器件的形成方法，其特征在于，包括：
提供如权利要求6至9中任一项所述的SOI衬底；
在所述第三硅层中有源区的内侧刻蚀沟槽，并在所述沟槽中填充绝缘材料以形成隔离所述有源区的隔离区；
在所述第三硅层上方注入所述第一硅层掺杂类型的离子，并执行退火激活操作，以在所述第三硅层底部、所述凹槽上方形成重掺杂硅层；
从所述有源区的两侧、隔离区的内侧上方注入与所述第一硅层掺杂类型不同的离子，并执行退火激活操作，分别形成源区和漏区，并在所述第三硅层上方形成与所述重掺杂硅层形状对应的栅氧层和多晶硅栅。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，形成所述重掺杂硅层包括：
利用光刻工艺，通过栅极掩膜定义所述重掺杂硅层的形状；
在所述栅极掩模上方注入所述第一硅层掺杂类型的离子，并执行退火激活操作，以在所述第三硅层底部沉积形成所述重掺杂硅层。
13.根据权利要求11或12所述的半导体器件的形成方法，其特征在于，
在所述SOI衬底中，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层；
在所述隔离区的外侧设置贯穿所述第三硅层和所述氧化层的硅通孔，所述硅通孔与所述第二硅层接触。
14.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述重掺杂硅层的掺杂浓度大于所述凹槽内硅材料的掺杂浓度，并大于第一硅层的掺杂浓度。
15.一种半导体器件，其特征在于，包括：
如权利要求6至9中任一项所述的SOI衬底；
位于所述第三硅层中有源区内侧、由绝缘材料构成的隔离区，用于隔离有源区；
位于所述第三硅层底、所述凹槽上方的重掺杂硅层，所述重掺杂硅层与所述第一硅层为相同掺杂类型；
分别位于所述有源区两侧、隔离区内侧的源区和漏区，以及位于所述第三硅层上方与所述重掺杂硅层形状对应的栅氧层和在所述栅氧层上方的多晶硅栅。
16.根据权利要求15所述的半导体器件，其特征在于，
在所述SOI衬底中，所述第一硅层和所述氧化层之间具有第二硅层，所述第二硅层的硅材料与所述凹槽中填充的硅材料是相同的，并且所述第二硅层与填充有硅材料的凹槽共同作为嵌入硅层；
还包括位于所述隔离区的外侧、贯穿所述第三硅层和所述氧化层的硅通孔，所述硅通孔与所述第二硅层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810718302.0A CN109003936B (zh) | 2018-07-03 | 2018-07-03 | Soi衬底、半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810718302.0A CN109003936B (zh) | 2018-07-03 | 2018-07-03 | Soi衬底、半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109003936A true CN109003936A (zh) | 2018-12-14 |
| CN109003936B CN109003936B (zh) | 2021-03-30 |
Family
ID=64599739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810718302.0A Active CN109003936B (zh) | 2018-07-03 | 2018-07-03 | Soi衬底、半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109003936B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407427B1 (en) * | 1999-11-05 | 2002-06-18 | Hyundai Electronics Industries Co., Ltd. | SOI wafer device and a method of fabricating the same |
| CN1535478A (zh) * | 2001-06-12 | 2004-10-06 | �Ҵ���˾ | 埋入式电路及器件的方法与结构 |
| US20070184611A1 (en) * | 2003-12-19 | 2007-08-09 | Samsung Electronics Co., Ltd. | Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same |
| WO2011160337A1 (zh) * | 2010-06-25 | 2011-12-29 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| CN105702618A (zh) * | 2014-11-26 | 2016-06-22 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
-
2018
- 2018-07-03 CN CN201810718302.0A patent/CN109003936B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407427B1 (en) * | 1999-11-05 | 2002-06-18 | Hyundai Electronics Industries Co., Ltd. | SOI wafer device and a method of fabricating the same |
| CN1535478A (zh) * | 2001-06-12 | 2004-10-06 | �Ҵ���˾ | 埋入式电路及器件的方法与结构 |
| US20070184611A1 (en) * | 2003-12-19 | 2007-08-09 | Samsung Electronics Co., Ltd. | Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same |
| WO2011160337A1 (zh) * | 2010-06-25 | 2011-12-29 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| CN105702618A (zh) * | 2014-11-26 | 2016-06-22 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| N.N.MAHATME: "《Total ionizing dose effects on ultra thin buried oxide floating body memories》", 《2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109003936B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104979344B (zh) | 用于创建具有横向集电极的高电压互补bjt的方法 | |
| TWI688095B (zh) | 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法 | |
| JP2009506535A (ja) | ポリ充填トレンチを用いる半導体装置 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20130031205A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| JP2014504017A (ja) | 半導体装置およびそれを製造するための方法 | |
| JP2020129597A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20130026536A1 (en) | Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof | |
| US8816429B2 (en) | Charge balance semiconductor devices with increased mobility structures | |
| CN108470772B (zh) | 一种soi半导体器件及其形成方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| CN109003936A (zh) | Soi衬底、半导体器件及其形成方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN108054132A (zh) | 半导体器件及其制备方法 | |
| CN115842049A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN103633008A (zh) | 浅沟槽隔离制造方法 | |
| CN103348482B (zh) | 横向型半导体装置的制造方法 | |
| TWI548090B (zh) | 半導體裝置及其製作方法 | |
| CN104979376B (zh) | 绝缘栅双极晶体管及其形成方法 | |
| CN108682649A (zh) | Soi衬底、半导体器件及其形成方法 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |