CN108933591A - 具有旁路的电平转换器 - Google Patents

具有旁路的电平转换器 Download PDF

Info

Publication number
CN108933591A
CN108933591A CN201810492025.6A CN201810492025A CN108933591A CN 108933591 A CN108933591 A CN 108933591A CN 201810492025 A CN201810492025 A CN 201810492025A CN 108933591 A CN108933591 A CN 108933591A
Authority
CN
China
Prior art keywords
integrated circuit
circuit
voltage domain
transistor
level shifting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810492025.6A
Other languages
English (en)
Inventor
陈·安迪·旺坤
庄耀功
拉胡尔·马图拉
阿布舍克·巴拉迪亚
陈欣宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108933591A publication Critical patent/CN108933591A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Abstract

本文描述的各种实现涉及具有电平转换电路和旁路开关电路的集成电路。电平转换电路被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。旁路开关电路被布置用于基于旁路控制信号来激活和解激活电平转换电路。

Description

具有旁路的电平转换器
背景技术
本节旨在提供与理解本文所述的各种技术相关的信息。正如本节的标题所暗示的，这是对相关技术的讨论，其绝不暗示它是现有技术。通常，相关技术可以被认为是或者可以不被认为是现有技术。因此，应当理解的是，本节中的任何陈述应当从这个角度来阅读，而不作为对现有技术的任何承认。
在现代电路设计中，存储器和相关机制支持用于位单元核心(VDDCE)和外围电路(VDDPE)的双电压轨。与VDDPE相比，VDDCE降低受位单元保持电压的限制并被保持在更高的电压处。然而，VDDPE降低通常受内部电路的限制。通常，VDDPE可能会限制芯片的节能。大范围电平转换可能需要将存储器内的所有输入的电平从低VDDPE域转换到更高VDDCE域，这可以使VDDPE能够低于VDDCE。然而，缺点是这种实现可能会对通过存储器内的电平转换器的所有信号造成延迟处罚，这可能导致定时劣化，例如存储器存取时间和输入引脚建立时间。
附图说明
本文参考附图描述了各种技术的实现。然而，应当理解，附图仅示出了本文所描述的各种实现，并不意味着限制本文所描述的各种技术的实施例。
图1示出了根据本文描述的实现的使用具有旁路的电平转换电路的存储器电路的图。
图2示出了根据本文描述的实现的具有旁路的电平转换电路的示意图。
图3示出了根据本文描述的实现的用于制造具有旁路的电平转换电路的方法的过程图。
具体实施方式
本文描述的各种实现涉及并针对用于实现具有旁路的电平转换电路的方案和技术。例如，本文中所描述的各种实现提供与用于将来自第一电压域的输入信号转变为第二电压域的输出信号的电平转换电路相关联的方案和技术，并且包括用于基于旁路控制信号来激活和解激活所述电平转换电路的旁路开关电路。此外，在一些情况下，本文提供的方案和技术可以提供具有可编程旁路的高速电平转换器。因此，本文描述的各种实现可以提供可靠电路，其通过实现用于高速应用的可编程旁路选项而允许在存储器电路中进行大范围电平转换。
因此，现在将参考图1-3来描述用于提供具有旁路的电平转换电路(或电平转换器)的各种实现。
图1示出了根据本文描述的各种实现的使用具有旁路控制功能的电平转换电路(LS)的存储器电路100的框图。如图所示，存储器电路100可以包括关联电路，诸如，例如输入电路102、解码器电路104和来自存储器核心阵列的输出106，其可以在各种类型的存储器应用(诸如，例如随机存取存储器(RAM)和/或包括任何类型的易失性和非易失性存储器的任何其他类型存储器)中实现为集成电路(IC)。在这种情况下，存储器电路100可以被实现为具有单轨或双轨存储器架构的IC。在其他情况下，存储器电路100可以与各种类型的计算电路和/或各种相关组件集成在单个芯片上。此外，存储器电路100可以在用于各种电子器件和移动应用的嵌入式系统中实现。
如图1所示，输入电路102可以接收信号输入(SI)以及一个或多个地址信号输入(A0，A1，...，An)。输入电路102可以包括可以接收相应信号输入(S1，A0，A1等)并提供电平转换输出或旁路信号输出的电平转换电路(LS_0，LS_1，LS_2)。电平转换电路(LS_0，LS_1，LS_2)可以被配置成将来自第一电压域的输入信号(S1，A0，A1等)转变为第二电压域的输出信号，此外，电平转换电路(LS_0，LS_1，LS_2)可以包括用于基于旁路控制信号来激活和解激活电平转换电路(LS_0，LS_1，LS_2)的旁路开关电路。下面将参考图2进一步描述电平转换电路(LS_0，LS_1，LS_2)。第二电压域可以不同于第一电压域。例如，在一些实现方式中，可以从片上系统(SOC)逻辑电压源(VDDSOC)得到第一电压域，且可以从核心电压源(VDDCE)或在某些情况下从外围电压源(VDDPE)得到第二电压域。
存储器电路100可以包括用于单端口的存储器宏，其具有一个或多个扫描多路复用器M0、M1，一个或多个锁存器ph1、ph2以及解码器D1，被布置为接收信号输入(S1，A0，A1等)。第一扫描多路复用器M0可以接收信号输入(SI)和第一地址信号(A0)作为电平移位信号。第一扫描多路复用器M0可以将第一地址信号(A0)或信号输入(SI)提供给锁存器ph2_0，且锁存器ph2_0可以基于时钟信号(CLK)接收第一地址信号(A0)或信号输入(SI)并将其提供给锁存器ph1_0和解码器D1。锁存器ph1_0可以基于时钟信号(CLK)接收第一地址信号(A0)或信号输入(SI)并将其提供给第二扫描多路复用器M1。
第二扫描多路复用器M1可以接收第二地址信号(A1)，然后基于时钟信号(CLK)将第一地址信号(A0)、信号输入(SI)或第二地址信号(A1)提供给另一锁存器ph2_1。锁存器ph2_1可以基于时钟信号(CLK)接收第一地址信号(A0)、信号输入(SI)或第二地址信号(A1)并将其提供给另一锁存器ph1_1和解码器D1。此外，如图所示，锁存器ph1_1可以基于时钟信号(CLK)接收第一地址信号(A0)、信号输入(SI)或第二地址信号(A1)并将其作为输出提供给另一扫描多路复用器Mn(未示出)。
存储器核心阵列106的输出可以包括电平转换电路(LS_3)和输出驱动器(OD)。如图所示，可以由解码器D1接收从锁存器ph1_0、ph1_1接收的一个或多个信号(S1，A0，A1等)，并且解码器D1可以将解码后的信号提供给电平转换电路(LS_3)。电平转换电路(LS_3)可以被配置为在第一电压域和第二电压域之间转变输入信号(S1，A0，A1等)，并且电平转换电路(LS_3)可以包括用于基于旁路控制信号来激活和解激活电平转换电路(LS_3)的旁路开关电路，如下面参考图2所述。此外，如图所示，来自存储器核心阵列106的输出的输出驱动器(OD)可以从电平转换电路(LS_3)接收电平转换信号并提供可以包括最终电平转换输出的输出信号(OUT)。
在一些实现中，解码器电路104可以包括具有一个或多个D触发器(DFF)的扫描单元。通常，DFF是正边沿(posedge)触发的存储器件。在内部，一些DFF可以设置有ph2 D锁存器(例如，当时钟为低时锁存器打开)和ph1 D锁存器(例如，当时钟为高时锁存器打开)。DFF的输出Q可以用作扫描输出(SO)信号。如图1所示，解码器电路D1可以被配置为具有一个或多个多路复用器(MUX)、ph2 D锁存器和ph1 D锁存器的MUX-DFF型扫描单元。
关于RAM型宏中的捕获和寻址输入，可以通过根据时钟的每个上升沿处理单个业务来描述存储器。例如，为了在基于扫描的测试期间捕获地址输入，可以将ph1锁存器添加到现有的数据路径，如图1所示。ph2锁存器可以是当现有的数据路径中的位单元被处理时保持地址值的功能性锁存器(即，当时钟为高电平时启动存储器位单元业务)。ph1锁存器可以提供用于寻址的有效扫描DFF，并且在这种情况下，图1中的解码器电路D1可以被称为RAM地址观察单元。
图2示出了根据本文描述的实现的具有旁路晶体管P4的电平转换电路200的图。图2提供了电平转换器电路，其利用针对高速应用的可编程旁路选项允许大范围的电平转换。此外，图2还提供了具有输入/输出引脚的电平转换器电路的原理图，例如，输入信号NA(VDDSOC域)、作为反相输入的输入信号A(VDDSOC域)、作为用于接通/关断旁路特性的输入的旁路信号NBYP(VDDCE域)以及作为针对NA的电平转换输出信号的输出信号Y(VDDCE域)。
当在各种类型的存储器应用中使用时电路200可以实现为集成电路(IC)，例如，针对随机存取存储器(RAM)和/或任何其他类型的存储器，包括任何类型的易失性和非易失性存储器的扫描单元。电路200可以被实现为具有单轨或双轨存储器架构(例如，单端口或双端口存储器架构)的IC。电路200可以与各种类型的计算电路和/或各种相关组件集成在单个芯片上。电路200可以在用于各种电子和移动应用的嵌入式系统中实现。作为集成电路(IC)的电路200可以被配置用于存储器应用，所述存储器应用支持大范围电平转换以实现在多个电压域中的动态电压频率缩放。
图2示出了用于将来自第一电压域的输入信号(A)转变为第二电压域的输出信号(Y)的电平转换电路200。如所示出，电平转换电路200可以执行旁路开关电路202，以用于基于旁路控制信号(NBYP)来激活和解激活电平转换电路200。第二电压域可以不同于第一电压域。例如，可以从片上系统(SOC)逻辑电压源(VDDSOC)得到第一电压域，且可以从核心电压源(VDDCE)或在某些情况下从外围电压源(VDDPE)得到第二电压域。
在一些实现中，电平转换电路200可以包括多个晶体管(P0、P1、P2、P3、N0、N1)，其被布置用于将来自第一电压域的输入信号(A)转变为第二电压域的输出信号(Y)。如图所示，多个晶体管(P0、P1、P2、P3、N0、N1)可以包括多个p型金属氧化物半导体(PMOS)晶体管(P0、P1、P2、P3)和多个n型MOS(NMOS)晶体管(N0、N1)，其可以被布置用于将来自第一电压域的输入信号(A)转变为第二电压域的输出信号(Y)。
如图2所示，晶体管P0、P2、N0可以串联耦接(即，堆叠)在第一电源电压(Vdd)和第二电压源(Vss或Gnd)之间，并且晶体管P1、P3、N1可以串联耦接(即，堆叠)在第一电源电压(Vdd)与第二电压源(Vss或Gnd)之间。晶体管P2、N0可以经由其栅极接收输入信号(A)，并且第一节点(node_1)可以设置在它们之间。晶体管P3、N1可以经由其栅极接收互补输入信号(NA)，并且第二节点(node_2)可以设置在它们之间。此外，如图2所示，晶体管P0、P1可以经由第一节点(node_1)和第二节点(node_2)交叉耦接。此外，如图所示，输出信号(Y)可以经由第二节点(node_2)被提供为输出。
旁路开关电路202可以包括耦接到电平转换电路200的至少一个旁路晶体管P4。如图所示，旁路晶体管P4可以用PMOS晶体管来实现。然而，在其他实现中，旁路晶体管可以用NMOS晶体管来实现。旁路晶体管P4可以作为用于基于旁路控制信号(NBYP)来激活和解激活电平转换电路200的开关操作。如图2所示，旁路晶体管P4可以设置在第一电压源(Vdd)和第三节点(node_3)之间，其中所述第三节点设置在晶体管P1、P3之间。
在一些情况下，当旁路控制信号NBYP为逻辑0时，旁路晶体管P4导通，且允许Vdd通过P4到达node_3。可以假定在输入引脚(A)转变之前，NBYP引脚将已呈现正确的逻辑状态。有时，存储器的任何输入引脚都可以直接连接到NA输入。当NA为逻辑0时，Vdd通过P3到达node_2，即输出Y，如图2所示。因此，电平转换电路200的有效延迟可以是单级延迟(即，NA→Y)。在其他情况下，当旁路控制信号NBYP为逻辑1时，旁路晶体管P4断开，且基于node_1的逻辑状态，允许Vdd通过P4到达node_3。因此，电平转换电路200的有效延迟可以是多级延迟，例如，三级延迟(即，NA→A，A→node_1，node_1→node_3)。
在一些情况下，利用旁路开关电路202解激活电平转换电路200通过为输入信号(A)传播通过集成电路提供更快的路径，提高了集成电路的速度性能。此外，利用旁路开关电路202解激活电平转换电路200通过允许输入信号(A)绕过电平转换电路200，减少了集成电路的定时延迟。在其他情况下，利用旁路开关电路202激活电平转换电路200通过使输入信号(A)通过电平转换电路200，增加了集成电路的定时延迟。
电平转换器电路200的一个优点在于在SOC不使用DVFS(动态电压和频率缩放)的时间期间(其中VDDSOC＝VDDCE且存储器PPA(功率、性能和面积)可可以是重要的)，可以使用可引脚编程选项来接通旁路晶体管。在这种情况下，晶体管栅极可以耦接到NBYP引脚输入，其可以由SOC控制。此外，在一些情况下，接通旁路晶体管可以为输入信号传播通过电路提供更快的路径，由此减少可能通过没有旁路选项的传统电平转换器所用的定时延迟。
此外，参考图1，在旁路模式开启期间，电平转换电路(LS)可以具有单级延迟处罚，并且在旁路模式关闭期间，电平转换电路(LS)可以具有多级延迟(例如，2级或3级延迟处罚)。总的来说，从存储器定时的角度来看，在PPA拐角处，旁路选项可以被接通，从而减少与输入电路102处的设置时间和输出OUT处的存储器存取时间(CLK-to-Q)有关的定时延迟处罚。
图3示出了根据本文所述的实现的用于制造具有旁路的电平转换电路的方法300的过程流程图。
应当理解，即使方法300可以指示操作执行的特定次序，在一些情况下，操作的各种特定部分也可以以不同的次序并且在不同的系统上执行。在一些情况下，可以向方法300添加附加的操作和/或步骤和/或可以从方法400省略附加的操作和/或步骤。此外，方法300可以在硬件和/或软件中实现。如果以硬件实现，诸如例如上文参考图1-2所述，方法300可以用各种电路组件实现。如果以软件实现，方法300可以被实现为可被配置为执行如本文所述的具有旁路的电平转换电路的程序或软件指令进程。此外，如果在软件中实现，则与实现方法300相关的各种指令可以存储或记录在各种类型的存储器中。例如，具有处理器和存储器的计算机、服务器或各种其他类型的计算设备可以被配置为执行方法300。
参照图3，方法300可以用于制造和实现具有旁路的电平转换电路。在一些实现中，在框310处，方法300可以制造用于支持大范围电平转换以实现在多个电压域中的动态电压频率缩放的集成电路。
在框320处，方法300可以制造具有多个晶体管的电平转换电路，所述多个晶体管被布置用于将第一电压域的输入信号转变为不同于第一电压域的第二电压域的输出信号。第一电压域可以从逻辑电压源(VDDSOC)得到。第二电压域可以从核心电压源(VDDCE)得到，或者在一些情况下，可以从外围电压源(VDDPE)得到。电平转换电路可以使用多个晶体管，其被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。多个晶体管可以包括PMOS和NMOS晶体管，其被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。
在框330处，方法300可以利用至少一个旁路晶体管来制造旁路开关电路，旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作。在一些情况下，利用旁路开关电路解激活电平转换电路可以通过为输入信号传播通过集成电路提供更快的路径，提高了集成电路的速度性能。旁路开关电路可以包括耦接到电平转换电路的至少一个旁路晶体管。
本文描述了集成电路的实现。集成电路可以包括用于将来自第一电压域的输入信号转变为第二电压域的输出信号的电平转换电路。集成电路可以包括用于基于旁路控制信号来激活和解激活电平转换电路的旁路开关电路。
本文描述了集成电路的实现。集成电路可以包括具有多个晶体管的电平转换电路，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为不同于第一电压域的第二电压域的输出信号。集成电路可以包括具有旁路晶体管的旁路开关电路，旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作。
本文描述了用于制造集成电路的方法的各种实现。所述方法可以包括制造具有多个晶体管的电平转换电路，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为不同于第一电压域的第二电压域的输出信号。所述方法可以包括制造具有旁路晶体管的旁路开关电路，旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作。此外，利用旁路开关电路解激活电平转换电路可以通过为输入信号传播通过集成电路提供更快的路径，提高了集成电路的速度性能。
应当意图的是，权利要求的主题不限于本文提供的实现和说明，而是包括那些实现的修改形式，其包括根据权利要求的不同实现的实现的部分和元素的组合。应该理解在任何这种实现的开发中，如在任何工程或设计项目中，必须做出许多实现特定的决定以达到开发者的特定目标，例如服从与系统相关和业务相关的约束，这可能在实现之间不同。此外，应理解这种开发尝试可能是复杂的并消耗时间的，但依然是具有本公开的益处的本领域普通技术人员惯用的设计、制作和制造。
已经详细参考了各种实现，其示例在附图和图中示出。在下面的详细描述中，阐述了许多具体细节以提供对本文提供的公开的透彻理解。然而，本文提供的公开可以在没有这些具体细节的情况下实施。在一些其他实例中，没有详细描述公知的方法、过程、组件、电路和网络，以避免不必要地使实施例的细节模糊不清。
还应当理解，虽然本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用来将元件彼此区分。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。第一元件和第二元件二者分别是元件，但是它们不被认为是相同的元件。
本文提供的本公开的描述中使用的术语是为了描述特定实现的目的，并不旨在限制本文提供的公开。除非上下文另有明确说明，否则如本文提供的公开的描述和所附权利要求中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式。如本文所使用的术语“和/或”是指并且包括一个或多个相关联的所列项目的任何一个和所有可能的组合。术语“包括”、“包含”、“含有”和/或“具有”在本说明书中使用时，指定所陈述的特征、整体、步骤、操作、元素和/或组件的存在，但是并没有排除一个多个其它特征、整体、步骤、操作、元素、组件和/或其组合的存在或附加。
如本文所使用的，取决于上下文，术语“如果”可以被解释为意指“当......时”或“在......时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定”或“如果检测到[所陈述的条件或事件]”可以被解释为意指“在确定时”或“响应于确定”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。术语“上”和“下”；“更高”和“更低”；“向上”和“向下”；“下面”和“上面”；以及指示在给定点或元件上方或下方的相对位置的其他类似术语可结合本文所述的各种技术的一些实现来使用。
虽然前述内容针对本文所描述的各种技术的实现，但可以根据本文的公开内容设计其他及进一步的实现，其可以由后面的权利要求确定。
尽管已经以对结构特征和/或方法动作特定的语言描述了主题，但是应当理解的是，在所附权利要求中限定的主题不必受限于上面描述的特定特征或动作。相反，上面描述的特定特征和动作是作为实现权利要求的示例形式而公开的。

Claims (20)

1.一种集成电路，包括：
电平转换电路，用于将来自第一电压域的输入信号转变为第二电压域的输出信号；以及
旁路开关电路，用于基于旁路控制信号来激活和解激活电平转换电路。
2.根据权利要求1所述的集成电路，其中，所述第二电压域不同于所述第一电压域。
3.根据权利要求1所述的集成电路，其中，从片上系统SOC逻辑电压源VDDSOC得到第一电压域，且从核心电压源VDDCE得到第二电压域。
4.根据权利要求1所述的集成电路，其中，所述电平转换电路包括多个晶体管，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。
5.根据权利要求4所述的集成电路，其中，所述多个晶体管包括P型金属氧化物半导体PMOS晶体管和N型MOSNMOS晶体管，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。
6.根据权利要求1所述的集成电路，其中，所述旁路开关电路包括耦接到电平转换电路的旁路晶体管。
7.根据权利要求6所述的集成电路，其中，所述旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作。
8.根据权利要求1所述的集成电路，其中，利用旁路开关电路解激活电平转换电路，通过为输入信号传播通过集成电路提供更快的路径来提高集成电路的速度性能。
9.根据权利要求1所述的集成电路，其中，利用旁路开关电路激活电平转换电路，通过使输入信号通过电平转换电路来增加集成电路的定时延迟。
10.根据权利要求1所述的集成电路，其中，利用旁路开关电路解激活电平转换电路，通过允许输入信号绕过电平转换电路来减少集成电路的定时延迟。
11.根据权利要求1所述的集成电路，其中，所述集成电路被配置用于存储器应用，所述存储器应用支持大范围电平转换以实现在多个电压域中的动态电压频率缩放。
12.一种集成电路，包括：
具有多个晶体管的电平转换电路，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为不同于第一电压域的第二电压域的输出信号；以及
具有旁路晶体管的旁路开关电路，旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作。
13.根据权利要求12所述的集成电路，其中，从片上系统SOC逻辑电压源VDDSOC得到第一电压域，且从核心电压源VDDCE得到第二电压域。
14.根据权利要求12所述的集成电路，其中，所述电平转换电路的多个晶体管包括P型金属氧化物半导体PMOS晶体管和N型MOSNMOS晶体管，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为第二电压域的输出信号。
15.根据权利要求12所述的集成电路，其中，利用旁路开关电路解激活电平转换电路，通过为输入信号传播通过集成电路提供更快的路径提高集成电路的速度性能。
16.根据权利要求12所述的集成电路，其中，利用旁路开关电路激活电平转换电路，通过使输入信号通过电平转换电路来增加集成电路的定时延迟。
17.根据权利要求12所述的集成电路，其中，利用旁路开关电路解激活电平转换电路，通过允许输入信号绕过电平转换电路来减少集成电路的定时延迟。
18.根据权利要求12所述的集成电路，其中，所述集成电路被配置用于存储器应用，所述存储器应用支持大范围电平转换以实现在多个电压域中的动态电压频率缩放。
19.一种用于制造集成电路的方法，所述方法包括：
制造具有多个晶体管的电平转换电路，所述多个晶体管被布置用于将来自第一电压域的输入信号转变为不同于第一电压域的第二电压域的输出信号；以及
制造具有旁路晶体管的旁路开关电路，所述旁路晶体管作为用于基于旁路控制信号来激活和解激活电平转换电路的开关操作，其中利用旁路开关电路解激活电平转换电路，通过为输入信号传播通过集成电路提供更快的路径来提高集成电路的速度性能。
20.根据权利要求19所述的方法，其中，所述集成电路被配置用于存储器应用，所述存储器应用支持大范围电平转换以实现在多个电压域中的动态电压频率缩放。
CN201810492025.6A 2017-05-23 2018-05-21 具有旁路的电平转换器 Pending CN108933591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/603,252 2017-05-23
US15/603,252 US10535386B2 (en) 2017-05-23 2017-05-23 Level shifter with bypass

Publications (1)

Publication Number Publication Date
CN108933591A true CN108933591A (zh) 2018-12-04

Family

ID=64401361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810492025.6A Pending CN108933591A (zh) 2017-05-23 2018-05-21 具有旁路的电平转换器

Country Status (4)

Country Link
US (1) US10535386B2 (zh)
KR (1) KR102643835B1 (zh)
CN (1) CN108933591A (zh)
TW (1) TWI797125B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098166A1 (zh) * 2021-11-30 2023-06-08 合肥鲸鱼微电子有限公司 复位信号传输电路、芯片及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574236B2 (en) * 2017-08-21 2020-02-25 Arm Limited Level shifter with bypass control
TWI769634B (zh) * 2020-12-22 2022-07-01 台灣積體電路製造股份有限公司 冰水主機之供水控制系統及其操控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636892A (zh) * 2006-11-10 2010-01-27 锂平衡公司 电池管理系统
CN104348449A (zh) * 2013-08-05 2015-02-11 三星电子株式会社 具有零延迟的旁路多路复用器的触发器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084430A (en) 1997-12-31 2000-07-04 Intel Corporation Input buffer for a mixed voltage environment
US6147540A (en) 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US6700407B1 (en) 2001-12-04 2004-03-02 National Semiconductor Corporation Extended voltage range level shifter
US6717452B2 (en) 2002-05-30 2004-04-06 International Business Machines Corporation Level shifter
GB2406924B (en) * 2003-10-10 2006-05-24 Advanced Risc Mach Ltd Level shifting in a data processing apparatus
US6965251B1 (en) 2004-02-18 2005-11-15 Altera Corporation Input buffer with hysteresis option
US7173472B2 (en) 2004-06-03 2007-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Input buffer structure with single gate oxide
US7071730B2 (en) 2004-06-09 2006-07-04 Micron Technology, Inc. Voltage level translator circuitry
US7129751B2 (en) 2004-06-28 2006-10-31 Intel Corporation Low-leakage level shifter with integrated firewall and method
KR101505396B1 (ko) * 2007-03-31 2015-03-25 쌘디스크 3디 엘엘씨 트랜지스터 스냅백 보호를 탑재한 레벨 시프터 회로
JP5203791B2 (ja) * 2008-04-18 2013-06-05 ルネサスエレクトロニクス株式会社 レベルシフト回路
GB2469637A (en) 2009-04-20 2010-10-27 Advanced Risc Mach Ltd A CMOS voltage-level-reducing input circuit with hysteresis
TWI502890B (zh) * 2009-07-02 2015-10-01 Advanced Risc Mach Ltd 電壓位準平移器與用於平移電壓位準之方法
US8421516B2 (en) 2009-10-23 2013-04-16 Arm Limited Apparatus and method providing an interface between a first voltage domain and a second voltage domain
US8723551B2 (en) 2009-11-02 2014-05-13 Ati Technologies Ulc Integrated circuit with improved level shifter
US8258848B2 (en) 2010-09-07 2012-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter
JP5634236B2 (ja) 2010-11-30 2014-12-03 スパンション エルエルシー レベルシフト回路及び半導体装置
US8339177B2 (en) 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
US8659341B2 (en) * 2011-05-02 2014-02-25 Analog Devices, Inc. System and method for level-shifting voltage signals using a dynamic level-shifting architecture
US8558603B2 (en) 2011-12-15 2013-10-15 Apple Inc. Multiplexer with level shifter
JP5838141B2 (ja) 2012-02-27 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路
KR101989571B1 (ko) 2012-06-27 2019-06-14 삼성전자주식회사 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로
US8953364B2 (en) * 2012-09-18 2015-02-10 Micron Technology, Inc. Voltage rail noise sensing circuit and method
KR101993192B1 (ko) 2012-10-04 2019-06-27 삼성전자주식회사 다중 전압 입력 버퍼
US9407263B2 (en) 2012-10-31 2016-08-02 Freescale Semiconductor, Inc. Method and apparatus for a tunable driver circuit
US8872570B2 (en) 2012-12-28 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple power domain circuit and related method
US9054660B1 (en) * 2014-01-10 2015-06-09 Analog Devices Global Amplifying system
GB2528718B (en) 2014-07-30 2021-05-05 Advanced Risc Mach Ltd Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
US9966955B2 (en) 2014-07-30 2018-05-08 Arm Limited Overdrive receiver circuitry
US10256820B2 (en) 2014-07-30 2019-04-09 Arm Limited Level shifter
GB2528717B (en) 2014-07-30 2021-03-24 Advanced Risc Mach Ltd Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
US9299421B1 (en) * 2014-10-08 2016-03-29 M31 Technology Corporation Static random access memory and method thereof
US9559673B2 (en) * 2015-04-01 2017-01-31 Qualcomm Incorporated Low-power wide-range level shifter
US9912335B2 (en) * 2015-07-08 2018-03-06 Nxp B.V. Configurable power domain and method
US9515660B1 (en) * 2015-09-02 2016-12-06 Qualcomm Incorporated Single-ended contention-free wide operating range level voltage shifter with built-in voltage boosting and down-stepping assisting circuitry
US11223359B2 (en) 2016-03-31 2022-01-11 Qualcomm Incorporated Power efficient voltage level translator circuit
US9647660B1 (en) 2016-08-05 2017-05-09 Arm Limited Apparatus and method for universal high range level shifting

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636892A (zh) * 2006-11-10 2010-01-27 锂平衡公司 电池管理系统
CN104348449A (zh) * 2013-08-05 2015-02-11 三星电子株式会社 具有零延迟的旁路多路复用器的触发器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023098166A1 (zh) * 2021-11-30 2023-06-08 合肥鲸鱼微电子有限公司 复位信号传输电路、芯片及电子设备

Also Published As

Publication number Publication date
KR20180128353A (ko) 2018-12-03
US10535386B2 (en) 2020-01-14
US20180342271A1 (en) 2018-11-29
TWI797125B (zh) 2023-04-01
TW201909558A (zh) 2019-03-01
KR102643835B1 (ko) 2024-03-06

Similar Documents

Publication Publication Date Title
JP5199458B2 (ja) クロック・ゲーティング・システム及び方法
US9762214B2 (en) Flip-flop circuit
US7061823B2 (en) Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices
US7292672B2 (en) Register circuit, and synchronous integrated circuit that includes a register circuit
CN108933591A (zh) 具有旁路的电平转换器
US7737757B2 (en) Low power level shifting latch circuits with gated feedback for high speed integrated circuits
US10033356B2 (en) Reduced power set-reset latch based flip-flop
US8578224B2 (en) High density flip-flop with asynchronous reset
WO2007046368A1 (ja) 半導体集積回路
US10833664B2 (en) Supply tracking delay element in multiple power domain designs
US7474134B2 (en) Radiation hardened programmable phase frequency divider
US7659762B2 (en) Clock synchronizer
US6717442B2 (en) Dynamic to static converter with noise suppression
KR101735347B1 (ko) 키퍼 회로를 포함하는 플립-플롭
US7498842B2 (en) High speed voltage level shifter circuits
JP2008131256A (ja) フリップフロップ回路
TWI828629B (zh) 具有旁路控制之位準位移器
US20190311777A1 (en) Memory interface latch with integrated write-through and fence functions
US7164293B2 (en) Dynamic latch having integral logic function and method therefor
US20110016367A1 (en) Skew tolerant scannable master/slave flip-flop including embedded logic
US9602085B2 (en) Data storage element and signal processing method
CN108695271B (zh) 用于将参考电压供应到不同技术的多个管芯的系统和方法
Ho et al. Low delay-variation sub-/near-threshold asynchronous-to-synchronous interface controller for GALS Network-on-Chips
US7397281B2 (en) Input/output circuit of semiconductor memory device and input/output method thereof
KRISHNA et al. An Optimized Implementation of Shift Registers using Pulsed Latches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination