CN108922846A - 包括氮化硅层的半导体结构的制作方法与mems器件 - Google Patents

包括氮化硅层的半导体结构的制作方法与mems器件 Download PDF

Info

Publication number
CN108922846A
CN108922846A CN201810714161.5A CN201810714161A CN108922846A CN 108922846 A CN108922846 A CN 108922846A CN 201810714161 A CN201810714161 A CN 201810714161A CN 108922846 A CN108922846 A CN 108922846A
Authority
CN
China
Prior art keywords
layer
silicon nitride
production method
nitride layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810714161.5A
Other languages
English (en)
Inventor
熊文娟
李俊峰
贺晓彬
蒋浩杰
胡彦鹏
王桂磊
杨涛
亨利·H·阿达姆松
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810714161.5A priority Critical patent/CN108922846A/zh
Publication of CN108922846A publication Critical patent/CN108922846A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

本申请提供了一种包括氮化硅层的半导体结构的制作方法与MEMS器件。该制作方法包括：步骤S1，采用生长设备生长预氮化硅层，预氮化硅层的应力大于100MPa，生长设备具有自清洁功能；步骤S2，对预氮化硅层进行退火，形成氮化硅层，氮化硅层的应力小于100MPa。该制作方法中，首先采用具有自清洁功能的生长设备生长应力较大的氮化硅层，该生长过程中，由于生长设备具有自清洁功能，使得该过程中无需较多的维护，降低了低应力氮化硅层的生长时的设备维护成本；并且，在形成预氮化硅层之后，对其进行高温退火，以使得预氮化硅层中的材料更进一步结晶聚合，应力减小至小于100MPa，形成氮化硅层，满足MEMS等领域的需求。

Description

包括氮化硅层的半导体结构的制作方法与MEMS器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种包括氮化硅层的半导体结构的制作方法与MEMS器件。
背景技术
目前，工业界都是使用炉管机台采用低压化学气相沉积工艺制备低应力氮化硅薄膜，该薄膜主要被应用于MEMS(Micro Electro-Mechanical System)中。
虽然，上述工艺已经很成熟了，但是，在实际生产中，工作人员还是一直被一些问题困扰着，具体包括：
1、设备维护成本太高，由于低应力氮化硅需要使用到的工艺温度约大于或等于850℃甚至达到900℃，该温度对设备的配件比如密封圈等破坏性非常强，导致这些配件需要经常更换，增加了设备的维护成本。
2、每次工艺淀积过程中都会有同等厚度的薄膜淀积在炉管机台中的石英管道内壁，积累到一定厚度就需要降温维护，影响设备的加载。
3、维护过程中需要使用的大量的酸液，成本较大。
4、石英管道经过多次维护后必须更换，增加了设备的成本。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种包括氮化硅层的半导体结构的制作方法与MEMS器件，以解决现有技术中的制备低应力的氮化硅层的设备维护成本较高的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种包括氮化硅层的半导体结构的制作方法，该制作方法包括：步骤S1，采用生长设备生长预氮化硅层，上述预氮化硅层的应力大于100MPa，上述生长设备具有自清洁功能；步骤S2，对上述预氮化硅层进行退火，形成氮化硅层，上述氮化硅层的应力小于100MPa。
进一步地，上述生长设备为低压化学气相沉积设备，上述低压化学气相沉积设备中包括自清洁气体，上述自清洁气体是用于刻蚀氮化硅的气体，优选上述自清洁气体包括NF3和/或CF4。
进一步地，上述步骤S1中，在衬底的表面上生长上述预氮化硅层。
进一步地，上述步骤S1中，向上述生长设备中通入NH3和SiH4，上述NH3和上述SiH4的流量比在1:10～300:1之间。
进一步地，上述退火的温度在900～1200℃之间，上述退火的时间在1～5h之间，使得上述氮化硅层的应力小于50MPa。
进一步地，上述预氮化硅层的应力在100～500MPa之间。
进一步地，在上述步骤S1之前，上述制作方法还包括：在上述衬底的表面上生长缓冲层，上述预氮化硅层设置在上述缓冲层的远离上述衬底的表面上，上述缓冲层的晶格常数为a1，上述衬底的晶格常数为a2，上述预氮化硅层的晶格常数为a3，a2<a1<a3，上述缓冲层的材料为介电材料。
进一步地，上述衬底为硅层，上述缓冲层包括二氧化硅层。
进一步地，在上述步骤S2之后，上述制作方法还包括：对上述氮化硅层进行化学机械抛光处理。
进一步地，上述化学机械抛光处理使得上述氮化硅层的表面粗糙度小于0.5nm。
本申请的另一种典型的实施方式中，提供了一种MEMS器件，该MEMS器件包括半导体结构，该半导体结构为任一种上述的包括氮化硅层的半导体结构。
应用本申请的技术方案，上述的制作方法中，首先采用具有自清洁功能的生长设备生长应力较大的氮化硅层，该生长过程中，由于生长设备具有自清洁功能，使得该过程中无需较多的维护，降低了低应力氮化硅层的生长时的设备维护成本；并且，在形成预氮化硅层之后，对其进行高温退火，以使得预氮化硅层中的材料更进一步结晶聚合，应力减小至小于100MPa，形成氮化硅层，满足MEMS等领域的需求。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了本申请的一种实施例的包括氮化硅层的半导体结构的制作方法的流程示意图；
图2示出了本申请的另一种实施例中的包括氮化硅层的结构的示意图；
图3示出了本申请的再一种实施例中的包括氮化硅层的结构的照片；
图4示出了本申请的氮化硅层和对比例的氮化硅层的杨氏模量；以及
图5示出了本申请的氮化硅层和对比例的氮化硅层的硬度。
其中，上述附图包括以下附图标记：
10、衬底；20、缓冲层；30、氮化硅层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中，制备低应力的氮化硅层的设备维护成本较高，为了解决如上的技术问题，本申请提出了一种包括氮化硅层的半导体结构的制作方法与MEMS器件。
本申请的一种典型的实施方式中，提供了一种包括氮化硅层的半导体结构的制作方法，如图1所示，该制作方法包括：步骤S1，采用生长设备生长预氮化硅层，上述预氮化硅层的应力大于100MPa，上述生长设备具有自清洁功能；步骤S2，对上述预氮化硅层进行退火，形成氮化硅层，上述氮化硅层的应力小于50MPa。
上述的制作方法中，首先采用具有自清洁功能的生长设备生长应力较大的氮化硅层，该生长过程中，由于生长设备具有自清洁功能，该自清洁功能就是清洁沉积在生长设备的其他不需要沉积氮化硅的位置处的氮化硅的功能，例如可以清洁腔体内壁上的氮化硅，使得该过程中无需较多的维护，降低了低应力氮化硅层的生长时的设备维护成本；并且，在形成预氮化硅层之后，对其进行高温退火，以使得预氮化硅层中的材料更进一步结晶聚合，应力减小至小于100MPa，形成氮化硅层，满足MEMS等领域的需求。
本申请的一种具体的实施例中，上述生长设备为低压化学气相沉积设备，上述低压化学气相沉积设备中包括自清洁气体，自清洁气体是用于刻蚀氮化硅的气体，这样在氮化硅的生长过程中，在其他不需要沉积氮化硅的位置上的氮化硅会被自清洁气体刻蚀去除，使得这些位置不需要额外的维护，降低了维护的成本。
为了进一步提升刻蚀去除氮化硅的能力，进一步保证设备不需要额外的维护，本申请的一种实施例中，上述自清洁气体包括NF3和/或CF4。
本申请中的低压化学气相沉积设备可以是现有技术中具有自清洁气体的并可以生长氮化硅层的设备，本领域技术人员可以根据实际情况选择合适的生长设备生长上述预氮化硅层。
一种具体的实施例中，上述低压化学气相沉积设备为美国应用材料股份有限公司的氮化硅的低压化学气相沉积设备，即AMAT SINGEN Centura@设备，该AMAT SINGENCentura@设备中包括NF3，NF3可以实现自清洁，进一步保证了该低应力的氮化硅层的生长的成本较低。并且，该设备的加热的最高温度只有800℃，对应在晶圆上的最高温度只有750℃，所以该AMAT SINGEN Centura@设备制备得到的氮化硅层的应力相对较大。
为了进一步降低设备的维护成本，本申请的一种实施例中，上述步骤S1的形成预氮化硅层的过程中，控制生长温度小于850℃，这样该生长温度对生长设备的配件比如密封圈等破坏性较小，进而避免了这些配件需要经常更换的问题，降低了生长设备的维护成本。
为了进一步方便氮化硅层的生长，且方便将其应用在具体的半导体结构中，本申请的一种实施例中，如图2所示，上述步骤S1中，在衬底10的表面上生长上述预氮化硅层30。
本申请的另一种实施例中，上述步骤S1中，向上述生长设备中通入NH3和SiH4，上述NH3和上述SiH4的流量比在1:10～300:1之间，这样能够进一步保证形成满足应力等要求的预氮化硅层，并且这样的流量比可以保证步骤S1的预氮化硅层的生长效率较高，进而可以保证该半导体结构的制作效率较高。
为了进一步保证高温退火后形成的氮化硅层的应力较低，本申请的一种实施例中，上述退火的温度在900～1200℃之间，上述退火的时间在1～5h之间，这样可以进一步保证预氮化硅层中的材料能够发生更好的结晶聚合，从而进一步降低了形成的氮化硅层的应力，使得上述氮化硅层的应力小于50MPa。
为了进一步保证最后形成的氮化硅层满足应力小于50MPa的要求，并降低工艺难度，本申请的一种实施例中，上述预氮化硅层的应力在100～500MPa之间。
本申请的一种实施例中，在上述步骤S1之前，上述制作方法还包括：在上述衬底10的表面上生长缓冲层20，上述预氮化硅层30设置在上述缓冲层20的远离上述衬底10的表面上，如图2所示，上述缓冲层20的晶格常数为a1，上述衬底10的晶格常数为a2，上述预氮化硅层30的晶格常数为a3，a2<a1<a3，即缓冲层20的晶格常数介于上述衬底10和上述预氮化硅层30之间，起到缓冲作用，从而使得形成的预氮化硅层30中的晶格缺陷较少，从而使得形成的氮化硅层30中的晶格缺陷较少，进而保证了其性能较好，使得包括该氮化硅层30的半导体结构的电学性能较好。
本申请的上述缓冲层的材料可以是任何的晶格常数介于衬底和预氮化硅层之间的介电材料，本领域技术人员可以根据实际情况选择合适的介电材料形成本申请的上述缓冲层。例如，可以是硅氧氮化合物等等。
一种具体的实施例中，上述衬底为硅层，上述缓冲层包括二氧化硅层。这样的半导体结构能够适用于更多的半导体器件。
为了降低氮化硅层表面的粗糙度，从而有利于后续工艺的进行，保证半导体器件具有良好的电学性能，本申请的一种实施例中，在上述步骤S2之后，上述制作方法还包括：对上述氮化硅层进行化学机械抛光处理，使得上述氮化硅层的表面粗糙度降低。
本申请的又一种实施例中，上述化学机械抛光处理使得上述氮化硅层的表面粗糙度小于0.5nm，这样可以得到具有原子级别光滑表面的氮化硅层，进一步保证了半导体器件具有良好的电学性能。
当然，本申请中的制作方法还可以不包括上述化学机械抛光处理过程，本领域技术人员可以根据实际情况选择进行最后的化学机械抛光过程或者不进行该过程。
为了使得本领域技术人员可以更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
包括氮化硅的半导体结构的制作过程包括：
在裸硅衬底10上生长热二氧化硅层；
AMAT SINGEN Centura@腔体中淀积富硅氮化硅SiNx，形成预氮化硅层30，其中，NH3/SiH4的气体流量比为150:1到1:1，SINGEN腔体里面出来的预氮化硅层30的最低应力大约能达到400Mpa；
将SINGEN Centura@腔体生成的预氮化硅层30放到高温退火炉管中进行高温退火，退火主工艺温度介于900℃到1150℃，退火的时间介于1～5小时。退火完成后，形成氮化硅层30，如图2所示，氮化硅层30的应力绝对值<50Mpa；
退火完成后，氮化硅层30的表面会比较粗糙，粗糙度Rms达到3～4nm。为了能达到原子级光滑表面，将氮化硅层30的表面用CMP工艺研磨，研磨后的表面的粗糙度Rms<0.5nm，具体为0.162nm。
对比例
采用低压化学气相沉积工艺制备低应力氮化硅层，具体生长温度在850～900℃之间。
采用薄膜应力计方法测试实施例与对比例的应力，采用纳米压痕仪设备测试实施例和对比例中的氮化硅层的杨氏模量和硬度，具体可以参见图4和图5，这两个图中的虚线实际上是对应点所在的直线，这样能够更加清楚地看出杨氏模量和硬度的大小。
实施例的氮化硅层的应力、杨氏模量、硬度和表面粗糙度分别为小于50Mpa、192Gpa、20Gpa和0.162nm；对比例的氮化硅层的应力、杨氏模量、硬度和表面粗糙度分别为|stress|<50Mpa、188Gpa、23Gpa和0.2nm。
为了进一步验证实施例制备出的氮化硅层的成膜状况，在衬底以及二氧化硅层中开了一个大约100mm*100mm的开口，以将氮化硅层露出，如图3所示，由图3可知，虽然氮化硅层部分没有支撑，但是该氮化硅层还是可以很稳定地处于悬空状态，不发生位置和状态的改变，这也证明该氮化硅层的成膜状况良好，可以应用于MEMS悬臂梁，分子筛低应力膜等结构中。
由上述测试结果可知，本申请的制作方法制作得到的氮化硅层的应力、杨氏模量、硬度和表面粗糙度均能满足工艺需求，并且其设备维护成本较低。
本申请的另一种典型的实施方式中，提供了一种MEMS器件，该MEMS器件包括半导体结构，上述半导体结构为任一种上述的包括氮化硅层的半导体结构。
该MEMS器件由于包括上述任一种制作方法形成的包括氮化硅层的半导体结构，即包括上述的低应力的氮化硅层，使得该MEMS器件的维护成本较低。
本发明的主要目的是提供了一种低应力氮化硅薄膜的新型制备方法。该氮化硅薄膜可以有效应用于制备MEMS悬臂梁以及分子筛等需要使用到低应力氮化硅薄膜的任何地方。本技术可以完全取代目前工业界常规机台发-炉管式低压化学气相淀积工艺制备的低应力氮化硅薄膜，且解决了现有技术中的缺陷。现有技术的主要缺陷是维护成本太高，包括人力、财力以及时间成本。使用本技术可以在大大降低维护成本的同时，提供性能同等优越的低应力氮化硅薄膜。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
本申请的制作方法中，首先采用具有自清洁功能的生长设备生长应力较大的氮化硅层，该生长过程中，由于生长设备具有自清洁功能，使得该过程中无需较多的维护，降低了低应力氮化硅层的生长时的设备维护成本；并且，在形成预氮化硅层之后，对其进行高温退火，以使得预氮化硅层中的材料更进一步结晶聚合，应力减小至小于100MPa，形成氮化硅层，满足MEMS等领域的需求。
上述的MEMS器件由于包括上述任一种制作方法形成的包括氮化硅层的半导体结构，即包括上述的低应力的氮化硅层，使得该MEMS器件的维护成本较低。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种包括氮化硅层的半导体结构的制作方法，其特征在于，所述制作方法包括：
步骤S1，采用生长设备生长预氮化硅层，所述预氮化硅层的应力大于100MPa，所述生长设备具有自清洁功能；以及
步骤S2，对所述预氮化硅层进行退火，形成氮化硅层，所述氮化硅层的应力小于100MPa。
2.根据权利要求1所述的制作方法，其特征在于，所述生长设备为低压化学气相沉积设备，所述低压化学气相沉积设备中包括自清洁气体，所述自清洁气体是用于刻蚀氮化硅的气体，优选所述自清洁气体包括NF3和/或CF4。
3.根据权利要求1或2所述的制作方法，其特征在于，所述步骤S1中，在衬底的表面上生长所述预氮化硅层。
4.根据权利要求1或2所述的制作方法，其特征在于，所述步骤S1中，向所述生长设备中通入NH3和SiH4，所述NH3和所述SiH4的流量比在1:10～300:1之间。
5.根据权利要求1或2所述的制作方法，其特征在于，所述退火的温度在900～1200℃之间，所述退火的时间在1～5h之间，使得所述氮化硅层的应力小于50MPa。
6.根据权利要求1或2所述的制作方法，其特征在于，所述预氮化硅层的应力在100～500MPa之间。
7.根据权利要求3所述的制作方法，其特征在于，在所述步骤S1之前，所述制作方法还包括：
在所述衬底的表面上生长缓冲层，所述预氮化硅层设置在所述缓冲层的远离所述衬底的表面上，所述缓冲层的晶格常数为a1，所述衬底的晶格常数为a2，所述预氮化硅层的晶格常数为a3，a2<a1<a3，所述缓冲层的材料为介电材料。
8.根据权利要求7所述的制作方法，其特征在于，所述衬底为硅层，所述缓冲层包括二氧化硅层。
9.根据权利要求1所述的制作方法，其特征在于，在所述步骤S2之后，所述制作方法还包括：
对所述氮化硅层进行化学机械抛光处理。
10.根据权利要求9所述的制作方法，其特征在于，所述化学机械抛光处理使得所述氮化硅层的表面粗糙度小于0.5nm。
11.一种MEMS器件，包括半导体结构，其特征在于，所述半导体结构为权利要求1至10中任一项所述的包括氮化硅层的半导体结构。
CN201810714161.5A 2018-06-29 2018-06-29 包括氮化硅层的半导体结构的制作方法与mems器件 Pending CN108922846A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810714161.5A CN108922846A (zh) 2018-06-29 2018-06-29 包括氮化硅层的半导体结构的制作方法与mems器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810714161.5A CN108922846A (zh) 2018-06-29 2018-06-29 包括氮化硅层的半导体结构的制作方法与mems器件

Publications (1)

Publication Number Publication Date
CN108922846A true CN108922846A (zh) 2018-11-30

Family

ID=64423993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810714161.5A Pending CN108922846A (zh) 2018-06-29 2018-06-29 包括氮化硅层的半导体结构的制作方法与mems器件

Country Status (1)

Country Link
CN (1) CN108922846A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109972117A (zh) * 2019-03-29 2019-07-05 武汉大学 一种无水泡的低应力氮化硅薄膜制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002309A (zh) * 2004-07-23 2007-07-18 应用材料股份有限公司 用于制造晶体管的低热预算氮化硅膜及其制备方法
CN101529599A (zh) * 2006-11-20 2009-09-09 应用材料股份有限公司 用于栅极叠层结构的集群顺序处理的方法
CN105070644A (zh) * 2015-07-09 2015-11-18 苏州工业园区纳米产业技术研究院有限公司 低应力氮化硅薄膜的成长方法
CN107749394A (zh) * 2017-10-17 2018-03-02 中国科学院微电子研究所 一种氮化硅薄膜制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002309A (zh) * 2004-07-23 2007-07-18 应用材料股份有限公司 用于制造晶体管的低热预算氮化硅膜及其制备方法
CN101529599A (zh) * 2006-11-20 2009-09-09 应用材料股份有限公司 用于栅极叠层结构的集群顺序处理的方法
CN105070644A (zh) * 2015-07-09 2015-11-18 苏州工业园区纳米产业技术研究院有限公司 低应力氮化硅薄膜的成长方法
CN107749394A (zh) * 2017-10-17 2018-03-02 中国科学院微电子研究所 一种氮化硅薄膜制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WANLI JIANG,DEHUI XU,SHAOKANG YAO,BIN XIONG,YUELIN WANG: ""Effect of hyperthermal annealing on LPCVD silicon nitride"", 《MATERIALS SCIENCE IN SEMICONDUCTOR PROCESSING》 *
宗登刚,王聪和,王钻开, 等.: ""微机械悬桥法研究LPCVD氮化硅薄膜力学性能"", 《第八届敏感元件与传感器学术会议论文集》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109972117A (zh) * 2019-03-29 2019-07-05 武汉大学 一种无水泡的低应力氮化硅薄膜制作方法

Similar Documents

Publication Publication Date Title
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
JP7408893B2 (ja) ダイヤモンド又はイリジウム材料の単結晶層を製造するための方法、及びダイヤモンド又はイリジウム材料の単結晶層をエピタキシャル成長させるための基板
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
CN103021840A (zh) 防止钝化层过刻蚀的方法
CN108922846A (zh) 包括氮化硅层的半导体结构的制作方法与mems器件
JP4654710B2 (ja) 半導体ウェーハの製造方法
US8853054B2 (en) Method of manufacturing silicon-on-insulator wafers
JP5168990B2 (ja) 半導体基板の製造方法
JP4700652B2 (ja) 層構造の製造方法
JP7451846B2 (ja) ＡｌＮ材料の単結晶膜を生成するための方法、及びＡｌＮ材料の単結晶膜をエピタキシャル成長させるための基板
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP2008053398A (ja) 炭化珪素半導体装置の製造方法
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
JP6927143B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2012164933A (ja) シリコン薄膜転写ウェーハの製造方法
CN102263021A (zh) 一种低电压栅氧化层制备方法
TWI709999B (zh) 貼合式soi晶圓的製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
CN104576343B (zh) 栅极氧化层的制造方法
JP2019204901A (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
JP3578063B2 (ja) Ｓｉウェーハの前処理方法及び半導体ウェーハ
US11482597B2 (en) Semiconductor wafer having epitaxial layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181130