CN108900077B - 一种电源上下电的防过冲电路 - Google Patents
一种电源上下电的防过冲电路 Download PDFInfo
- Publication number
- CN108900077B CN108900077B CN201810856289.5A CN201810856289A CN108900077B CN 108900077 B CN108900077 B CN 108900077B CN 201810856289 A CN201810856289 A CN 201810856289A CN 108900077 B CN108900077 B CN 108900077B
- Authority
- CN
- China
- Prior art keywords
- common
- drain
- source
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明揭示了一种电源上下电的防过冲电路，接入到由输入差分对管及放大电路构成的基本电路，特征在于该防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端，通过电阻R1拉低D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，关断基本电路输出的PMOS管MP8，拉低输出电压。应用本发明该防过冲电路，省却了使用电容，降低了芯片的占用面积，通过能响应各种快慢节奏的电源上下电过程，能有效避免引起系统失调。
Description
技术领域
本发明涉及一种针对微电子应用系统上下电的安全防护改善，尤其涉及一种电源上下电的防过冲电路。
背景技术
在常见的微电子应用系统中，如图1所示，在电源上下电时，运放输出电压VO会超过VREF；极易会影响后级系统的功能；尤其在有些应用中，输出电压VO的过冲，会对后级系统的使用寿命造成不良影响，甚至直接损毁。
在现有的技术中，为了防止此类系统电源上下电可能的过冲损害，已有提出常见的防过冲电路如图2所示。该电路虽然能取得一定的防过冲效果，然而也不可忽视地存在多方面缺陷，其一便是其中所需的电阻和电容器件值均较大，由此无形中增加了电路的整体面积，其二在电源很慢的上下电时，不能正常工作，无法防止输出电压的过冲。
发明内容
鉴于上述现有技术的不足，本发明的目的旨在提出一种电源上下电的防过冲电路，解决系统稳定性问题。
本发明实现上述目的的技术解决方案是，一种电源上下电的防过冲电路，接入到由输入差分对管及放大电路构成的基本电路，其特征在于：所述防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端，通过电阻R1拉低D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，关断基本电路输出的PMOS管MP8，拉低输出电压。
进一步地，所述输入差分对管由电流源和PMOS管MP1、MP2相接构成，其中电流源一端与基本电路的AVDD端相接，电流源的另一端与MP1、MP2共源共联，MP1的漏极与放大电路中NMOS管MN3的源极、NMOS管MN1的漏极共联于节点A，MP2的漏极与放大电路中NMOS管MN4的源极、NMOS管MN2的漏极共联于节点B。
进一步地，所述放大电路为折叠共源共栅结构的共模抑制放大电路。
更进一步地，所述放大电路由PMOS管MP3、MP4、MP5、MP6、MP7、MP8和NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8配合电容CC1、电容CC2相接构成，其中MP3、MP4、MP8共源相接于AVDD端，MP3、MP4的共栅极与MP5、MN5的共漏极共联于节点C，MP3的漏极与MP5的源极相接，MP4的漏极与MP6的源极相接于电容CC1的一端，MP5和MP6共栅相接，MP6的漏极、MP7的源极、MN6的漏极与MP8的栅极共联于节点E；MN1、MN2、MN7共源相接于AVSS端，MN1和MN2共栅相接，MN3和MN4共栅相接，MN3的漏极与MN5的源极想接，MN4的源极与MN2的漏极相接于电容CC2的一端，MN4的漏极、MP7的漏极、MN6的源极与MN7的栅极共联；电容CC1、电容CC2两者的另一端与MP7、MP8的共漏极共联。
应用本发明的防过冲电路，具备突出的实质性特点和显著的进步性：该防过冲电路省却了使用电容，降低了芯片的占用面积，通过能响应各种快慢节奏的电源上下电过程，能有效避免引起系统失调。
附图说明
图1是针对应用系统的供源电路示意图。
图2是现有常见防过冲电路的结构示意图。
图3是本发明针对电源上下电的防过冲电路结构示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
鉴于上述现有技术的不足，本发明设计者凭多年从事本行业之经验，经创造性研究并得出了一种电源上下电的防过冲电路，以此解决后级系统稳定运行及消除受损风险的问题。
根据本发明的实施例，提供了一种电源上下电的防过冲电路，如图3所示的结构示意图。该防过冲电路接入到由输入差分对管及放大电路构成的基本电路，以融入电源电路的方式实现。从区别于现有技术的特征来看，该防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成。如图中虚线框Q中所示，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端。基于上述结构的防过冲电路，其功能实现的原理及过程为：在电源上下电过程中，当电源电压较低时，运放的电流镜IO会被关断；电流镜IO的通路处于高阻态；而由于电阻R1的存在，通过电阻R1能够拉低节点D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，即图示中节点E，关断基本电路输出的PMOS管MP8，从而拉低输出电压；使输出电压平缓过渡。反之，如果没有该电阻R1，则节点D的电压则无法被拉低，E点电位也无法拉高，从而无法关断MP8，输出将有不小可能性的过冲。
为进一步地理解本发明防过冲电路的功能实现，需要进一步了解上述基本电路的构成，以下结合图3所示分别从差分对管和放大电路两部分详细阐述。
一方面上述输入差分对管由电流源和PMOS管MP1、MP2相接构成，其中电流源一端与基本电路的AVDD端相接，电流源的另一端与MP1、MP2共源共联，MP1的漏极与放大电路中NMOS管MN3的源极、NMOS管MN1的漏极共联于节点A，MP2的漏极与放大电路中NMOS管MN4的源极、NMOS管MN2的漏极共联于节点B。
另一方面上述放大电路为折叠共源共栅结构的共模抑制放大电路。该放大电路由PMOS管MP3、MP4、MP5、MP6、MP7、MP8和NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8配合电容CC1、电容CC2相接构成，其中MP3、MP4、MP8共源相接于AVDD端，MP3、MP4的共栅极与MP5、MN5的共漏极共联于节点C，MP3的漏极与MP5的源极相接，MP4的漏极与MP6的源极相接于电容CC1的一端，MP5和MP6共栅相接，MP6的漏极、MP7的源极、MN6的漏极与MP8的栅极共联于节点E；MN1、MN2、MN7共源相接于AVSS端，MN1和MN2共栅相接，MN3和MN4共栅相接，MN3的漏极与MN5的源极想接，MN4的源极与MN2的漏极相接于电容CC2的一端，MN4的漏极、MP7的漏极、MN6的源极与MN7的栅极共联；电容CC1、电容CC2两者的另一端与MP7、MP8的共漏极共联。
由此可见，本发明防过冲电路正是连接并作用于该放大电路，实现了电源上下电过程中防过冲的效果。并且较之于现有常见的防过冲电路，其省却了使用电容，降低了芯片的占空面积，通过能响应各种快慢节奏的电源上下电过程，能有效避免引起系统失调。
以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。
Claims (2)
1.一种电源上下电的防过冲电路，接入到由输入差分对管及放大电路构成的基本电路，其特征在于：基本电路中所述放大电路由PMOS管MP3、MP4、MP5、MP6、MP7、MP8和NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8配合电容CC1、电容CC2相接构成，其中MP3、MP4、MP8共源相接于AVDD端，MP3、MP4的共栅极与MP5、MN5的共漏极共联于节点C，MP3的漏极与MP5的源极相接，MP4的漏极与MP6的源极相接于电容CC1的一端，MP5和MP6共栅相接，MP6的漏极、MP7的源极、MN6的漏极与MP8的栅极共联于节点E，MN1、MN2、MN7共源相接于AVSS端，MN1和MN2共栅相接，MN3和MN4共栅相接，MN3的漏极与MN5的源极想接，MN4的源极与MN2的漏极相接于电容CC2的一端，MN4的漏极、MP7的漏极、MN6的源极与MN7的栅极共联，电容CC1、电容CC2两者的另一端与MP7、MP8的共漏极共联；所述防过冲电路由电流镜IO，NMOS管MN8、MN9及电阻R1构成，其中电流镜IO的一端与基本电路的AVDD端相接，电流镜IO的另一端、电阻R1的一端、MN8的漏极和栅极以及放大电路中NMOS管MN6的栅极共联于节点D，MN8的源极与MN9的漏极和栅极共联，MN9的源极及电阻R1的另一端相接于AVSS端，通过电阻R1拉低D点电压至0，关断NMOS管MN6，同时抬高NMOS管MN6的漏极电压，关断基本电路输出的PMOS管MP8，拉低输出电压。
2.根据权利要求1所述电源上下电的防过冲电路，其特征在于：所述输入差分对管由电流源和PMOS管MP1、MP2相接构成，其中电流源一端与基本电路的AVDD端相接，电流源的另一端与MP1、MP2共源共联，MP1的漏极与放大电路中NMOS管MN3的源极、NMOS管MN1的漏极共联于节点A，MP2的漏极与放大电路中NMOS管MN4的源极、NMOS管MN2的漏极共联于节点B。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810856289.5A CN108900077B (zh) | 2018-07-31 | 2018-07-31 | 一种电源上下电的防过冲电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810856289.5A CN108900077B (zh) | 2018-07-31 | 2018-07-31 | 一种电源上下电的防过冲电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108900077A CN108900077A (zh) | 2018-11-27 |
| CN108900077B true CN108900077B (zh) | 2020-09-11 |
Family
ID=64352839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810856289.5A Active CN108900077B (zh) | 2018-07-31 | 2018-07-31 | 一种电源上下电的防过冲电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108900077B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111835187B (zh) * | 2019-04-15 | 2021-06-11 | 合肥格易集成电路有限公司 | 一种开关电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101881982B (zh) * | 2009-05-05 | 2012-08-08 | 瑞萨电子(中国)有限公司 | 一种防止过冲的稳压电路及基准电路 |
| CN104901643B (zh) * | 2015-06-10 | 2018-02-09 | 思瑞浦微电子科技（苏州）股份有限公司 | 共模抑制放大器 |
| CN108259007B (zh) * | 2017-12-29 | 2021-06-04 | 思瑞浦微电子科技（苏州）股份有限公司 | 应用于运放转换速率的增强电路 |
-
2018
- 2018-07-31 CN CN201810856289.5A patent/CN108900077B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108900077A (zh) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108803764B (zh) | 一种快速瞬态响应的ldo电路 | |
| CN104238613B (zh) | 一种数字电路低压差线性稳压器 | |
| US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
| CN108762363A (zh) | 一种推挽输出级的ldo电路 | |
| CN113050750B (zh) | 一种能够实现宽输入范围和快速稳态的低压差线性稳压器 | |
| CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
| JP6030879B2 (ja) | ボルテージレギュレータ | |
| CN103956981A (zh) | 一种消除直流失调电压的运算放大器电路 | |
| CN109546975B (zh) | 运算跨导放大器 | |
| CN112860002B (zh) | 一种瞬时响应线性稳压器 | |
| CN106549639A (zh) | 一种增益自适应误差放大器 | |
| CN108646837A (zh) | 一种用于低压差线性稳压器的瞬态响应改善电路 | |
| CN108900077B (zh) | 一种电源上下电的防过冲电路 | |
| CN111585516B (zh) | 一种带输出箝位功能的运算放大器 | |
| CN102541146B (zh) | 抗高压mos管漏电流增大的带隙基准源的电路 | |
| CN104579260A (zh) | 用于射频识别的迟滞比较器 | |
| CN112825476B (zh) | 一种运算放大器 | |
| CN110908427A (zh) | 一种应用于高压线性稳压器的限流保护电路 | |
| CN108227799B (zh) | 一种稳压电路 | |
| CN111541432B (zh) | 一种动态负偏置应用的误差放大器电路 | |
| CN203775151U (zh) | 一种消除直流失调电压的运算放大器电路 | |
| CN112684841B (zh) | 高电源抑制比的低压差线性稳压器 | |
| CN210983127U (zh) | 一种应用于高压线性稳压器的限流保护电路 | |
| CN112825477A (zh) | 一种高压运算放大器及其输入级电路 | |
| CN220603913U (zh) | 一种最大电压自动选择电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |