CN108899302A - 一种背照式cmos感光器件单片化方法 - Google Patents
一种背照式cmos感光器件单片化方法 Download PDFInfo
- Publication number
- CN108899302A CN108899302A CN201810725528.3A CN201810725528A CN108899302A CN 108899302 A CN108899302 A CN 108899302A CN 201810725528 A CN201810725528 A CN 201810725528A CN 108899302 A CN108899302 A CN 108899302A
- Authority
- CN
- China
- Prior art keywords
- cmos sensor
- illuminated type
- type cmos
- passivation layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 38
- 238000012360 testing method Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- BVPWJMCABCPUQY-UHFFFAOYSA-N 4-amino-5-chloro-2-methoxy-N-[1-(phenylmethyl)-4-piperidinyl]benzamide Chemical compound COC1=CC(N)=C(Cl)C=C1C(=O)NC1CCN(CC=2C=CC=CC=2)CC1 BVPWJMCABCPUQY-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010998 test method Methods 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种背照式CMOS感光器件单片化方法，能够解决在进行晶圆背面研磨时，由于切割道的存在产生应力不均，导致器件的损坏，减少研磨时产生的碎屑会进入到器件中，减少在进行器件测试过程中产生测试的错误对器件质量的误判。提高对于背照式CMOS感光器件而言钝化层的平整和厚度控制优化工艺提供工艺简单提高钝化层光学质量。
Description
技术领域
本发明属于半导体器件制造领域，具体涉及一种背照式CMOS感光器件单片化方法。
背景技术
现有技术中的背照式CMOS感光器件单片化方法，在进行晶圆背面研磨时，由于切割道的存在产生应力不均，导致器件的损坏，同时，研磨时产生的碎屑会进入到器件中，在进行器件测试过程中产生测试的错误，这样会导致对器件质量的误判。同时对于背照式CMOS感光器件而言钝化层的平整和厚度控制变得很重要，如何优化工艺提供工艺简单提高钝化层光学质量。
发明内容
基于解决上述问题，本发明提供了一种背照式CMOS感光器件单片化方法，其特征在于，所述单片化方法，包括：步骤1）在半导体基板为主体的晶圆上形成多个背照式CMOS感光器件，所述晶圆的正面为CMOS感光器件的感光面；步骤2）在多个背照式CMOS感光器件之间形成隔离沟槽，所述隔离沟槽的深度比器件层的高度大，所述隔离沟槽中形成有介质层；步骤3）在晶圆正面形成第一钝化层，所述第一钝化层的材料与隔离沟槽的介质层的材料相同；步骤4）对第一钝化进行化学机械抛光，使晶圆的表面变得平坦；步骤5）在第一钝化层上形成一层第一光刻胶，进行光刻，使隔离沟槽之外的区域被光刻胶覆盖；步骤6）进行各向异性刻蚀，去除沟槽隔离中介质层，形成感光器件的切割道；步骤7）在步骤6）得到的晶圆的表面涂覆一层填充层，所述填充层为负性光刻胶；对切割道处的光刻胶进行曝光，去除切割道外钝化层之上的光刻胶；步骤8）在晶圆正面通过粘合胶带将晶圆固定在固定基板上，对晶圆的背面进行研磨，研磨至切割道从晶圆背面露出；步骤9）把晶圆与固定基板分离，形成单片化的背照式CMOS感光器件。
根据本发明的实施例，其特征在于，其中所述负性光刻胶为：聚酰亚胺。
根据本发明的实施例，其特征在于，其中在形成切割道后，在切割道表面和第一钝化层表面形成一层第二钝化层。
根据本发明的实施例，其特征在于，形成所述第二钝化层的材料与形成第一钝化层的材料不同。
根据本发明的实施例，其特征在于，所述钝化层为氧化铝、氮化硅、氧化硅或氮氧化硅。
根据本发明的实施例，其特征在于，所述形成隔离沟槽时所用的光刻掩膜板与形成切割道时的光刻掩膜板、以及对负性光刻胶层进行曝光的光刻掩膜板相同。
根据本发明的实施例，其特征在于，还包括对所述背照式CMOS感光器件进行测试，检测是否存在质量问题。
根据本发明的实施例，其特征在于，对所述第一钝化层抛光后，使钝化层的材料满足背照式CMOS感光器件能够对光电响应峰值波长的吸收率小于5%。
本发明的优点如下：
（1）本发明能够减少由于切割道的存在产生应力不均，减少单片化工艺过程中对器件的损坏；
（2）本发明能够减少研磨时产生的碎屑进入切割道，防止对器件的污染，减少在进行器件测试过程中产生测试的错误，减少会导致对器件质量的误判；
（3）本发明能够控制钝化层的平整和厚度，能够提高钝化层光学质量。
附图说明
图1为背照式CMOS感光器件单片化方法工艺步骤流程框图；
图2为背照式CMOS感光器件单片化方法工艺步骤图。
具体实施方式
第一实施例
如图1及图2所示，一种背照式CMOS感光器件单片化方法，其特征在于，所述单片化方法，包括：步骤1）在在半导体基板1为主体的晶圆上形成多个背照式CMOS感光器件2，所述晶圆的正面为CMOS感光器件的感光面；步骤2）在多个背照式CMOS感光器件之间形成隔离沟槽3，所述隔离沟槽3的深度比器件层的高度大，所述隔离沟槽中形成有介质层；步骤3）在晶圆正面形成第一钝化层4，所述第一钝化层的材料与隔离沟槽的介质层的材料相同，所述钝化层为氧化铝、氮化硅、氧化硅或氮氧化硅；步骤4）对第一钝化进行化学机械抛光，使晶圆的表面变得平坦，对所述第一钝化层抛光后，使钝化层的材料满足背照式CMOS感光器件能够对光电响应峰值波长的吸收率小于5%；步骤5）在第一钝化层上形成一层第一光刻胶，进行光刻，使隔离沟槽之外的区域被光刻胶覆盖；步骤6）进行各向异性刻蚀，去除沟槽隔离中介质层，形成感光器件的切割道5；步骤7）在步骤6）得到的晶圆的表面涂覆一层填充层6，所述填充层为负性光刻胶，其中所述负性光刻胶为：聚酰亚胺；对切割道5处的光刻胶进行曝光，去除切割道外钝化层之上的光刻胶；步骤8）在晶圆正面通过粘合胶带7将晶圆固定在固定基板8上，对晶圆的背面进行研磨，研磨至切割道从晶圆背面露出；步骤9）把晶圆1与固定基板8分离，形成单片化的背照式CMOS感光器件。
其中，形成隔离沟槽时所用的光刻掩膜板与形成切割道时的光刻掩膜板、以及对负性光刻胶层进行曝光的光刻掩膜板相同。
在步骤9）之后还包括：对所述背照式CMOS感光器件进行测试，检测是否存在质量问题。
第二实施例
形成切割道后，在切割道表面和第一钝化层表面形成一层第二钝化层，并且形成所述第二钝化层的材料与形成第一钝化层的材料不同。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (7)
1.一种背照式CMOS感光器件单片化方法，其特征在于，所述单片化方法，包括：步骤1）在半导体基板为主体的晶圆上形成多个背照式CMOS感光器件，所述晶圆的正面为CMOS感光器件的感光面；步骤2）在多个背照式CMOS感光器件之间形成隔离沟槽，所述隔离沟槽的深度比器件层的高度大，所述隔离沟槽中形成有介质层；步骤3）在晶圆正面形成第一钝化层，所述第一钝化层的材料与隔离沟槽的介质层的材料相同；步骤4）对第一钝化进行化学机械抛光，使晶圆的表面变得平坦；步骤5）在第一钝化层上形成一层第一光刻胶，进行光刻，使隔离沟槽之外的区域被光刻胶覆盖；步骤6）进行各向异性刻蚀，去除沟槽隔离中介质层，形成感光器件的切割道；步骤7）在步骤6）得到的晶圆的表面涂覆一层填充层，所述填充层为负性光刻胶；对切割道处的光刻胶进行曝光，去除切割道外钝化层之上的光刻胶；步骤8）在晶圆正面通过粘合胶带将晶圆固定在固定基板上，对晶圆的背面进行研磨，研磨至切割道从晶圆背面露出；步骤9）把晶圆与固定基板分离，形成单片化的背照式CMOS感光器件。
2.根据权利要求1所述的背照式CMOS感光器件单片化方法，其特征在于，其中所述负性光刻胶为：聚酰亚胺。
3.根据权利要求1所述的背照式CMOS感光器件单片化方法，其特征在于，其中在形成切割道后，在切割道表面和第一钝化层表面形成一层第二钝化层。
4.根据权利要求3所述的背照式CMOS感光器件单片化方法，其特征在于，形成所述第二钝化层的材料与形成第一钝化层的材料不同。
5.根据权利要求1所述的背照式CMOS感光器件单片化方法，其特征在于，所述形成隔离沟槽时所用的光刻掩膜板与形成切割道时的光刻掩膜板、以及对负性光刻胶层进行曝光的光刻掩膜板相同。
6.根据权利要求1所述的背照式CMOS感光器件单片化方法，其特征在于，在进行所述步骤8）还包括对所述背照式CMOS感光器件进行测试，检测是否存在质量问题。
7.根据权利要求1所述的背照式CMOS感光器件单片化方法，其特征在于，所述步骤4）中对所述第一钝化层抛光后，使钝化层的材料满足背照式CMOS感光器件能够对光电响应峰值波长的吸收率小于5%。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810725528.3A CN108899302A (zh) | 2018-07-04 | 2018-07-04 | 一种背照式cmos感光器件单片化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810725528.3A CN108899302A (zh) | 2018-07-04 | 2018-07-04 | 一种背照式cmos感光器件单片化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108899302A true CN108899302A (zh) | 2018-11-27 |
Family
ID=64347934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810725528.3A Withdrawn CN108899302A (zh) | 2018-07-04 | 2018-07-04 | 一种背照式cmos感光器件单片化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899302A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060320A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 固体撮像素子及びその製造方法 |
| CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
| CN104576310A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 应用于半导体背面对准和导通的制作方法 |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| CN106033708A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆减薄方法 |
| CN107369611A (zh) * | 2017-07-11 | 2017-11-21 | 上海朕芯微电子科技有限公司 | 新型晶圆减薄背面金属化工艺 |
| TW201806045A (zh) * | 2016-08-08 | 2018-02-16 | 日商索尼半導體解決方案公司 | 攝像元件、製造方法、及電子機器 |
-
2018
- 2018-07-04 CN CN201810725528.3A patent/CN108899302A/zh not_active Withdrawn
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060320A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 固体撮像素子及びその製造方法 |
| CN103035489A (zh) * | 2012-11-19 | 2013-04-10 | 上海华虹Nec电子有限公司 | 精确控制晶圆减薄厚度的方法 |
| CN104576310A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 应用于半导体背面对准和导通的制作方法 |
| CN104979187A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆的分割方法 |
| CN106033708A (zh) * | 2015-03-11 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆减薄方法 |
| TW201806045A (zh) * | 2016-08-08 | 2018-02-16 | 日商索尼半導體解決方案公司 | 攝像元件、製造方法、及電子機器 |
| CN107369611A (zh) * | 2017-07-11 | 2017-11-21 | 上海朕芯微电子科技有限公司 | 新型晶圆减薄背面金属化工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI823493B (zh) | 平面光子電路及裝置用之晶圓級蝕刻方法 | |
| JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
| US20160122181A1 (en) | Microintegrated encapsulated mems sensor with mechanical decoupling and manufacturing process thereof | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| US8772125B2 (en) | Method of double-sided patterning | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| JPH09507612A (ja) | 三次元回路装置の製造方法 | |
| TWI702674B (zh) | 半導體晶片背面圖案與正面圖案精確對準的方法 | |
| JP5639985B2 (ja) | 半導体圧力センサおよび半導体圧力センサの製造方法 | |
| JPH0462877A (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| CN114823448A (zh) | 半导体工艺中对准标记的形成方法 | |
| CN108899302A (zh) | 一种背照式cmos感光器件单片化方法 | |
| EP2382655A1 (en) | A test method on the support substrate of a substrate of the "semiconductor on insulator" type | |
| US9899334B1 (en) | Methods and apparatus for alignment marks | |
| KR100558201B1 (ko) | 포토 정렬키 및 포토 정렬키를 포함하는 반도체 소자 제조방법 | |
| WO2020145891A1 (en) | An ultra-thin integrated chip and manufacture of the same | |
| US20150028499A1 (en) | Apparatus and Method for Forming Alignment Features for Back Side Processing of a Wafer | |
| US9233836B2 (en) | Semiconductor device including accelerometer devices | |
| US20110304006A1 (en) | Method of alignment mark protection and semiconductor device formed thereby | |
| CN109585480A (zh) | 半导体器件及其形成方法、切割方法 | |
| CN108122838A (zh) | 半导体器件制备工艺 | |
| US11942359B2 (en) | Reduced semiconductor wafer bow and warpage | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| CN113948540A (zh) | 背照式图像传感器的制造方法 | |
| US6387811B1 (en) | Method for detecting scratch of an insulating film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20181127 |