CN109585480A - 半导体器件及其形成方法、切割方法 - Google Patents
半导体器件及其形成方法、切割方法 Download PDFInfo
- Publication number
- CN109585480A CN109585480A CN201811455757.4A CN201811455757A CN109585480A CN 109585480 A CN109585480 A CN 109585480A CN 201811455757 A CN201811455757 A CN 201811455757A CN 109585480 A CN109585480 A CN 109585480A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- area
- scribe line
- semiconductor devices
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000005520 cutting process Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 66
- 235000012431 wafers Nutrition 0.000 claims abstract description 216
- 238000002955 isolation Methods 0.000 claims abstract description 137
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 28
- 238000000926 separation method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000002224 dissection Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
一种半导体器件及其形成方法、切割方法，半导体器件包括：器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区和位于相邻第一器件区之间的第一划片槽区；承载晶圆，所述承载晶圆包括多个第二器件区和位于相邻第二器件区之间的第二划片槽区，所述承载晶圆包括第三面，所述承载晶圆第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，并且所述第二器件区投影在第一面表面的图形位于第一器件区内；位于器件晶圆第一划片槽区内的第一隔离结构；位于承载晶圆第二划片槽区内的第二隔离结构。所述半导体器件的性能得到提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法、切割方法。
背景技术
在集成电路制造过程中，多个芯片集成于同一片晶圆(wafer)上，晶圆一般为硅衬底晶圆片，芯片和芯片之间形成有划片槽，在晶圆制作完成后，通过对划片槽进行划片将芯片分离。
但是随着芯片集成度提高，单位面积的芯片产出越来越高，因而促使芯片间的划片槽朝着越来越窄的方向发展，然而划片槽的宽度缩小，切割过程中的应力会对晶圆内的器件产生影响，所以划片槽不能进一步缩窄，这就制约了芯片的集成度的提高。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法、切割方法，以减小应力，提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件，包括：器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区和位于相邻第一器件区之间的第一划片槽区；承载晶圆，所述承载晶圆包括多个第二器件区和位于相邻第二器件区之间的第二划片槽区，所述承载晶圆包括第三面，所述承载晶圆第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，并且所述第二器件区投影在第一面表面的图形位于第一器件区内；位于器件晶圆第一划片槽区内的第一隔离结构；位于承载晶圆第二划片槽区内的第二隔离结构。
可选的，所述器件晶圆和承载晶圆具有基底，所述第一隔离结构位于器件晶圆基底内，所述第二隔离结构位于承载晶圆基底内。
可选的，所述第一隔离结构的材料与器件晶圆的基底材料不同。
可选的，所述第一隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，所述第二隔离结构的材料与承载晶圆的基底材料不同。
可选的，所述第二隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，所述多个第一器件区沿第一方向排列，在第一方向上，所述第一隔离结构的宽度为10um～30um。
可选的，所述第一划片槽区包括：第一中心区和位于第一中心区两侧的第一边缘区，所述第一中心区与第一边缘区邻接；位于第一边缘区的第一隔离结构，且所述第一隔离结构延伸至第一中心区内。
可选的，所述第一隔离结构包括一个第一隔离层或者多个分立的第一隔离层。
可选的，所述第一隔离层到相邻第一器件区的最小距离的范围为5um～10um。
可选的，所述多个第二器件区沿第二方向排列，在第二方向上，所述第二隔离结构的宽度为10um～30um。
可选的，所述第二划片槽区包括：第二中心区和位于第二中心区两侧的第二边缘区，所述第二中心区和第二边缘区邻接；位于第二边缘区的第二隔离结构，且所述第二隔离结构延伸至第二中心区内。
可选的，所述第二隔离结构包括一个或多个分立的第二隔离层。
可选的，所述第二隔离层到相邻第二器件区的最小距离为5um～10um。
本发明还提供一种上述任意一种半导体器件的形成方法，包括：提供器件晶圆，所述器件晶圆包括多个第一器件区和位于第一器件区之间的第一划片槽区，所述器件晶圆包括相对的第一面和第二面；提供承载晶圆，所述承载晶圆包括多个第二器件区和位于第二器件区之间的第二划片槽区，所述承载晶圆包括第三面；在器件晶圆第一划片槽区内形成第一隔离结构，所述器件晶圆第一面暴露出第一隔离结构；在承载晶圆第二划片槽区内形成第二隔离结构，所述承载晶圆第三面暴露出第二隔离结构；将承载晶圆第三面和器件晶圆第二面贴合，贴合后的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，所述第二器件区投影在第一面表面的图形位于第一器件区内。
可选的，形成第二隔离结构后，形成第一隔离结构。
可选的，将承载晶圆第三面和器件晶圆第二面贴合后，形成所述第一隔离结构。
本发明还提供一种半导体器件的切割方法，其特征在于，包括：提供上述任意一种半导体器件；切割器件晶圆的第一划片槽区和第二器件晶圆的第二划片槽区。
可选的，切割器件晶圆的第一划片槽区和第二器件晶圆的第二划片槽区的方法包括：采用第一切割工艺切割所述器件晶圆第一划片槽区内的第一隔离结构，直至贯穿所述器件晶圆；采用第二切割工艺切割所述承载晶圆第二划片槽区内的第二隔离结构，直至贯穿所述承载晶圆。
可选的，所述第一切割工艺为镭射切割工艺；且所述第二切割工艺为刀片切割工艺。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的结构中，第一隔离结构位于器件晶圆第一划片槽区内，第二器隔离结构位于承载晶圆内，后续切割器件晶圆和承载晶圆使第一器件区分离时，切割装置作用在第一隔离结构和第二隔离结构上，第一隔离结构和第二隔离结构作为一个应力释放空间，减小应力继续向第一器件区和第二器件区的内部传递，从而减小了对第一器件区的器件晶圆和第二器件区的承载晶圆的损伤，从而使得半导体器件的性能得到提升。
本发明技术方案提供的半导体器件的切割方法中，第一隔离结构位于器件晶圆第一划片槽区内，第二器隔离结构位于承载晶圆第二划片槽区内，切割作用于第一隔离结构和第二隔离结构，第一隔离结构和第二隔离结构作为一个应力释放空间，减小应力继续向第一器件区和第二器件区的内部传递，从而减小了对第一器件区的器件晶圆和第二器件区的承载晶圆的损伤，从而使得半导体器件的性能得到提升。
进一步，采用镭射切割工艺切割所述器件晶圆划片槽内的第一隔离结构；镭射切割工艺产生的颗粒较少，减小了对器件晶圆第一器件区的污染，同时镭射切割工艺所产生的应力较少，第一隔离结构与相邻第一器件区的距离较近，利于减少第一划片槽区的面积，增加半导体器件上芯片的数量，从而使得半导体器件的性能得到提升。
附图说明
图1是一种半导体器件的结构示意图；
图2至图6是本发明一实施例中半导体器件形成过程的结构示意图；
图7至图8是本发明一实施例中半导体器件的切割方法的示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
参考图1，图1是一种半导体器件的结构示意图，所述半导体器件包括第一划片槽区和第一器件区，所述半导体器件包括感光晶圆100、互连层110、连接层120和承载晶圆130，所述感光晶圆100具有第一面和第二面，所述互连层110位于感光晶圆100第一面表面，所述连接层120位于互连层110表面，所述承载晶圆130位于互连层110表面；所述第一器件区感光晶圆110内具有深沟槽隔离层160，所述感光晶圆110第二面暴露出深沟槽隔离层160；所述第一器件区感光晶圆110第二面表面形成有受光结构，所述受光结构包括透镜结构190、滤光结构180和栅格结构170，透镜结构190位于滤光结构180表面，栅格结构170位于相邻滤光结构180之间；所述第一划片槽区感光晶圆110第二面表面具有保护环140。
上述实施例中，第一划片槽区用于分离相邻的半导体芯片，通过切割装置切割晶圆，使得晶圆上的半导体芯片彼此物理分开。为了增加晶圆上芯片的数量，一种方法是减小第一划片槽区域的面积。然而减小了第一划片槽区域的面积，会导致切割装置与半导体芯片的距离减小，使得切割装置在第一划片槽区域工作时的应力会引入到半导体芯片中，从而增加损坏半导体芯片的风险。
本发明提供的半导体器件中，器件晶圆的第一划片槽区内具有第一隔离结构；承载晶圆的第一划片槽区内具有第二隔离结构。后续切割分离时，作用在第一隔离结构和第二隔离结构上，降低了应力在器件晶圆和承载晶圆内的产生和扩散，使得所述半导体器件的性能得到提升。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图6是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图2，提供器件晶圆，所述器件晶圆包括多个第一器件区B和位于相邻第一器件区B之间的第一划片槽区A，所述器件晶圆包括相对的第一面和第二面。
本实施例中，所述半导体器件为图像传感器，所述器件晶圆包括图像传感器的感光层。
所述器件晶圆具有基底200，所述器件晶圆的基底200包括相对的第一表面和第二表面，所述第二表面到第一面的距离大于第二表面到第一面的距离。
本实施例中，所述器件晶圆的基底200的材料为单晶硅。所述器件晶圆的基底200的材料还可以是多晶硅或非晶硅。所述器件晶圆的基底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。
所述第一器件区B的器件晶圆的基底200内包括感光结构201，所述器件晶圆的基底200第二表面暴露出感光结构201。
所述第一器件区B用于采集光线，并对所采集的光线进行光电转换。
所述感光结构201用于吸收光线并进行光电转换。
本实施例中，所述感光结构201为感光二极管。其他实施例中，所述感光结构还可以是感光MOS管等其他实现光电转换功能的元器件。
本实施例中，所述半导体器件为背照式图像传感器，还包括：在所述器件晶圆的基底200第二表面形成互联层210。
所述互联层210用于将感光结构201的信息进行处理和传输。
所述互连层210包括插塞和多结构金属导线结构，所述金属导线结构的材料为铜。
本实施例中，还包括：在所述互连层210表面形成连接层220，所述连接管层220用于连接互连层210和后续的承载晶圆230。
请参考图3，提供承载晶圆230，所述承载晶圆230包括多个第二器件区B1和位于第二器件区B1之间的第二划片槽区A1，所述承载晶圆230包括第三面。
所述承载晶圆230为半导体器件提供支撑。
所述承载晶圆230具有基底。
所述承载晶圆230的基底的材料为单晶硅。所述承载晶圆230的基底还可以是多晶硅或非晶硅。所述承载晶圆230的基底材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，形成第二隔离结构后，形成第一隔离结构。
其他实施例中，形成第一隔离结构后，形成第二隔离结构。
继续参考图3，在第二划片槽区A1承载晶圆230的基底内形成第二隔离结构。
本实施例中，所述承载晶圆230的基底第三面暴露出第二隔离结构。
其他实施例中，所述第二隔离结构位于承载晶圆230的基底内。
所述第二隔离结构的宽度为10um～30um。
所述第二隔离结构的材料与承载晶圆230的基底材料不同。
所述第二隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述第二隔离结构的形成方法包括：自承载晶圆230第三面刻蚀承载晶圆230的基底，在所述第二划片槽区A1承载晶圆230内形成第一凹槽；在所述第一凹槽和承载晶圆230的基底上形成第二隔离结构膜(未图示)；平坦化所述第二隔离结构膜，直至暴露出承载晶圆230的基底表面，在所述第一凹槽内形成第二隔离结构。
形成所述第二隔离结构膜的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种。
所述第二划片槽区A1包括：第二中心区b1和位于第二中心区b1两侧的第二边缘区b2，所述第二中心区b1和第二边缘区b2邻接。
所述第二隔离结构位于第二边缘区b2，且延伸至第二中心区b1内。
后续切割分离半导体器件时，切割动作作用于第二中心区b1内的第二隔离结构上，所述第二边缘区b2保证即使切割过程中即使存在误差，切割仍作用于第二隔离结构上。
所述多个第二器件区沿第二方向排列，在第二方向上，所述第二隔离结构的宽度为10um～30um。
第二隔离结构到相邻第二器件区B1的最小距离的范围为5um～10um。
所述第二隔离结构包括一个或多个第二隔离层231。
所述第二隔离层231到相邻第二器件区B1的最小距离的范围为5um～10um。
所述第二隔离层231到相邻第二器件区B1的最小距离定义了切割承载晶圆时的安全距离，以减小切割过程中应力对承载晶圆的第二器件区的器件的影响。
请参考图4，将承载晶圆230第三面和器件晶圆200第二面键合，相互键合的器件晶圆的基底200和承载晶圆230，所述第二划片槽区A1投影在第一面表面的图形位于第一划片槽区A内，所述第二器件区B1投影在第一面表面的图形位于第一器件区B内。
本实施例中，所述器件晶圆包括基底200，位于基底200第二表面的互连层210；位于互连层210表面的连接层220。将连接层220与承载晶圆230第三面键合。
所述第二隔离结构与连接层220键合连接。
将所述承载晶圆230与连接层220键合后，还包括：对承载晶圆230进行减薄处理。
请参考图5和图6，图6为图5中第一划片槽区A的俯视图，在器件晶圆的第一划片槽区A内形成第一隔离结构。
本实施例中，在器件晶圆的基底200第一划片槽区A内形成第一隔离结构，所述器件晶圆的基底200第一表面暴露出第一隔离结构。
其他实施例中，所述第一隔离结构位于器件晶圆的基底200内。
所述多个第一器件区沿第一方向排列，在第一方向上，所述第一隔离结构的宽度为10um～30um。
所述第一隔离结构的材料与器件晶圆的基底材料不同。
所述第一隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述第一隔离结构的形成方法包括：自器件晶圆的基底200第一表面刻蚀器件晶圆的基底200，在所述器件晶圆的基底200第一划片槽区A内形成第二凹槽；在所述第二凹槽和器件晶圆的基底200上形成第一隔离结构膜(未图示)；平坦化所述第一隔离结构膜，直至暴露出器件晶圆的基底200，在所述第二凹槽内形成第一隔离结构。
形成所述第一隔离结构膜的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种。
所述第一划片槽区A包括：第一中心区a1和第一边缘区a2；所述第一隔离结构位于第一边缘区a2内，且所述第一隔离结构延伸至第一中心区a1内。
后续切割分离半导体器件时，切割动作作用于第一中心区a1内的第一隔离结构上，所述第一边缘区a2保证即使切割过程中即使存在误差，切割仍作用于第一隔离结构上。
所述多个第一器件区沿第一方向排列，在第一方向上，所述第一隔离结构的宽度为10um～30um。
所述第一隔离结构包括一个或多个第一隔离层241。
所述第一隔离层241到相邻第一器件区B的最小距离为a3。
本实施例中，a3的范围为5um～10um。
所述第一隔离层241到相邻第一器件区B的最小距离定义了切割器件晶圆时的安全距离，以减小切割过程中应力对器件晶圆的第一器件区的器件的影响。
相互键合的器件晶圆和承载晶圆230，所述第二划片槽区A1投影在第一面表面的图形位于第一划片槽区A内，所述第二器件区B1投影在第一面表面的图形位于第一器件区B内。
切割器件晶圆的基底200的切割工艺不同，则a3的尺寸不同。同理，切割承载晶圆230的切割工艺不同，则第二隔离结构到相邻第二器件区B1的距离不同。
采用镭射切割工艺切割时，所产生的应力较小，a3的尺寸较小。
本实施例中，第二划片槽区A1的第二中心区b1和第二边缘区b2投影在第一面表面的图形位于至第一划片槽区A的第一中心区a1内。
其他实施例中，第二划片槽区A1的第二中心区b1投影在第一面表面的图形位于第一划片槽区A的第一中心区a1内；第二划片槽区A1的第二边缘区b2投影在第一面表面的图形位于第一划片槽区A的第一边缘区a2内。
本实施例中，还包括：所述器件晶圆的基底200第一器件区B内形成深沟槽隔离结构260，所述深沟槽隔离结构260位于相邻的感光单元之间，所述器件晶圆的基底200第二表面暴露出深沟槽隔离结构260；形成深沟槽隔离结构260后，在所述器件晶圆第一器件区的基底200第二表面形成受光结构，所述受光结构包括透镜结构290、滤光结构280和栅格结构270，透镜结构290位于滤光结构280表面，栅格结构270位于相邻滤光结构280之间。
本实施例中，还包括：所述器件晶圆第一器件区B的基底200第二表面形成保护环240，所述保护环240位于第一器件区B边缘，相邻第一器件区B的保护环240之间为第一划片槽区A。
所述第一隔离结构到保护环240的最小距离为a3。
本实施例中，所述第一隔离层241到保护环240的最小距离为a3。
所述第一隔离结构位于器件晶圆的基底200第一划片槽区A内，第二器隔离结构位于承载晶圆230基底内，后续切割器件晶圆的基底200和承载晶圆230基底时，作用在第一隔离结构和第二隔离结构上，第一隔离结构和第二隔离结构作为一个应力释放空间，减小应力继续向第一器件区B和第二器件区B1的内部传递，从而减小了对第一器件区B的器件晶圆和第二器件区B1的承载晶圆230的损伤，从而使得半导体器件的性能得到提升。
本发明还提供一种采用上述方法形成的半导体器件，请参考图5，包括：器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区B和位于相邻第一器件区B之间的第一划片槽区A；承载晶圆230，所述承载晶圆230包括多个第二器件区B1和位于相邻第二器件区B1之间的第二划片槽区A1，所述承载晶圆230包括第三面，所述承载晶圆230第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆230，所述第二划片槽区A1投影在第一面表面的图形位于第一划片槽区A内，并且所述第二器件区B1投影在第一面表面的图形位于第一器件区B内；位于器件晶圆第一划片槽区A内的第一隔离结构；位于承载晶圆230第二划片槽区A1内的第二隔离结构。
所述器件晶圆和承载晶圆230的结构、材料和位置参考前述实施例的内容，不再详述。
所述第一隔离结构和第二隔离结构的结构、材料和位置参考前述实施例的内容，不再详述。
本发明还提供一种上述半导体器件的切割方法。包括：
提供上述任意一种半导体器件；
切割器件晶圆的第一划片槽区A和第二器件晶圆的第二划片槽区A1。
图7至图8是本发明一实施例中半导体器件的切割方法的示意图。
提供上述任意一种半导体器件，参考图5，所述半导体器件参考前述实施例的内容，不再详述。
请参考图7，采用第一切割工艺切割所述器件晶圆第一划片槽区A内的第一隔离结构，直至贯穿所述器件晶圆。
所述第一切割工艺包括：镭射切割工艺或者刀片切割工艺中的一种或者两者的结合。
本实施例中，所述第一切割工艺为镭射切割工艺。
本实施例中，采用镭射切割头300切割所述器件晶圆划片槽内的第一隔离结构。
镭射切割工艺产生的颗粒较少，减小了对器件晶圆第一器件区的污染，同时镭射切割工艺所产生的应力较少，第一隔离结构与相邻第一器件区的距离较近，利于减少第一划片槽区的面积，增加半导体器件上芯片的数量，从而使得半导体器件的性能得到提升。
请参考图8，采用第二切割工艺切割所述承载晶圆230第二划片槽区A1内的第二隔离结构，直至贯穿所述承载晶圆230。
所述第二切割工艺包括：镭射切割工艺或者刀片切割工艺中的一种或者两者的结合。
本实施例中，所述第二切割工艺为刀片切割工艺。
本实施例中，采用刀片切割头310切割所述器件晶圆的基底200第一划片槽区A内的第一隔离结构、器件晶圆第一划片槽区A内的互连层210和连接层220，以及所述承载晶圆230第二划片槽区A1内的第二隔离结构。
第一隔离结构位于器件晶圆第一划片槽区A内，第二器隔离结构位于承载晶圆230第二划片槽区A1内，切割作用于第一隔离结构和第二隔离结构，第一隔离结构和第二隔离结构作为一个应力释放空间，减小应力继续向第一器件区B和第二器件区B1的内部传递，从而减小了对器件晶圆第一器件区B和承载晶圆第二器件区B1的损伤，从而使得半导体器件的性能得到提升。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件，其特征在于，包括：
器件晶圆，所述器件晶圆包括相对的第一面和第二面，所述器件晶圆包括多个第一器件区和位于相邻第一器件区之间的第一划片槽区；
承载晶圆，所述承载晶圆包括多个第二器件区和位于相邻第二器件区之间的第二划片槽区，所述承载晶圆包括第三面，所述承载晶圆第三面与器件晶圆第二面键合，相互键合的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，并且所述第二器件区投影在第一面表面的图形位于第一器件区内；
位于器件晶圆第一划片槽区内的第一隔离结构；
位于承载晶圆第二划片槽区内的第二隔离结构。
2.根据权利要求1所述的半导体器件，其特征在于，所述器件晶圆和承载晶圆具有基底，所述第一隔离结构位于器件晶圆基底内，所述第二隔离结构位于承载晶圆基底内。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一隔离结构的材料与器件晶圆的基底材料不同。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
5.根据权利要求2所述的半导体器件，其特征在于，所述第二隔离结构的材料与承载晶圆的基底材料不同。
6.根据权利要求5所述的半导体器件，其特征在于，所述第二隔离结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
7.根据权利要求1所述的半导体器件，其特征在于，所述多个第一器件区沿第一方向排列，在第一方向上，所述第一隔离结构的宽度为10um～30um。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一划片槽区包括：第一中心区和位于第一中心区两侧的第一边缘区，所述第一中心区与第一边缘区邻接；位于第一边缘区的第一隔离结构，且所述第一隔离结构延伸至第一中心区内。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一隔离结构包括一个第一隔离层或者多个分立的第一隔离层。
10.根据权利要求9所述的半导体器件，其特征在于，所述第一隔离层到相邻第一器件区的最小距离的范围为5um～10um。
11.根据权利要求1所述的半导体器件，其特征在于，所述多个第二器件区沿第二方向排列，在第二方向上，所述第二隔离结构的宽度为10um～30um。
12.根据权利要求1所述的半导体器件，其特征在于，所述第二划片槽区包括：第二中心区和位于第二中心区两侧的第二边缘区，所述第二中心区和第二边缘区邻接；位于第二边缘区的第二隔离结构，且所述第二隔离结构延伸至第二中心区内。
13.根据权利要求11所述的半导体器件，其特征在于，所述第二隔离结构包括一个或多个分立的第二隔离层。
14.根据权利要求11所述的半导体器件，其特征在于，所述第二隔离层到相邻第二器件区的最小距离为5um～10um。
15.一种如权利要求1至14任意一项所述的半导体器件的形成方法，其特征在于，包括：
提供器件晶圆，所述器件晶圆包括多个第一器件区和位于第一器件区之间的第一划片槽区，所述器件晶圆包括相对的第一面和第二面；
提供承载晶圆，所述承载晶圆包括多个第二器件区和位于第二器件区之间的第二划片槽区，所述承载晶圆包括第三面；
在器件晶圆第一划片槽区内形成第一隔离结构，所述器件晶圆第一面暴露出第一隔离结构；
在承载晶圆第二划片槽区内形成第二隔离结构，所述承载晶圆第三面暴露出第二隔离结构；
将承载晶圆第三面和器件晶圆第二面贴合，贴合后的器件晶圆和承载晶圆，所述第二划片槽区投影在第一面表面的图形位于第一划片槽区内，所述第二器件区投影在第一面表面的图形位于第一器件区内。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，形成第二隔离结构后，形成第一隔离结构。
17.根据权利要求15所述的半导体器件的形成方法，其特征在于，将承载晶圆第三面和器件晶圆第二面贴合后，形成所述第一隔离结构。
18.一种半导体器件的切割方法，其特征在于，包括：
提供如权利要求1至14任意一项所述的半导体器件；
切割器件晶圆的第一划片槽区和第二器件晶圆的第二划片槽区。
19.根据权利要求18所述的半导体器件的切割方法，其特征在于，切割器件晶圆的第一划片槽区和第二器件晶圆的第二划片槽区的方法包括：采用第一切割工艺切割所述器件晶圆第一划片槽区内的第一隔离结构，直至贯穿所述器件晶圆；采用第二切割工艺切割所述承载晶圆第二划片槽区内的第二隔离结构，直至贯穿所述承载晶圆。
20.根据权利要求19所述的半导体器件的切割方法，其特征在于，所述第一切割工艺为镭射切割工艺；且所述第二切割工艺为刀片切割工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811455757.4A CN109585480A (zh) | 2018-11-30 | 2018-11-30 | 半导体器件及其形成方法、切割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811455757.4A CN109585480A (zh) | 2018-11-30 | 2018-11-30 | 半导体器件及其形成方法、切割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109585480A true CN109585480A (zh) | 2019-04-05 |
Family
ID=65926603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811455757.4A Pending CN109585480A (zh) | 2018-11-30 | 2018-11-30 | 半导体器件及其形成方法、切割方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109585480A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110091442A (zh) * | 2019-05-15 | 2019-08-06 | 德淮半导体有限公司 | 一种用于切割晶片的刀具及切割方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543869A (zh) * | 2010-11-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 分割线中的材料结构和分离芯片的方法 |
| CN103137633A (zh) * | 2011-11-28 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 减小背照式图像传感器的暗电流 |
| US20140017854A1 (en) * | 2010-01-21 | 2014-01-16 | Xintec Inc. | Chip package and fabrication method thereof |
| CN107112220A (zh) * | 2015-01-13 | 2017-08-29 | 索尼半导体解决方案公司 | 半导体器件、用于制造半导体器件的方法、固态成像元件、成像器件以及电子装置 |
| CN107634074A (zh) * | 2017-08-16 | 2018-01-26 | 上海微阱电子科技有限公司 | 防止划片损伤的cmos图像传感器结构及其制作方法 |
-
2018
- 2018-11-30 CN CN201811455757.4A patent/CN109585480A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140017854A1 (en) * | 2010-01-21 | 2014-01-16 | Xintec Inc. | Chip package and fabrication method thereof |
| CN102543869A (zh) * | 2010-11-23 | 2012-07-04 | 英飞凌科技股份有限公司 | 分割线中的材料结构和分离芯片的方法 |
| CN103137633A (zh) * | 2011-11-28 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 减小背照式图像传感器的暗电流 |
| CN107112220A (zh) * | 2015-01-13 | 2017-08-29 | 索尼半导体解决方案公司 | 半导体器件、用于制造半导体器件的方法、固态成像元件、成像器件以及电子装置 |
| CN107634074A (zh) * | 2017-08-16 | 2018-01-26 | 上海微阱电子科技有限公司 | 防止划片损伤的cmos图像传感器结构及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110091442A (zh) * | 2019-05-15 | 2019-08-06 | 德淮半导体有限公司 | 一种用于切割晶片的刀具及切割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI721567B (zh) | 三維積體晶片、堆疊影像感測器裝置以及形成三維積體晶片的方法 | |
| CN103426892B (zh) | 垂直集成的图像传感器芯片及其形成方法 | |
| US8435824B2 (en) | Backside illumination sensor having a bonding pad structure and method of making the same | |
| US8290325B2 (en) | Waveguide photodetector device and manufacturing method thereof | |
| JP6429209B2 (ja) | 金属ブロックと接合パッド構造 | |
| CN103077951B (zh) | Bsi图像传感器的晶圆级封装方法 | |
| TWI776418B (zh) | 突崩式光電二極體與製造方法 | |
| US11217547B2 (en) | Bond pad structure with reduced step height and increased electrical isolation | |
| JP2011238652A (ja) | 半導体装置およびその製造方法 | |
| CN113745364B (zh) | 光电二极管和/或pin二极管结构 | |
| TWI770519B (zh) | 半導體元件、結構及其形成方法 | |
| TWI809124B (zh) | 背照式感測器及製造感測器之方法 | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| US9142588B2 (en) | Backside illumination image sensor chips and methods for forming the same | |
| CN109585480A (zh) | 半导体器件及其形成方法、切割方法 | |
| US11611002B2 (en) | Photodiode and/or pin diode structures | |
| JP4338490B2 (ja) | 光半導体集積回路装置の製造方法 | |
| CN113809198A (zh) | 光电二极管和/或pin二极管结构 | |
| KR102623757B1 (ko) | 캐리어 이동 효율을 개선하기 위한 채널 패턴 설계 | |
| US11949034B2 (en) | Photodetector with dual doped semiconductor material | |
| KR102437528B1 (ko) | 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법 | |
| US20240072184A1 (en) | Photodetectors on fin structure | |
| US20210328083A1 (en) | Optoelectronic devices having an electrode with apertures | |
| CN106356383A (zh) | 半导体结构、半导体器件、芯片结构及其形成方法 | |
| TW202418564A (zh) | 光感測器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190405 |