CN108878279A - 去疵层形成方法 - Google Patents

去疵层形成方法 Download PDF

Info

Publication number
CN108878279A
CN108878279A CN201810389620.7A CN201810389620A CN108878279A CN 108878279 A CN108878279 A CN 108878279A CN 201810389620 A CN201810389620 A CN 201810389620A CN 108878279 A CN108878279 A CN 108878279A
Authority
CN
China
Prior art keywords
defect layer
chip
grinding
forming method
metal salt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810389620.7A
Other languages
English (en)
Other versions
CN108878279B (zh
Inventor
下房大悟
原田晴司
竹内宽树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108878279A publication Critical patent/CN108878279A/zh
Application granted granted Critical
Publication of CN108878279B publication Critical patent/CN108878279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供去疵层形成方法，能够形成不使抗折强度降低的去疵层。一种去疵层形成方法，在晶片的背面上形成去疵层，该晶片在正面上形成有器件，其中，该去疵层形成方法包含如下的步骤：涂布步骤，将金属盐的溶液涂布在晶片的背面上；以及扩散步骤，在实施了涂布步骤之后，对晶片进行加热，使所涂布的溶液中的金属盐在背面侧扩散而形成去疵层。

Description

去疵层形成方法
技术领域
本发明涉及去疵层形成方法，在晶片上形成具有捕集杂质的功能的去疵层。
背景技术
为了使组装到电子设备等的器件芯片薄型化、轻量化，增加了利用磨削等方法将分割成器件芯片之前的晶片加工得更薄的机会。例如，一边使由磨粒分散到结合材料而成的工具(磨削磨具)旋转，一边将其推抵于晶片的被加工面，从而能够对该晶片进行磨削而使其变薄。
但是，当利用上述的磨削对晶片进行加工时，在被加工面上产生微细的损伤及应变等。该损伤及应变等具有捕集对器件芯片造成不良影响的铜(Cu)等杂质的去疵功能。因此，通过在晶片中残留损伤及应变等，能够将因杂质引起的器件芯片的不良率抑制得较低。
另一方面，当在晶片中残留有损伤及应变等的状态下，器件芯片的抗折强度容易变低。因此，在对晶片进行了磨削之后，在很多情况下通过研磨或蚀刻等方法将损伤及应变等去除。另外，在该情况下，通过在晶片中再次形成所需最小限度的损伤及应变等来得到所需的去疵功能(例如，参照专利文献1、2、3等)。
专利文献1：日本特开2014-63786号公报
专利文献2：日本特开2015-46550号公报
专利文献3：日本特开2016-182669号公报
但是，即使是在通过研磨或蚀刻等方法将损伤及应变等去除之后对晶片再次形成所需最小限度的损伤及应变等的上述的方法，器件芯片的抗折强度也会稍微降低。
发明内容
本发明是鉴于该问题点而完成的，其目的在于提供去疵层形成方法，能够形成不使抗折强度降低的去疵层。
根据本发明的一个方式，提供去疵层形成方法，在晶片的背面上形成去疵层，该晶片在正面上形成有器件，其中，该去疵层形成方法具有如下的步骤：涂布步骤，将金属盐的溶液涂布在晶片的背面上；以及扩散步骤，在实施了该涂布步骤之后，对晶片进行加热，使所涂布的该溶液中的该金属盐在该背面侧扩散而形成去疵层。
在本发明的一个方式中，在该扩散步骤中，也可以通过照射对于晶片具有吸收性的波长的激光束而对晶片进行加热，使该金属盐扩散。并且，在本发明的一方式中，有时该金属盐包含2价的金属，该去疵层含有每1cm2为1×1013个以上的该金属原子。并且，在本发明的一个方式中，有时该金属盐包含3价的金属，该去疵层含有每1cm2为1×1012个以上的该金属原子。
在本发明的一个方式的去疵层形成方法中，将金属盐的溶液涂布在晶片的背面上，之后，通过加热使金属盐在晶片的背面侧扩散而形成去疵层。因此，利用该金属盐的作用在去疵层中捕集对器件造成不良影响的杂质。
并且，在该去疵层形成方法中，不需要如以往那样在晶片中形成具有去疵功能的损伤及应变等。也就是说，晶片的抗折强度不会因损伤及应变等降低。这样，根据本发明的一个方式的去疵层形成方法，能够形成不使抗折强度降低的去疵层。
附图说明
图1的(A)是示意性地示出在本实施方式的去疵层形成方法中使用的晶片的结构例的立体图，图1的(B)是用于说明保护部件粘贴步骤的立体图。
图2的(A)是用于说明磨削步骤的侧视图，图2的(B)是用于说明研磨步骤的侧视图。
图3的(A)和图3的(B)是用于说明涂布步骤的侧视图。
图4的(A)是用于说明扩散步骤的侧视图，图4的(B)是用于说明扩散步骤的俯视图。
标号说明
11：晶片；11a：正面；11b：背面；13：分割预定线(间隔道)；15：器件；21：保护部件；21a：正面；21b：背面；31：溶液；33：被膜；35：去疵层；41：激光束；2：磨削装置；4：卡盘工作台；4a：保持面；6：磨削单元；8：主轴；10：安装座；12：磨削磨轮；14：磨轮基台；16：磨削磨具；22：研磨装置；24：卡盘工作台；24a：保持面；26：研磨单元；28：主轴；30：安装座；32：研磨垫；42：旋涂机；44：旋转工作台；44a：保持面；46：喷嘴；52：激光照射装置；54：卡盘工作台；54a：保持面；56：激光照射单元。
具体实施方式
参照附图对本发明的一个方式的实施方式进行说明。本实施方式的去疵层形成方法包含保护部件粘贴步骤(参照图1的(B))、磨削步骤(参照图2的(A))、研磨步骤(参照图2的(B))、涂布步骤(参照图3的(A)和图3的(B))以及扩散步骤(参照图4的(A)和图4的(B))。
在保护部件粘贴步骤中，在设置有多个器件的晶片的正面侧粘贴保护部件。在磨削步骤中，对该晶片的背面进行磨削。在研磨步骤中，对晶片的背面进行研磨。在涂布步骤中，在晶片的背面涂布金属盐的溶液。在扩散步骤中，通过加热使金属盐在晶片的背面侧扩散而形成去疵层。以下，对本实施方式的去疵层形成方法进行详述。
图1的(A)是示意性地示出在本实施方式的去疵层形成方法中使用的晶片11的结构例的立体图。如图1的(A)所示，晶片11例如使用硅(Si)等材料形成为圆盘状。该晶片11的正面11a侧被呈格子状设定的分割预定线(间隔道)13划分成多个区域，在各区域中形成有IC(Integrated Circuit：集成电路)等器件15。
另外，在本实施方式中，使用由硅等材料制成的圆盘状的晶片11，但晶片11的材质、形状、构造、大小等没有限制。也可以使用由其他半导体、陶瓷、树脂、金属等材料制成的晶片11。同样，器件15的种类、数量、形状、构造、大小、配置等也没有限制。
在本实施方式的去疵层形成方法中，首先，进行保护部件粘贴步骤，在上述的晶片11的正面11a侧粘贴保护部件。图1的(B)是用于说明保护部件粘贴步骤的立体图。保护部件21例如是具有与晶片11同等的直径的圆形的膜(带)，在其正面21a侧设置有具有粘接力的糊层(粘接材料层)。
因此，通过使该正面21a侧与晶片11的正面11a侧紧贴，能够将保护部件21粘贴在晶片11的正面21a侧。通过粘贴这样的保护部件21，能够缓和在之后的磨削步骤或研磨步骤时施加给晶片11的冲击，对设置于正面11a侧的器件15等进行保护。
在保护部件粘贴步骤之后，进行磨削步骤，对晶片11的背面11b侧进行磨削。
图2的(A)是用于说明磨削步骤的侧视图。例如，使用图2的(A)所示的磨削装置2来进行磨削步骤。
磨削装置2具有用于对晶片11进行吸引、保持的卡盘工作台4。卡盘工作台4与电动机等旋转驱动源(未图示)连结，绕与铅直方向大致平行的旋转轴进行旋转。并且，在卡盘工作台4的下方设置有移动机构(未图示)，卡盘工作台4通过该移动机构在水平方向上移动。
卡盘工作台4的上表面的一部分成为对晶片11的正面11a侧(保护部件21侧)进行吸引、保持的保持面4a。保持面4a经由形成于卡盘工作台4的内部的吸引路(未图示)等与吸引源(未图示)连接。因此，例如，使晶片11的正面11a侧与保持面4a接触而使吸引源的负压进行作用，从而晶片11被吸引、保持在卡盘工作台4上。
在卡盘工作台4的上方配置有磨削单元6。磨削单元6具有被升降机构(未图示)支承的主轴外壳(未图示)。在主轴外壳中收纳有主轴8，在主轴8的下端部固定有圆盘状的安装座10。
在安装座10的下表面安装有与安装座10大致相同直径的磨削磨轮12。磨削磨轮12具有由不锈钢、铝等材料形成的磨轮基台14。在磨轮基台14的下表面呈环状排列有使磨粒分散到结合材料中而的多个磨削磨具16。
主轴8的上端侧(基端侧)与电动机等旋转驱动源(未图示)连结，磨削磨轮12通过该旋转驱动源所产生的力绕与铅直方向大致平行的旋转轴进行旋转。在磨削单元6的内部或附近设置有用于对晶片11等提供纯水等磨削液的喷嘴(未图示)。
在磨削步骤中，首先，使粘贴于晶片11的正面11a侧的保护部件21与卡盘工作台4的保持面4a接触，接着使吸引源的负压进行作用。由此，晶片11在背面11b侧向上方露出的状态下被吸引、保持在卡盘工作台4上。
接着，使卡盘工作台4移动到磨削单元6的下方。然后，如图2的(A)所示，使卡盘工作台4和磨削磨轮12分别旋转，一边向晶片11的背面11b等提供磨削液一边使主轴外壳(主轴8、磨削磨轮12)下降。
在磨削磨具16的下表面被推抵于晶片11的背面11b侧的范围内调整主轴外壳的下降速度(下降量)。由此，能够对背面11b侧进行磨削而使晶片11变薄。例如，当晶片11薄化到规定的厚度(完工厚度)时，磨削步骤结束。
另外，在本实施方式中，使用1组磨削单元6(磨削磨具16)对晶片11的背面11b侧进行磨削，但也可以使用两组以上的磨削单元(磨削磨具)对晶片11进行磨削。例如，使用分散有直径较大的磨粒的磨削磨具来进行粗磨削，并使用分散有直径较小的磨粒的磨削磨具来进行精磨削，由此，不会大幅增加磨削所需的时间，能够提高背面11b的平坦性。
在磨削步骤之后，进行研磨步骤，对晶片11的背面11b进行研磨。图2的(B)是用于说明研磨步骤的侧视图。例如，使用图2的(B)所示的研磨装置22来进行研磨步骤。
研磨装置22具有用于对晶片11进行吸引、保持的卡盘工作台24。卡盘工作台24与电动机等旋转驱动源(未图示)连结，绕与铅直方向大致平行的旋转轴进行旋转。并且，在卡盘工作台24的下方设置有移动机构(未图示)，卡盘工作台24通过该移动机构在水平方向上移动。
卡盘工作台24的上表面的一部分成为对晶片11的正面11a侧(保护部件21侧)进行吸引、保持的保持面24a。保持面24a经由形成于卡盘工作台24的内部的吸引路(未图示)等与吸引源(未图示)连接。因此，例如，使晶片11的正面11a侧与保持面24a接触而使吸引源的负压进行作用，从而晶片11被吸引、保持在卡盘工作台24上。
在卡盘工作台24的上方配置有研磨单元26。研磨单元26具有被升降机构(未图示)支承的主轴外壳(未图示)。在主轴外壳中收纳有主轴28，在主轴28的下端部固定有圆盘状的安装座30。在安装座30的下表面安装有与安装座30大致相同直径的研磨垫32。该研磨垫32例如由无纺布或聚氨酯泡沫等形成。
主轴28的上端侧(基端侧)与电动机等旋转驱动源(未图示)连结，研磨垫32通过该旋转驱动源所产生的力绕与铅直方向大致平行的旋转轴进行旋转。在研磨单元26的内部或附近例如设置有喷嘴(未图示)，该喷嘴用于对晶片11等提供分散有磨粒的研磨液(浆料)。
在研磨步骤中，首先，使粘贴于晶片11的正面11a侧的保护部件21与卡盘工作台24的保持面24a接触，接着使吸引源的负压进行作用。由此，晶片11在背面11b侧向上方露出的状态下被吸引、保持在卡盘工作台24上。
接着，使卡盘工作台24移动到研磨单元26的下方。然后，如图2的(B)所示，使卡盘工作台24和研磨垫32分别旋转，一边向晶片11的背面11b等提供研磨液一边使主轴外壳(主轴28、研磨垫32)下降。在研磨垫32的下表面被推抵于晶片11的背面11b侧的范围内调整主轴外壳的下降速度(下降量)。
由此，例如，将在磨削步骤中形成于背面11b的微细的损伤及应变等去除，提高了晶片11的抗折强度。另外，在该研磨步骤中，使用了不包含磨粒的研磨垫32和包含磨粒的研磨液，但也可以使用分散而固定有磨粒的研磨垫和不包含磨粒的研磨液。并且，在该研磨步骤中，也可以采用不使用研磨液的干式研磨。也可以代替磨削步骤而进行蚀刻步骤，利用蚀刻将背面11b的微细的损伤及应变等去除。
在研磨步骤之后，进行涂布步骤，将金属盐的溶液涂布在晶片11的背面11b上。图3的(A)和图3的(B)是用于说明涂布步骤的侧视图。例如，使用图3的(A)等所示的旋涂机42来进行本实施方式的涂布步骤。
旋涂机42例如具有用于对晶片11进行吸引、保持的旋转工作台44。旋转工作台44与电动机等旋转驱动源(未图示)连结，绕与铅直方向大致平行的旋转轴进行旋转。旋转工作台44的上表面的一部分成为对晶片11的正面11a侧(保护部件21侧)进行吸引、保持的保持面44a。
保持面44a经由形成于旋转工作台44的内部的吸引路(未图示)等与吸引源(未图示)连接。因此，例如，使晶片11的正面11a侧与保持面44a接触而使吸引源的负压进行作用，从而晶片11被吸引、保持在旋转工作台44上。在旋转工作台44的上方配置有喷嘴46，该喷嘴46用于滴下溶液31，该溶液31包含作为去疵层的原料的金属盐。
在涂布步骤中，首先，使粘贴于晶片11的正面11a侧的保护部件21与旋转工作台44的保持面44a接触，接着使吸引源的负压进行作用。由此，晶片11在背面11b侧向上方露出的状态下被吸引、保持在旋转工作台44上。
接着，如图3的(A)所示，从喷嘴6滴下溶液31，并且使旋转工作台44旋转。由此，将溶液31涂布在晶片11的背面11b侧的整体上而如图3的(B)所示形成由溶液31形成的被膜33。
作为溶液31(被膜33)中的金属盐，使用能够适当地捕集对器件15造成不良影响的铜(Cu)等杂质的金属盐。具体来说，例如，可以使用包含有钛(Ti)、铝(Al)、锡(Sn)、镍(Ni)、铁(Fe)、钴(Co)、铍(Be)、锌(Zn)、锰(Mn)、铅(Pb)等的、在与铜之间形成金属间结合的金属(与铜一起形成合金的金属)的金属盐。
另一方面，溶剂的种类没有特别的限制，但需要至少能够溶解上述金属盐。具体来说，例如，根据金属盐的种类等，使用硝酸的水溶液、盐酸(氯化氢的水溶液)、硫酸(水溶液)、乙酸的水溶液、氢氧化钠的水溶液、氨水(氨的水溶液)等。
另外，在使用包含2价的钛、锡、镍等金属的金属盐的情况下，例如，优选对溶液31的浓度等进行调整以使得在涂布后的被膜33的状态下包含1×1013atoms/cm2(即，每1cm2为1×1013个)以上的金属原子。由此，能够对铜(Cu)等杂质进行适当地捕集而防止对器件15的不良影响。另外，例如，根据TXRF(全反射X射线荧光分析)的分析结果或计算等来管理所涂布的金属的量。
另一方面，在使用包含3价的铝等金属的金属盐的情况下，例如，优选对溶液31的浓度等进行调整以使得在涂布后的被膜33的状态下包含1×1012atoms/cm2(即，每1cm2为1×1012个)以上的金属原子。在该情况下，也能够对铜(Cu)等杂质进行适当地捕集而防止对器件15的不良影响。
在涂布步骤之后，进行扩散步骤，通过加热使金属盐在晶片11的背面11b侧扩散而形成去疵层。图4的(A)是用于说明扩散步骤的侧视图，图4的(B)是用于说明扩散步骤的俯视图。例如，使用图4的(A)所示的激光照射装置52来进行本实施方式的扩散步骤。
激光照射装置52例如具有用于对晶片11进行吸引、保持的卡盘工作台54。卡盘工作台54与电动机等旋转驱动源(未图示)连结，绕与铅直方向大致平行的旋转轴进行旋转。并且，在卡盘工作台54的下方设置有移动机构(未图示)，卡盘工作台54通过该移动机构在水平方向上移动。
卡盘工作台54的上表面的一部分成为对晶片11的正面11a侧(保护部件21侧)进行吸引、保持的保持面54a。保持面54a经由形成于卡盘工作台54的内部的吸引路(未图示)等与吸引源(未图示)连接。因此，例如，使晶片11的正面11a侧与保持面54a接触而使吸引源的负压进行作用，从而晶片11被吸引、保持在卡盘工作台54上。
在卡盘工作台54的上方配置有激光照射单元56。激光照射单元56对规定的位置照射、会聚由激光振荡器(未图示)脉冲振荡出的激光束41。激光振荡器例如构成为能够脉冲振荡出被晶片11吸收的波长(对于晶片11具有吸收性的波长、容易被吸收的波长)的激光束41。
在扩散步骤中，首先，使粘贴于晶片11的正面11a侧的保护部件21与卡盘工作台54的保持面54a接触，接着使吸引源的负压进行作用。由此，晶片11在背面11b侧向上方露出的状态下被吸引、保持在卡盘工作台54上。
接着，使卡盘工作台54移动到激光照射单元56的下方。然后，如图4的(A)所示，一边从激光照射单元56朝向下方的晶片11的背面11b照射激光束41，一边使卡盘工作台54和激光照射单元56相对地移动。另外，在本实施方式中，使一边卡盘工作台54旋转一边在水平方向上移动(往返)，以使得激光束41的轨迹43如图4的(B)所示的那样描绘出螺旋状。
激光束41的照射条件例如如下。
激光束的波长：257nm
激光束的输出：1W
重复频率：200kHz
照射光斑的直径：50μm
照射间隔(照射光斑的中心之间的距离)：20μm
由此，能够通过激光束41对晶片11的背面11b进行加热而使被膜33中的金属盐在晶片11的背面11b侧扩散。当如图4的(B)所示对晶片11的背面11b侧的整体照射激光束41而在背面11b侧形成由金属盐扩散而成的去疵层35时，扩散步骤结束。
如以上那样，在本实施方式的去疵层形成方法中，将金属盐的溶液31涂布在晶片11的背面11b上，之后，通过加热使金属盐在晶片11的背面11b侧扩散而形成去疵层35。因此，利用该金属盐的作用在去疵层35中捕集对器件15造成不良影响的杂质。
并且，在该去疵层形成方法中，不需要如以往那样在晶片11中形成具有去疵功能的损伤及应变等。也就是说，晶片11的抗折强度不会因损伤及应变等降低。这样，根据本实施方式的去疵层形成方法，能够形成不会使抗折强度降低的去疵层35。
并且，在本实施方式的去疵层形成方法中，只要涂布金属盐的溶液31并进行加热即可，因此不需要为了形成去疵层35而准备特别的装置。因此，能够低成本地形成去疵层35。并且，在本实施方式中，由于通过加热使金属盐扩散从而形成去疵层35，所以例如与涂布金属盐的溶液31并使其干燥而形成去疵层的情况等相比，还能够提高去疵层的机械强度。
接着，对为了确认上述的去疵层35的效果而进行的实验进行说明。在本实验中，首先，在直径8英寸的硅晶片的一个面上涂布金属盐的溶液并使其干燥，从而形成去疵层。
作为金属盐的溶液，使用了铝标准液(和光纯药社生产)、镍标准液(Ni100)(和光纯药社生产)、钛标准液(和光纯药社生产)、锡标准液(关东化学社生产)中的任意标准液。并且，将去疵层中的金属原子的量调整为1×1011atoms/cm2、1×1012atoms/cm2、1×1013atoms/cm2中的任意一种。这里，根据TXRF(全反射X射线荧光分析)的分析结果和计算来管理去疵层中的金属原子的量。在分析中使用了TREX株式会社生产的全反射X射线荧光分析装置。
之后，在硅晶片的去疵层侧(一个面侧)涂布硫酸铜的水溶液而进行强制污染。另外，这里，在硅晶片的一个面侧涂布硫酸铜的水溶液以使铜为1×1013atoms/cm2(即，每1cm2为1×1013个)。
并且，在使硫酸铜的水溶液干燥之后在350℃、3个小时的条件下对硅晶片进行热处理，以使得铜容易在硅晶片内扩散。然后，通过TXRF(全反射X射线荧光分析)对到达了冷却后的硅晶片的另一个面的铜的量进行测量。另外，在该测量中也使用了TREX株式会社生产的全反射X射线荧光分析装置。
在将晶片的另一个面划分成15mm×15mm的多个区域的各区域中进行测量。并且，在对各区域进行了测量之后，根据各区域的测量值来计算硅晶片的整体上的平均值。在表1中示出了实验的结果。
【表1】
Al Ni Ti Sn
1×1011atoms/cm2 × × × ×
1×1012atoms/cm2 〇 × × ×
1×1013atoms/cm2 〇 〇 〇 〇
另外，在表1中，在Al一栏中示出使用了铝标准液的情况的结果，在Ni一栏中示出使用了镍标准液的情况的结果，在Ti一栏中示出使用了钛标准液的情况的结果，在Sn一栏中示出使用了锡标准液的情况的结果。并且，在表1中，对硅晶片的整体上的平均值和作为上述的装置的检测界限的0.5×1010atoms/cm2进行比较，将检测到超过检测界限的铜的情况用“×”表示，将没有检测到超过检测界限的铜的情况用“〇”表示。
如表1所示，在使用溶解了3价的铝的铝标准液的情况下，当使去疵层中的铝的量为1×1011atoms/cm2时检测到铜，当使去疵层中的铝的量为1×1012atoms/cm2时没有检测到铜。也就是说，可知通过使去疵层中的铝的量为1×1012atoms/cm2以上，能够在一个面侧防止由铜造成的污染。
并且，在使用溶解了2价的镍的镍标准液、溶解了2价的锡的锡标准液、溶解了2价的钛的钛标准液中的任意标准液的情况下，当使去疵层中的各金属的量为1×1012atoms/cm2时检测到铜，当使去疵层中的各金属的量为1×1013atoms/cm2时没有检测到铜。也就是说，可知通过使去疵层中的各金属的量为1×1013atoms/cm2以上，能够在一个面侧防止由铜造成的污染。
另外，在本实验中，利用涂布金属盐的溶液并使其干燥的方法来形成去疵层，但推测在利用涂布金属盐的溶液并进行加热的方法来形成去疵层的情况下，也能够获得同样的去疵功能。此外，在进行加热的方法中，与干燥的方法相比能够提高去疵层的机械强度。
本发明并不限于上述实施方式等记载，能够实施各种变更。例如，在上述实施方式中，通过使用了旋涂机的旋涂来涂布金属盐的溶液，但在涂布的方法中没有特别的限制。例如，也可以通过灌封、喷墨等方法来涂布金属盐的溶液。
并且，在上述实施方式中，以轨迹43描绘出螺旋状的方式照射激光束41，但也可以以描绘出直线状的轨迹的方式照射激光束。晶片11的加热方法也没有特别的限制。例如，也可以代替激光束41的照射而使用烘箱、加热器、灯、加热板等对晶片11进行加热。在这些情况下，优选在300℃～900℃的条件下对晶片11进行加热。
并且，在上述实施方式中，在保护部件粘贴步骤、磨削步骤以及研磨步骤之后进行涂布步骤和扩散步骤，但也可以省略保护部件粘贴步骤、磨削步骤以及研磨步骤。
另外，上述实施方式的构造、方法等只要不脱离本发明的目的的范围便能够适当变更而实施。

Claims (4)

1.一种去疵层形成方法，在晶片的背面上形成去疵层，该晶片在正面上形成有器件，其特征在于，该去疵层形成方法具有如下的步骤：
涂布步骤，将金属盐的溶液涂布在晶片的背面上；以及
扩散步骤，在实施了该涂布步骤之后，对晶片进行加热，使所涂布的该溶液中的该金属盐在该背面侧扩散而形成去疵层。
2.根据权利要求1所述的去疵层形成方法，其特征在于，
在该扩散步骤中，通过照射对于晶片具有吸收性的波长的激光束而对晶片进行加热，使该金属盐扩散。
3.根据权利要求1或2所述的去疵层形成方法，其特征在于，
该金属盐包含2价的金属，该去疵层含有每1cm2为1×1013个以上的该金属原子。
4.根据权利要求1或2所述的去疵层形成方法，其特征在于，
该金属盐包含3价的金属，该去疵层含有每1cm2为1×1012个以上的该金属原子。
CN201810389620.7A 2017-05-08 2018-04-27 去疵层形成方法 Active CN108878279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-092459 2017-05-08
JP2017092459A JP6855125B2 (ja) 2017-05-08 2017-05-08 ゲッタリング層形成方法

Publications (2)

Publication Number Publication Date
CN108878279A true CN108878279A (zh) 2018-11-23
CN108878279B CN108878279B (zh) 2024-02-20

Family

ID=64015442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810389620.7A Active CN108878279B (zh) 2017-05-08 2018-04-27 去疵层形成方法

Country Status (5)

Country Link
US (1) US10546758B2 (zh)
JP (1) JP6855125B2 (zh)
KR (1) KR102392425B1 (zh)
CN (1) CN108878279B (zh)
TW (1) TWI800507B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1088958A (en) * 1963-09-23 1967-10-25 Ass Elect Ind Improvements relating to the treatment of semi-conductor materials
US20110086494A1 (en) * 2009-10-09 2011-04-14 Sumco Corporation Method of removing heavy metal in semiconductor substrate
CN103681267A (zh) * 2012-09-20 2014-03-26 株式会社迪思科 吸气层形成方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596057B2 (ja) * 1979-10-11 1984-02-08 松下電器産業株式会社 半導体基板の処理方法
JPH04155930A (ja) * 1990-10-19 1992-05-28 Nec Corp 半導体装置の製造方法
JP3823160B2 (ja) * 1997-04-03 2006-09-20 野村マイクロ・サイエンス株式会社 半導体基板内部の洗浄方法
WO2001067503A1 (en) * 2000-03-03 2001-09-13 Midwest Research Institute A1 processing for impurity gettering in silicon
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US8846500B2 (en) * 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
JP6208498B2 (ja) 2013-08-29 2017-10-04 株式会社ディスコ 研磨パッドおよびウエーハの加工方法
JP6192778B2 (ja) 2016-07-07 2017-09-06 株式会社ディスコ シリコンウエーハの加工装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1088958A (en) * 1963-09-23 1967-10-25 Ass Elect Ind Improvements relating to the treatment of semi-conductor materials
US20110086494A1 (en) * 2009-10-09 2011-04-14 Sumco Corporation Method of removing heavy metal in semiconductor substrate
CN103681267A (zh) * 2012-09-20 2014-03-26 株式会社迪思科 吸气层形成方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
US10546758B2 (en) 2020-01-28
KR102392425B1 (ko) 2022-05-02
JP2018190837A (ja) 2018-11-29
CN108878279B (zh) 2024-02-20
TW201843726A (zh) 2018-12-16
JP6855125B2 (ja) 2021-04-07
TWI800507B (zh) 2023-05-01
KR20180123435A (ko) 2018-11-16
US20180323081A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
JP3816253B2 (ja) 半導体装置の製造方法
JP6739873B2 (ja) ウェーハの加工方法
TW200416093A (en) Laser machining method
TW201839843A (zh) SiC晶圓之生成方法
US20160136776A1 (en) Method of planarizing a wafer
KR102466056B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
TW201031695A (en) Resin coating method and resin coating device
JP7187215B2 (ja) ＳｉＣ基板の加工方法
CN105225980B (zh) 器件晶片的评价方法
JP2016012595A (ja) 加工装置
TW201030833A (en) Wafer processing method
JP2013012654A (ja) 被加工物の研削方法
TWI694504B (zh) 雷射加工方法
TW202003141A (zh) 倒角加工方法
CN108878279A (zh) 去疵层形成方法
CN108878255A (zh) 去疵层形成方法
JP6209097B2 (ja) ウェーハの加工方法
KR100411256B1 (ko) 웨이퍼 연마공정 및 이를 이용한 웨이퍼 후면 처리방법
TW201903874A (zh) 晶圓之加工方法
JP6710463B2 (ja) ウェーハの加工方法
JP2012079911A (ja) 板状物の加工方法
CN109148348A (zh) 晶片的加工方法
JP2016082054A (ja) 粘着剤付きテープ貼り付け装置
CN107309555A (zh) 晶片的加工方法
JP2020113580A (ja) ゲッタリング層形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant