CN108807369A - 具有可控半导体元件的半导体装置 - Google Patents

具有可控半导体元件的半导体装置 Download PDF

Info

Publication number
CN108807369A
CN108807369A CN201810402258.2A CN201810402258A CN108807369A CN 108807369 A CN108807369 A CN 108807369A CN 201810402258 A CN201810402258 A CN 201810402258A CN 108807369 A CN108807369 A CN 108807369A
Authority
CN
China
Prior art keywords
semiconductor
controllable
major component
electrode
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810402258.2A
Other languages
English (en)
Other versions
CN108807369B (zh
Inventor
C·R·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108807369A publication Critical patent/CN108807369A/zh
Application granted granted Critical
Publication of CN108807369B publication Critical patent/CN108807369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本公开涉及具有可控半导体元件的半导体装置。一种半导体装置包括：第一电源节点，连接至第一电位；第二电源节点，连接至第二电位；以及第三电源节点，连接至第三电位。第一半导体主元件和第二半导体主元件均具有控制电极和负载路径，负载路径串联连接在第一电源节点和第二电源节点之间，并经由第一公共节点相互连接。第三半导体主元件和第四半导体主元件均具有控制电极和负载路径，负载路径串联连接并位于第三电源节点和第二电源节点之间，经由第二公共节点相互连接。

Description

具有可控半导体元件的半导体装置
技术领域
本公开涉及具有可控半导体元件的半导体装置。
背景技术
半导体装置(如功率半导体模块等)被广泛用于汽车、工业以及用于驱动负载、转换功率等的消费性电子应用中。例如，这种半导体装置可以包括ANPC(先进中点钳位)拓扑。ANPC拓扑包括多个可控半导体元件，每个半导体元件均具有形成在第一负载电极(例如，源极电极或发射极电极)和第二负载电极(例如，漏极电极或集电极电极)之间的负载路径、以及控制电极(例如，栅极电极或基极电极)。然而，在半导体模块中实施ANPC拓扑通常导致较差的切换特性和不满意的热性能。
因此，一般需要半导体组件具有改进的切换特性和改进的热性能。
发明内容
一种半导体装置包括：第一电源节点，被配置为操作性地连接至第一电位；第二电源节点，被配置为操作性地连接至第二电位；以及第三电源节点，被配置为操作性地连接至第三电位，第一电位相对于第二电位为正，并且第三电位相对于第二电位为负。该布置还包括第一可控半导体主元件和第二可控半导体主元件，每个均具有控制电极以及位于两个负载电极之间的可控负载路径，该负载路径被操作性地串联连接并且位于第一电源节点和第二电源节点之间，第一可控半导体主元件和第二半导体主元件经由第一公共节点相互连接。该布置还包括第三可控半导体主元件和第四可控半导体主元件，每个均具有控制电极和位于两个负载电极之间的可控负载路径，该负载路径被操作性地串联连接并且位于第三电源节点和第二电源节点之间，第三可控半导体主元件和第四可控半导体主元件经由第二公共节点相互连接。该布置还包括：第五可控半导体主元件，其具有控制电极以及位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在第一公共节点和输出节点之间；以及第六可控半导体主元件，其具有控制电极以及位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在第二公共节点和输出节点之间。至少两个可控半导体主元件中的每一个均包括多个相同的可控半导体子部件，每个子部件均具有控制电极以及位于第一负载电极和第二负载电极之间的可控负载路径，该负载路径操作性地并联连接在其间连接有相应可控半导体主元件的节点之间。在至少两个可控半导体主元件的每一个中，每个相应的可控半导体子部件的第一负载电极经由多条独立的输出线中的对应一条电连接至相应节点，每条独立的输出线均被配置为提供相同的电压和电流传送。
本发明可以参照以下附图和描述而更好理解。附图中的部件没有必要按比例绘制，而是将重点放在示出本发明的原理。在附图中，类似的参考标号在不同的附图中表示对应的部分。
附图说明
图1是示例性半导体装置的电路图。
图2示意性示出了图1的半导体装置中的可控半导体主元件的切换序列。
图3是另一示例性半导体装置的电路图。
图4(包括图4A和图4B)是图1的半导体装置的一部分的电路图；
图5是图4A的半导体装置的一部分的电路图。
图6是图4A的半导体装置的一部分的电路图。
图7是示出示例性半导体装置的顶视图。
图8是示出另一示例性半导体装置的顶视图。
图9是图7和图8所示部分的截面A-A的截面侧视图。
图10是示出另一示例性布置的顶视图。
图11是示意性示出示例性半导体装置中的换向(commutation)路径的顶视图。
具体实施方式
在以下详细描述中，对附图进行参考。附图示出了可以实践本发明的具体示例。应理解，参照各个示例描述的特征和原理可以相互组合，除非另有明确指定。并且在权利要求中，将特定元件指定为“第一元件”、“第二元件”、“第三元件”等不被理解为列举的。相反，这种指定仅用于表示不同的“元件”。即，例如“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文所述，电线可以单个导电元件，或者包括至少两个独立的串联和/或并联连接的导电元件。电线可以包括金属和/或半导体材料，并且可以是永久导电的(即，非可切换)。电线可以具有与流过其中的电流方向无关的电阻系数。如本文所述的，半导体本体可以由(掺杂)半导体材料制成，并且可以是半导体芯片或者包括在半导体芯片中。半导体本体具有电连接焊盘，并且包括具有电极的至少一个半导体元件。焊盘电连接至电极，该电极包括作为电极的焊盘，反之亦然。
参照图1，示意性示出了半导体装置。图1的半导体装置可以包括ANPC(先进中点钳位)拓扑并且可以ANPC拓扑的方式来操作。图1中的半导体装置包括第一电源节点DC+，其被配置为操作性地连接至第一电位。该半导体装置还包括第二电源节点NP，其被配置为操作性地连接至第二电位。第三电源节点DC-被配置为操作性地连接至第三电位。第一电位相对于第二电位为正，并且第三电位相对于第二电位为负。该布置还包括第一可控半导体主元件T1和第二可控半导体主元件T2。第一可控半导体主元件T1和第二可控半导体主元件T2中的每一个均包括控制电极G1、G2以及位于第一负载电极和第二负载电极之间的可控负载路径。第一可控半导体主元件T1和第二可控半导体主元件T2的负载路径串联耦合并且位于第一电源节点DC+和第二电源节点NP之间。
该布置还包括第三可控半导体主元件T3和第四可控半导体主元件T4。第三可控半导体主元件T3和第四可控半导体主元件T4中的每一个均包括控制电极G3、G4以及位于第一负载电极和第二负载电极之间的可控负载路径。第三可控半导体主元件T3和第四可控半导体主元件T4的负载路径串联耦合并且位于第二电源节点NP和第三电源节点DC-之间。
第一可控半导体主元件T1和第二可控半导体主元件T2经由第一公共节点P相互连接，并且第三可控半导体主元件T3和第四可控半导体主元件T4经由第二公共节点N相互连接。
该布置还包括：第五可控半导体主元件T5，具有控制电极G5以及位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在第一公共节点P和输出节点OUT之间；以及第六可控半导体主元件T6，具有控制电极G6以及位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在第二公共节点N和输出节点OUT之间。
至少两个可控半导体主元件T1、T2、T3、T4、T5、T6中的每一个均包括多个相同的可控半导体子部件，每个子部件均具有控制电极以及位于第一负载电极和第二负载电极之间的可控负载路径，负载路径操作性地并联连接在其间连接有相应的可控半导体主元件的节点之间。在这图1中示意性示出，其中第五可控半导体主元件T5包括多个相同的第五可控半导体子部件T5n，并且第六可控半导体主元件T6包括多个相同的第六可控半导体子部件T6n。图1的示例中的布置包括两个相同的第五可控半导体子部件T51、T52和两个相同的第六可控半导体子部件T61、T62。然而，这仅仅是示例。半导体装置还可以包括多于两个的相同第五可控半导体子部件T5n和多于两个的相同第六可控半导体子部件T6n。多个第五可控半导体子部件T5n中的每一个均包括控制电极G5n以及位于第一负载电极和第二负载电极之间的可控负载路径。多个第五可控半导体子部件T5n的负载路径并联连接且位于其间连接有相应的可控半导体主部件T5的节点之间，即，第一公共节点P和输出节点OUT之间。多个第六可控半导体子部件T6n中的每一个均包括控制电极G6n以及位于第一负载电极和第二负载电极之间的可控负载路径。多个第六可控半导体子部件T6n的负载路径并联连接且位于其间连接有相应的可控半导体子部件T6的节点之间，即，输出节点OUT和第二公共节点N之间。
以下，通过第五和第六可控半导体主元件T5、T6来描述本发明的一般原理。然而，图1布置中的任何其他两个可控半导体主元件T1、T2、T3、T4、T5、T6均可以包括多个可控半导体子部件T5n、T6n。例如，代替第五和第六可控半导体主元件T5、T6，第一和第四可控半导体主元件T1、T4或者第二和第三可控半导体主元件T2、T3均可以包括多个可控半导体子部件。根据进一步的示例，多于两个的可控半导体主元件T1、T2、T3、T4、T5、T6包括多个可控半导体子部件。例如，可控半导体主元件T1、T2、T3、T4、T5、T6中的四个或者甚至六个可控半导体主元件T1、T2、T3、T4、T5、T6可包括多个可控半导体子部件。以下描述的一般原理可容易地应用于图1所示布置的任何其他部件。
根据一个示例，第一可控半导体主元件T1和第四可控半导体主元件T4形成第一换向(commutation)路径，第二可控半导体主元件T2和第三可控半导体主元件T3形成第二换向路径，并且第五可控半导体主元件T5和第六可控半导体主元件T6形成第三换向路径。例如，一个换向路径中的可控半导体主元件可以以下述方式来实施。
图1布置中的可控半导体主元件T1-T6中的每一个以及可控半导体子部件T5n、T6n中的每一个可以包括本征空转(freewheeling)元件F1、F2、F3、F4、F5n、F6n(诸如本体二极管)，其电连接在相应的可控半导体主元件T1-T6或子部件T5n、T6n的第一负载电极和第二负载电极之间。
参照图3，半导体装置可以包括又一空转元件D1、D2、D3、D4、D5n、D6n。又一空转元件D1-D6n中的每一个均包括第一电极和第二电极。又一空转元件D1-D6n中的每一个可以与可控半导体主元件T1-T6n或子部件T5n、T6n中的一个并联连接。例如，第一空转元件D1的第二电极可以连接至第一电源节点DC+且第一电极连接至第一公共节点P，使其连接在第一电源节点DC+和第一公共节点P之间并且与第一可控半导体主元件T1的负载路径并联连接。第二空转元件D2的第二电极可连接至第一公共节点P且第一电极连接至第二电源节点NP，使其连接在第一公共节点P和第二电源节点NP之间并且与第二可控半导体主元件T2的负载路径并联连接，如此类推。可控半导体主元件T1-T6或子部件T5n、T6n中的每一个可进一步连接至相应的辅助发射极节点E1-E6n(参见图3)。具体地，每个可控半导体主元件T1-T6或子部件T5n、T6n的第一负载电极可以连接至相应的辅助发射极节点E1-E6n。然而，辅助发射极节点E1-E6n是任选的，并且可以省略。
可控半导体主元件T1-T6或子部件T5n、T6n中的每一个都可以包括半导体开关。例如，对应的半导体开关可以包括晶体管，诸如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅型双极晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)、BIP(双极晶体管)或者任何其他种类的晶体管。
因此，对应的可控半导体主元件T1-T6以及子部件T5n、T6n可以具有不同的切换特性和不同的传输特性。例如，第五可控半导体主元件T5(由此每一个对应的第五可控半导体子部件T5n)可具有第一切换特性和第一传输特性。第六可控半导体主元件T6(由此每一个对应的第六可控半导体子部件T6n)可具有第二切换特性和第二传输特性。第一可控半导体主元件T1可具有第三切换特性和第三传输特性，第二可控半导体主元件T2可具有第四切换特性和第四传输特性，第三可控半导体主元件T3可具有第五切换特性和第五传输特性，以及第四可控半导体主元件T4可具有第六切换特性和第六传输特性。第一切换特性可以与第二切换特性相同。然而，在另一示例中，第一切换特性可以不同于第二切换特性。根据一个示例，第一传输特性可以与第二传输特性相同。然而，在另一示例中，第一传输特性可以不同于第二传输特性。第一、第二、第三和第四可控半导体主元件T1-T4(不包括多个子部件的主元件)的切换特性和传输特性可以不同于第一和第二切换和传输特性(包括多个子部件的主元件)。根据一个示例，第一和第二切换和传输特性相同，并且第三、第四、第五和第六切换和传输特性相同，而第一和第二切换和传输特性不同于第三、第四、第五和第六切换和传输特性。
根据一个示例，处于额定电流的具有不同切换和传输特性的两个可控半导体主元件的饱和电压VCESAT可以相差≥100mV。根据一个示例，第一、第二、第三和第四可控半导体主元件T1-T4被实施为导电率被优化的半导体元件，并且第五和第六可控半导体主元件T5-T6和子部件T5n、T6n被实施为快速切换半导体元件。根据另一示例，第一、第二、第三和第四可控半导体主元件T1-T4被实施为快速切换半导体元件，并且第五和第六可控半导体主元件T5、T6以及子部件T5n、T6n被实施为导电率被优化的半导体元件。
可控半导体主元件T1-T6和子部件T5n、T6n可以包括在分立半导体本体中，并且包括本征空转元件F1-F6n(诸如本体二极管)，这些本征空转元件电连接在相应的可控半导体主元件T1-T6或子部件T5n、T6n的第一负载电极和第二负载电极之间。又一空转元件D1-D6n可具有比本征空转元件F1-F6n的正向电压低的正向电压。在这种情况下，又一空转元件D1-D6n是提供空转的元件并且不是本体二极管中的一个(例如，如果本体二极管不适合于特定的空转目的)。如下面将参照图7和图8所描述的，又一空转元件D1-D6n可包括在独立的分立半导体本体中，而非包括可控半导体主元件T1-T6和子部件T5n、T6n的半导体本体(具有它们的本征空转元件F1-F6n)中。
图2示出了图1的半导体装置的切换序列的示例。在图1的示例中，第一电位DC+相对于第二电位NP为正，并且第三电位DC-相对于第二电位NP为负。在第一时间间隔X1期间，第一可控半导体主元件T1以及至少一个第五可控半导体子部件T5n被切换为接通(“1”)，而第二、第三、第四和第六可控半导体主元件T2、T3、T4、T6被切换为断开(“0”)。从而，在第一时间间隔X1期间，在输出节点OUT处提供正电压Vout＝VDC+。在第二时间间隔X2期间，第二和第三可控半导体主元件T2、T3、至少一个第五可控半导体子部件T5n和至少一个第六可控半导体子部件T6n被切换为接通(“1”)，而第一和第四可控半导体主元件T1、T4被切换为断开(“0”)。从而，在第二时间间隔X2期间，在输出节点OUT处提供Vout＝V_NP的电压(例如，Vout＝0V)。在第三时间间隔X3期间，第四可控半导体主元件T4和至少一个第六可控半导体子部件T6n被切换为接通(“1”)，而第一、第二、第三和第五可控半导体主元件T1、T2、T3、T5n被切换为断开(“0”)。从而，在第三时间间隔X3期间，在输出节点OUT处提供负电压Vout＝VDC-。第三时间间隔X4之后是第四时间间隔X4。可控半导体主元件T1-T6和子部件T5n、T6n在第四时间间隔期间的切换状态对应于可控半导体主元件T1-T6和子部件T5n、T6n在第二时间间隔X2期间的切换状态，从而在第四时间间隔X4期间再次在输出节点UOT处提供Vout＝V_NP的电压(例如，Vout＝0V)。然后重复切换序列X1、X2、X3、X4，利用第一时间间隔X1的切换状态再次开始，以此类推。以这种方式，如图2示意性示出的，在输出节点OUT处提供交变电压。
在第一、第二和第四时间间隔X1、X2、X4期间，多个相同的第五可控半导体子部件T5n中的所有或者仅多个第五可控半导体子部件T5n中的子集(但是多个第五可控半导体子部件T5n中的至少一个)可以被切换接通。例如，当在部分负载范围中操作半导体装置时，仅多个第五可控半导体子部件T5n的子集(但至少一个)可被切换为接通。例如，当在全负载范围中操作半导体装置时，所有的多个相同的第五可控半导体子部件T5n可以被切换为接通。在第二、第三和第四时间间隔X2、X3、X4期间，多个相同的第六可控半导体子部件T6n中的所有或者仅多个第六可控半导体子部件T6n中的子集(但是多个第六可控半导体子部件T6n中的至少一个)可以被切换接通。例如，当在部分负载范围中操作半导体装置时，仅多个第六可控半导体子部件T6n的子集(但至少一个)可被切换为接通。例如，当在全负载范围中操作半导体装置时，所有的多个相同的第六可控半导体子部件T6n可以被切换为接通。
在这种条件下，“切换为接通”表示相应的可控半导体主元件T1-T6或子部件T5n、T6n是传导的，并且电流可流过两个负载电极之间的可控负载路径。如果可控半导体主元件T1-T6或子部件T5n、T6n被“切换为断开”，则可控半导体主元件T1-T6或子部件T5n、T6n处于阻挡状态，并且没有电流流过两个负载电极之间的负载路径。
参照图4A，示出了图1的半导体装置的一部分。具体地，图4A示出了多个(这里为两个)相同的第五可控半导体子部件T51、T52(也称为可控半导体子部件T5n)(诸如绝缘栅型双极晶体管)、多个(这里为两个)第五空转元件D51、D52(例如，二极管)、第一公共节点P、输出节点OUT和控制节点G51、G52。两个第五可控半导体子部件T51、T52中的每一个包括第一负载电极5111、5112(也称为第一负载电极511n)(诸如发射极)、第二负载电极5121、5122(也称为第二负载电极512n)(诸如集电极)、以及控制电极5131和5132(也称为控制电极513n)(诸如栅极)。第一负载路径设置在第五可控半导体子部件T51的第一个的第一负载电极5111和第二负载电极5121之间。第二负载路径设置在第五可控半导体子部件T52的第二个的第一负载电极5112和第二负载电极5122之间。第五空转元件D51、D52均包括第一电极5211、5211和第二电极5221、5222。每个第五可控半导体子部件T51、T52包括分别耦合在相应的第五可控半导体子部件T51、T52的第一负载电极5111、5112和第二负载电极5121、5122之间的本征空转元件5141、5142。
输出节点OUT经由多条独立的第一输出线581n中的对应一条电连接至多个第五可控半导体子部件T51和T52的每个第一负载电极5111和5112。公共节点P经由多条独立的第一馈送线585n中的对应一条电连接至多个第五可控半导体子部件T51和T52中的每个第二负载电极5121和5122，并且经由多条独立的第一连接线584n中的对应一条电连接至多个第五空转元件D51、D52中的每个第二电极5221、5222。控制节点G51、G52均经由多条独立的第一控制线582n电连接至多个第五可控半导体子部件T51和T52的控制电极5131和5132中的一个。多个第五空转元件D51、D52的第一电极5211、5212均经由多条独立的第一分支线583n中的对应一条电连接至多个第五可控半导体子部件T51和T52的第一负载电极5111和5112中的一个。
第一电极5111和5112与输出节点OUT之间的对称第一输出线5811和5812允许电对称设计。对称的第一控制线5821和5822可用于将每个控制电极G51、G52连接至控制电极5131和5132中的一个。对称的第一分支线5831和5832可用于将第一电极5211和5212连接至多个第五可控半导体子部件T51和T52的第一负载电极5111和5112。对称的第一连接线5841和5842可用于将第二电极5121和5122连接至第一公共节点P。对称的第一供应线5851和5852可用于将第二负载电极5121和5122连接至第一公共节点P。
参照图4B，示出了图1的半导体装置的又一部分，其不同于图4A所示的部分。具体地，图4B示出了多个(这里为两个)相同的第六可控半导体子部件T61、T62(也称为可控半导体子部件T6n)(诸如绝缘栅型双极晶体管)、多个第六空转元件D61、D62(例如，二极管)、第二公共节点N、输出节点OUT和控制节点G61、G62。两个第六可控半导体子部件T61、T62中的每一个包括第一负载电极6111、6112(也称为第一负载电极611n)(诸如发射极)、第二负载电极6121和6122(也称为第二负载电极612n)(诸如集电极)、以及控制电极6131和6132(也称为控制电极613n)(诸如栅极)。第一负载路径设置在第六可控半导体子部件T61的第一个的第一负载电极6111和第二负载电极6121之间。第二负载路径设置在第六可控半导体子部件T62的第二个的第一负载电极6112和第二负载电极6122之间。第六空转元件D61、D62均包括第一电极6211、6211和第二电极6221、6222。每个第六可控半导体子部件T61、T62包括分别耦合在相应的第六可控半导体子部件T61、T62的第一负载电极6111、6112和第二负载电极6121、6122之间的本征空转元件6141、6142。
输出节点OUT经由多条独立的第二输出线681n中的对应一条电连接至多个第六可控半导体子部件T61和T62的每个第二负载电极6121和6122。第二公共节点N经由多条独立的第二馈送线685n中的对应一条电连接至多个第六可控半导体子部件T61和T62中的每个第一负载电极6111和6112，并且经由多条独立的第二连接线684n中的对应一条电连接至多个第六空转元件D61、D62中的第一电极6211、6212。控制节点G61、G62均经由多条独立的第二控制线682n电连接至多个第六可控半导体子部件T61和T62的控制电极6131和6132中的一个。多个第六空转元件D61、D62的第二电极6221、6222均经由多条独立的第二分支线683n中的对应一条电连接至多个第六可控半导体子部件T61和T62的第二负载电极6121和6122中的一个。
第六可控半导体子部件T61、T62的第二电极6121和6122与输出节点OUT之间的对称第二输出线6811和6812允许电对称设计。对称的第二控制线6821和6822可用于将每个控制电极G61、G62连接至控制电极6131和6132中的一个。对称的第二分支线6831和6832可用于将第二电极6221和6222连接至多个第六可控半导体子部件T61和T62的第二负载电极6121和6122。对称的第二连接线6841和6842可用于将第一电极6211和6212连接至第二公共节点N。对称的第二供应线6851和6852可用于将第一负载电极6111和6112连接至第二公共节点N。
以下实例进一步描述各个第五可控半导体子部件T5n。然而，即使没有具体提到，但加上必要的修改，相对于各个第五可控半导体子部件T5n描述的每件事情都可应用于各个第六可控半导体子部件T6n，或者任何其他可控半导体主元件T1、T2、T3、T4的各个可控半导体子部件。
电对称设计在对应线上提供了相同的电压和电流传送，使得例如线的一端处的相同同步电压脉冲输入看起来是同时的且在线的这一端处为相同形状。例如，各个第一输出线5811和5812可以显示出相同的欧姆行为、相同的电感行为和相同的电容行为中的至少一种。例如，如果各个第一输出线5811、5812是相同长度、相同截面积和相同材料的线，则这可以实现。对称设计不仅可以改进半导体装置的负载电路的传输特性，而且改进半导体装置的控制电路的传输特性。此外，控制节点G5n和第五可控半导体子部件T5n的控制电极513n之间的电连接、第二负载电极512n和第一公共节点P之间的电连接和/或第一电极521n和第五可控半导体子部件T5n的第一负载电极511n之间的电连接分别可具有电对称设计。这同样适用于各个第二输出线6811和6812，它们可以显示出相同的欧姆行为、相同的电感行为和相同的电容行为中的至少一种。此外，控制电极G6n和第六可控半导体子部件T6n的控制电极613n之间的电连接、第一负载电极611n和第二公共节点N之间的电连接和/或第二电极621n和第六可控半导体子部件T6n的第二负载电极612n之间的电连接可分别具有电对称设计。
第五可控半导体子部件T51和T52以及第六可控半导体子部件T61和T62均可包括在分立的第一半导体本体511、512、611和612(也称为半导体本体51n、61n)中，并且包括本征空转元件F5n、F6n(诸如本体二极管)，它们电连接在相应的可控半导体子部件T5n、T6n的第一负载电极511n、611n和第二负载电极512n、612n之间。第五和第六空转元件D5n、D6n可以包括在分立的第二半导体本体52n中。
还可以通过多于一个的第一半导体本体511、512、611和612形成每个可控半导体子部件T51、T52、T61和T62。参照图5，进一步详细地示出了图4A的多个第五可控半导体子部件中的一个T51。然而，加上必要的修改，相同的远离适用于其他第五可控半导体子部件T5n中的每一个、第六可控半导体子部件T6n中的每一个或者任何其他可控半导体主元件T1、T2、T3、T4的任何其他可控半导体子部件。
参照图5，第五可控半导体子部件T51包括两个第一可控子元件T511、T512。每个第一可控子元件T51m都包括第一负载电极5111m(诸如发射极)、第二负载电极5121m(诸如集电极)和控制电极5131m(诸如栅极)。第一可控子元件T51m的第一负载电极5111m经由多条独立的第三输出线5811m中的对应一条电连接至输出节点OUT。多条独立的第三输出线5811m可形成图4A的布置的多条第一输出线581n中的一条。或者，换句话说，多条独立的第一输出线581n中的每一条都可以包括多条独立的第三输出线581nm。第二负载电极5121m中的每一个都经由多条独立的第三馈送线5851m中的对应一条电连接至第一公共节点P。多条第三馈送线5851m可形成图4A的布置的多条第一馈送线585n中的一条。或者，换句话说，多条独立的第一馈送线585n中的每一条都可以包括多条独立的第三馈送线585nm。多个第一可控子元件T51m的控制电极5131m经由多条独立的第三控制线5821m中的对应一条连接至相同的控制电极G51。多条第三控制线5821m可形成图4A的布置的多条第一控制线582n中的一条。或者，换句话说，多条独立的第一控制线582n中的每一条可以包括多条独立的第三控制线582nm。
图5的布置中的第五可控半导体子部件T51仅包括一个空转元件D51。空转元件D51包括第一电极5211和第二电极5221。第二电极5221经由第三连接线5841电连接至第一公共节点P。第三连接线5841可以是参照图4A描述的多条第一连接线584n中的一条。第一电极5211经由多条独立的第三分支线5831m电连接至每个第一可控子元件T51m的第一负载电极5111m。
例如，如果各个第三输出线581nm是相同长度、相同截面积和相同材料的线，则可以实现第一可控子元件T5nm的电对称设计。此外，各个第三控制线582nm和各个第三分支线583nm分别可以是相同长度、相同截面积和相同材料的线。
图7示意性示出了半导体装置，其包括示例性组装电绝缘载体3，例如电路板、衬底或开关板。在图7中，仅示出了组装电绝缘载体3的相关部分。半导体装置可以包括图4A所示的电路。半导体装置还可以包括其他半导体器件(例如，形成图1和图3的布置所需的半导体器件)，由于清楚的原因，在图7中未示出该半导体器件。如图7所示，半导体装置可以包括多个第一半导体本体51nm和多个第二半导体本体52n，在每一种情况下设置在电绝缘载体3上(例如，电绝缘载体3的相同面上)。多个第一半导体本体51nm中的每一个均包括多个第一可控子元件T5nm中的对应一个。第一可控子元件T5nm的第一负载电极511nm、第二负载电极512nm和控制电极513nm还可以是对应第一半导体本体51nm的电极。此外，多个第二半导体本体52n中的每一个均包括多个空转元件D5n中的一个。每个空转元件D5n的第一电极521n和第二电极522n还可以是对应第二半导体本体52n的电极(焊盘)。所有的第一半导体本体51n可以结构相同，例如具有相同电特性的相同构造。所有的第二半导体本体52n可以结构相同，例如具有相同电特性的相同构造。第二半导体本体52n的结构可以不同于第一半导体本体51n。
多个第五可控半导体子部件T5n的每一个可以包括多个第一半导体本体51nm(这里为两个)。多个第五可控半导体子部件T5n中的每一个都可以进一步包括一个第二半导体本体52n。
在包括至少一个第一半导体本体5111、5112的第五可控半导体子部件T51的第一个的控制电极5131m和包括至少一个第一半导体本体512m的第五可控半导体子部件T52的第二个的控制电极5132m之间没有电连接，使得可以通过第一控制电路向控制电极5131m提供第一控制电位，并且可以通过第二控制电路向一个或多个其他第一半导体本体512m的控制电路5132m提供第二控制电位，其中第二控制电位具有与第一控制电位的信号进程明显不同的信号进程。
图9示出了截面A-A(参见图7和图8)中的部分布置的截面。如图9所示，每个第一半导体本体51nm都包括半导体层10以及集成在第一半导体本体51nm中的可控子元件T5nm的第一负载电极11、第二负载电极12和控制电极(图9中未示出)。第二半导体本体52nm包括半导体层20、集成在第二半导体本体52nm中的空转元件D5nm的第一电极21和第二电极22。半导体层10可以包括单晶或基本为单晶的半导体材料，例如硅、碳化硅、氮化镓、砷化镓、砷化铝镓或者可用于半导体器件的任何其他半导体材料，并且可以具有掺有电活性掺杂物的一个或多个半导体区域，即，具有使得对应半导体区域为n掺杂或p掺杂的掺杂物。例如，半导体层10可以包括形成在p掺杂半导体区域和n掺杂半导体区域之间的至少一个pn结。然而，在其他结构中，例如在特定HEMT(高电子迁移率晶体管)中，半导体层10可以没有pn结和/或没有电活性掺杂物。
可以与第一半导体本体51nm的设计独立地选择半导体层20的设计。例如，半导体层20可以包括单晶或基本单晶的半导体材料，例如硅、碳化硅、氮化镓、砷化镓、砷化铝镓或可用于半导体器件的任何其他半导体材料，并且可以具有掺有电活性掺杂物的一个或多个半导体区域，即，具有使得对应半导体区域为n掺杂或p掺杂的掺杂物。然而，在其他设计中，半导体层20可以没有pn结(例如，在特定HEMT或肖特基二极管中)和/或没有电活性掺杂物(例如，在特定HEMT中)。
如上所述，每个第一半导体本体51nm都包括多个相同可控子元件T5nm中的对应一个。不进行限制地，适当的相同可控子元件T5nm的示例是单极或双极晶体管、半导体闸流管或者任何其他可控半导体元件。在晶体管的情况下，相同的可控半导体元件例如可以为IGFET(绝缘栅型场效应晶体管)(如MOSFET(金属氧化物半导体场效应晶体管))或IGBT(绝缘栅型双极晶体管)(例如，反向传导IGBT)或JFET(结型场效应晶体管)、HEMT、BIP(双极晶体管)或任何其他晶体管。
每个相同的第一可控子元件T5nm都具有形成在第一负载电极511nm和第二负载电极512nm之间的负载路径、以及连接至用于控制负载路径的控制电极513nm的控制输入。如图7所示，第一可控子元件T5nm的第一负载电极511nm可以是对应第一半导体本体51nm的第一接触焊盘，该第一可控子元件T5nm的第二负载电极512nm可以是对应第一半导体本体51nm的第二接触焊盘，并且第一可控子元件T5nm的控制电极513nm可以是对应第一半导体本体51nm的第三接触焊盘。空转元件D5n的第一电极521n可以是对应第二半导体本体52nm的第一接触焊盘，并且对应空转元件D5n的第二电极522nm可以是同一第二半导体本体52nm的第二接触焊盘。
根据可控半导体元件的类型，第一负载电极511nm可以是源极电极或发射极电极，第二负载电极512nm可以是漏极电极或集电极电极，并且控制电极513nm可以是栅极电极或基极电极。为了控制这种可控半导体子元件T5nm，可以在第一负载电极511nm和控制(第三)电极513nm之间施加控制信号(例如，电压和/或电流)。控制电压可以表示第一负载电极511nm的电位。
第一半导体本体51nm的第一接触焊盘可以设置在对应第一半导体本体51nm的半导体层10的背对电绝缘载体3的一侧上。因此，第一半导体本体51nm的第二接触焊盘可以设置在对应第一半导体本体51nm的半导体层10面向电绝缘载体3的一侧。此外，第一半导体本体51nm的第三接触焊盘可以设置在对应第一半导体本体51nm的半导体层10背对电绝缘载体3的一侧。
第二半导体本体52nm的第一接触焊盘设置在半导体层20背对电绝缘载体3的一侧，并且第二半导体本体52nm的第二接触焊盘可设置在半导体层20面向电绝缘载体3的表面处。
在对应半导体本体51nm、52nm安装在电绝缘载体3上之前，第一半导体本体51nm的第一、第二和第三接触焊盘以及第二半导体本体52nm的第一和第二接触焊盘可附接至对应半导体本体51nm、52nm的半导体层10、20。
电绝缘载体3包括介电绝缘层300、附接至介电绝缘层300的结构化第一金属化层310、以及附接至介电绝缘层300的任选第二金属化层320。如果存在第二金属化层320，则介电绝缘层300可以设置在第一和第二金属化层310、320之间。
如果设置，则第一和第二金属化层310、320中的每一个都可以由以下材料中的一种组成或者包括但不限于以下材料中的一种：铜、铜合金、铝、铝合金、在半导体组装操作期间保持固态的任何其他金属或合金。根据一个示例，电绝缘载体3可以是陶瓷衬底，即，电绝缘载体3中的介电绝缘层300是陶瓷的，例如薄陶瓷层。不进行限制地，陶瓷可以由以下材料中的一种组成或者包括以下材料中的一种：氧化铝、氮化铝、氧化锆、氮化硅、氮化硼、任何其他介电陶瓷。例如，电绝缘载体3例如可以是DCB衬底(DCB＝铜直接键合)、DAB衬底(DAB＝铝直接键合)或AMB衬底(AMB＝活性金属钎焊)。根据另一示例，电绝缘载体3可以是传统的印刷电路板(PCB)，其具有非陶瓷介电绝缘层300。例如，非陶瓷介电绝缘层300可以由固化树脂组成或者包括固化树脂。与第一和第二金属化层310、320以及绝缘层300的材料无关，电绝缘载体3可以没有穿过绝缘层300且电互连第一和第二金属化层310、320的电连接(例如，通孔，通孔＝“垂直互连访问”)。
电绝缘载体3可以包括设置为相互远离的第一导体迹线31、第二导体迹线32、第三导体迹线33和第四导体迹线34。即，导电迹线31、32、33、34中的每一个都设置为远离导电迹线31、32、33、34中的其他导电迹线。一般地，导电迹线31、32、33、34中的每一个可以是电绝缘载体3的导电迹线。如图7所示，导电迹线31、32、33、34中的每一个可以是电绝缘载体3的同一金属化层(这里为第一金属化层310)的一部分。
任选地，多个相同第一半导体本体51nm中的每一个以及多个相同第二半导体本体52nm中的每一个可以设置在第一导电迹线31上。从而，每个第一半导体本体51nm可以通过从第一导电迹线31延伸到对应第一半导体本体51nm的第二接触焊盘的导电第一连接层61(图9)电且机械地连接至第一导体迹线31，和/或第二半导体本体52nm可以通过从第一导体迹线31延伸到第二半导体本体52nm的第二接触焊盘的导电第二连接层62(图9)电且机械地连接至第一导电迹线31。如图7、图8和图10所示，第一金属化层310的设计可以使其不包括位于第一半导体本体51nm和第二半导体本体52nm之间的区域中的凹部。这种凹部的不存在改进了第一金属化层310的热扩散效应。
第一连接层61可以是焊料层、导电粘合剂层或者烧结金属粉层(例如，烧结银粉)或者其他适当的层。与第一连接层61的类型无关，第二连接层62的类型可以是焊料层、导电粘合剂层或者烧结金属粉层(例如，烧结银粉)或者其他适当的层。任选地，第一和第二连接层61、62可以是公共连接层的一部分，并且为相同类型，例如前面所提到的一种类型。
为了利于电绝缘载体3与电源电压、电负载、电位或者控制器等的电连接，衬底布置可以包括电端子P、G5n、E5n、OUT(可安装在电绝缘载体3上)。例如，一个或多个(这里为一个)第一电端子P可以安装在第一导电迹线31上且电连接至第一导电迹线31，一个或多个(这里为一个)第二电端子G2n可以安装在第二导电迹线32上并且电连接至第二导电迹线32，一个或多个(这里为一个)第三电端子E5n可以安装在第三导电迹线33上并且电连接至第三导电迹线33，以及一个或多个(这里为一个)第四电端子OUT可以安装在第四导电迹线34上并且电连接至第四导电迹线34。第一、第二和第四电端子P、G5n和OUT对应于图1、图4A、图5和图6中的布置的公共节点P、控制节点G5n和输出节点OUT，因此用相同的参考符号来表示。第三端子E51对应于图3中的布置的辅助发射极电极E51，因此用相同的参考标号表示。如前所解释的，辅助发射极电极E51(由此第三导电迹线33和第三电端子E51)是任选的，并且可以被省略。在所示示例中，电端子P、G5n、E5n、OUT是用于接收导电管脚的金属套。然而，也可以使用任何其他类型的端子。代替第一、第二、第三或第四端子P、G5n、E5n、OUT安装在第一、第二、第三或第四导电迹线31、32、33、34上且电连接至第一、第二、第三或第四导电迹线31、32、33、34，对应的导电迹线31、32、33、34它们本身可以形成端子。即，可以省略安装在对应导电迹线上且电连接至对应迹线的独立端子，并且迹线可用作端子。
如图5所示，在多个相同的第五可控半导体子部件T5n中的一个(这里为T51)内，空转元件D5n(这里为D51)的第一电极521n(这里为5211)经由多条第三分支线583nm(这里为58311、58312)中的对应一条电连接至多个可控子元件T5nm(这里为T511、T512)中的每一个的第一负载电极511nm(这里为51111、51112)。
再次参照图7，第一导体迹线31可用于电互连集成在第一半导体本体51nm(这里为5111、5112)中的第一可控子元件T5nm(这里为T511、T512)的第二负载电极512nm(第二接触焊盘，这里为51211、51212)和集成在第二半导体本体52n(这里为521)中的对应空转元件D5n(这里为D51)的第二负载电极522n(第二接触焊盘，这里为5221)。第二导体迹线32可用于电互连集成在第一半导体本体5111、5112中的多个可控半导体子元件T511、T512的控制电极513nm(第三接触焊盘，这里为51311、51312)，并且第三导体迹线33可用于电互连集成在第一半导体本体51nm中的多个第五可控半导体子部件T5n的辅助发射极电极E5n(参见图3)。第四导体迹线34可用于电互连集成在第一半导体本体5111、5112中的所有第一可控子元件T511、T512的第一负载电极51111、51112(第一接触焊盘)。此外，第一导体迹线31和第四导体迹线34可用于承载流过集成在第一半导体本体51nm中的多个第五可控半导体子元件T5nm的电并联负载路径的负载路径电流。第二导体迹线32可用于将电控制电位Vctrl提供给控制电极513nm(第三接触焊盘)。
第五可控半导体子部件T51的第一个的多个可控半导体子元件T51m的控制电极5131m可以电连接至不同的导体迹线，而不是第五可控半导体子部件T52的第二个的多个可控半导体子元件T52m的控制电极5132m。
从图4A和图5并结合图7可以看出，电连接对应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)和空转元件D5n的第一电极521n的每一条对应的第一分支线583nm可以包括至少一条接合线41，即在对应的接合位置处，线直接接合至对应的第一负载电极511nm(对应的第一接触焊盘)和空转元件D5n的第一电极521n。在图7中，接合线(线)接合至另一元件的接合位置通过圆点示意性示出。接合线是在接合位置处接合至导电元件的线。接合线直接接触并在接合位置处与导电元件形成物物接合，使得接合线和导电元件在接合位置处电且机械地连接。提供线接合连接(例如，通过超声线接合)在本领域是公知的，因此关于这点不再要求进一步的解释。
从图4A和图5以及结合图7可以看出，电连接相应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)和输出电极OUT的每一条第一输出线581nm可以包括至少一条接合线43，即在对应的接合位置处，线直接接合至对应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)和第四导体迹线34。
电连接对应第一半导体本体51nm的第二负载电极512nm(第二接触焊盘)与第一公共节点P的每条第一馈送线585nm可以包括第一连接层61，其电且机械地互连对应的第二负载电极512nm(对应的第二接触焊盘)和第一导体迹线31。
电连接对应第二半导体本体52n的第二电极522nm(第二接触焊盘)与第一公共节点P的每条第一连接线584n可以包括第二连接层62，其电且机械地互连相应的第二电极522n(相应的第二接触焊盘)和第一导体迹线31。
电连接对应第一半导体本体51nm的控制电极513nm(第三接触焊盘)与控制节点G5n的每条第一控制线582nm可以包括至少一条接合线42，即在对应的接合位置处，线直接接合至对应的控制电极513nm(对应的第三接触焊盘)和第二导体迹线32。
电连接对应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)与辅助发射极节点E5n的电线可以包括至少一条接合线44，即在对应的接合位置处，线直接接合至对应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)和第三导体迹线33。
如上所述，集成在第一半导体本体51nm中的多个第一可控子元件T5nm的每一个的第一负载电极511nm经由对应的第一分支线583nm电连接至第二半导体本体52n的第一电极521n。对应的第一分支线583nm用于将第一电极521nm处存在的电位施加于第一半导体本体51n的第一负载电极511n(第一接触焊盘)。
根据图5所示的选项，空转元件D51的第一电极5211(第二半导体本体521的第一接触焊盘)与一个第一可控子元件T511的第一负载电极51111(第一半导体本体5111的第一接触焊盘)之间的电连接以及一个第一可控子元件T511(一个第一半导体本体5111的第一接触焊盘)与第四导体迹线34和/或第四电端子OUT之间的电连接可以使用单个连接元件(例如，接合线)来实现。例如，一条第三分支线583nm可以通过接合线的第一部分41来形成。类似地，代替将接合线41和接合线43设置为独立的接合线，可以具有线接合至第二半导体本体52n的第一电极521n、一个第一半导体本体51nm的第一负载电极511nm和第四导体迹线34的一条接合线。在图7中，一条这样的接合线使用联接接合线41和接合线43的虚线以形成单条接合线来示意性示出。更一般地，串联电连接的两个或更多个所述接合线的任何链可以通过具有多个部分的单条接合线来替代，使得每个部分都形成电连接相同元件的接合线作为对应代替的接合线。
此外，在图7的示例中示出，接合线41可以是仅在一个接合位置处接合至空转元件D5n的第一电极521n(第二半导体本体52n的第一接触焊盘)的线，接合线41还可以是在至少两个接合位置处接合至空转元件D5n的第一电极521n(第二半导体本体52n的第一接触焊盘)的线。
从参照图5和图7解释的示例中可以看出，每条分支线583nm物理且电地接触集成在第二半导体本体52n中的空转元件D5n的第一电极521n(第二半导体本体52n的第一接触焊盘)，而输出线581nm可远离第一电极521n(远离第二半导体本体52n的第一接触焊盘)。即，施加于第四导体迹线34(例如，直接地或者经由第四电端子OUT)的电位经由第一半导体本体51nm的第一负载电极511n和对应的输出线581nm传送至所有第一电极521n，反之亦然。
即使图7所示示例仅示出了用于每个可控子元件T5nm的两个第一半导体本体51nm(例如，用于可控子元件T51m的半导体本体5111和5112)，但应该注意，每个可控子元件T5nm可以包括并联电连接的多于两个的第一半导体本体51nm(多于两个的第一可控子元件T5nm)。在这种情况下，集成在第一半导体本体51nm中的多于两个(甚至每个)第一可控子元件T5nm的第一负载电极511nm可以类似地连接至第二半导体本体52n的相同第一电极521n。
然而，对于一些应用来说，关于切换特性和热性能，对于每一个第五可控半导体子部件T5n仅提供一个空转元件D5n可能不能提供满意的结果。因此，每个第五可控半导体子部件T5n可以包括多于一个的空转元件D5nm。这将在下面进一步进行描述。
图6示出了提供改进的切换特性和改进的热性能的半导体装置的又一示例。图6的半导体装置基于图5的半导体装置，差别在于图6的半导体装置包括多于一个(这里为两个)的空转元件D5nm(代替图5中示出的仅一个)。图6中空转元件D5nm的数量与可控子元件T5nm的数量(这里为两个)相同。每个空转元件D5nm的第一电极521nm经由多条独立的第三分支线583nm中的对应一条电连接至一个第一可控子元件T5nm的一个第一负载电极511nm。每个空转元件D5nm的第二电极522nm经由多条独立的第三连接线584nm中的对应一条电连接至第一公共节点P。
图8示意性示出了包括示例性组装电绝缘载体3(例如，电路板、衬底或开关板)的半导体装置。在图8中，仅示出了组装电绝缘载体3的相关部分。该半导体装置可以包括图4A所示的电路。半导体装置还可以包括附加的半导体器件(例如，形成图1和图3的布置所需的半导体器件)，然而为了清楚在图8中未示出这些半导体器件。如图8所示，半导体装置主要对应于图7所示的半导体装置。然而，在图8的半导体装置中，每个第五可控半导体子部件T5n(这里为T51和T52)都包括多个第一半导体本体51nm和多个第二半导体本体52nm，在每一种情况下设置在电绝缘载体3上(例如，电绝缘载体3的相同表面上)，其中第一半导体本体51nm的数量等于第二半导体本体52nm的数量(这里为两个)。多个第一半导体本体51nm中的每一个都经由多条独立的分支线583nm电连接至多个第二半导体本体52nm中的不同半导体本体。电连接对应第一半导体本体51nm的第一负载电极511nm(第一接触焊盘)与一个空转元件D5nm的第一电极521n的每条对应的分支线583nm可以包括至少一条接合线41，即，在对应的接合位置处，线直接接合至对应的第一负载电极511nm(对应的第一接触焊盘)和空转元件D5nm的第一电极521nm。
每个第五可控半导体子部件T5n的多个第二半导体本体52nm中的每一个都包括多个空转元件D5nm中的一个。每个空转元件D5nm的第一电极521nm和第二电极522nm还可以是对应第二半导体本体52nm的电极(焊盘)。在图8所示示例中，所有第一半导体本体51nm可以结构相同，例如具有相同电特性的相同构造。此外，所有第二半导体本体52nm可以结构相同，例如具有相同电特性的相同构造。然而，第二半导体本体52nm与第一半导体本体51nm的结构不同。
所提元件的设计可进行修改以实现期望的电特性，如相同的欧姆行为、相同的电感行为和相同的电容行为。在一个示例中，每个第五可控半导体子部件T5n被修改以实现期望的电特性，如相同的欧姆行为、相同的电感行为和相同的电容行为。在又一示例中，附加地，每个可控子元件T5nm被修改以实现期望的电特性，如相同的欧姆行为、相同的电感行为和相同的电容行为。
在每个第五可控半导体子部件T5n中，多个(这里为两个)空转元件D5nm中的每一个的第一电极521nm例如通过一条或多条接合线41或者任何其他电连接而电连接至集成到第一半导体本体51nm中的第一个的第一可控子元件T5nm的第一负载电极511nm。从而，多个(这里为两个)第一可控子元件T5nm的每一个的第一负载电极511nm例如通过一条或多条接合线43或任何其他电连接而电连接至第四导体迹线34。
从图8可以看出，每个第一半导体本体51nm的第一负载电极511nm经由第三分支线583nm(参见图6)电连接至不同的第二半导体本体52nm的第一电极521nm。每个第一半导体本体51nm的第一负载电极511nm进一步经由第三输出线581nm(参见图6)电连接至第四导体迹线34。第三分支线583nm用于将多个空转元件D5nm中的每一个的第一电极521nm处的源自于可控半导体主元件T1-T6的切换序列的电位施加给多个第一可控子元件T5nm中的每一个的第一负载电极511nm。第三输出线581nm用于将多个第一可控子元件T5nm中的每一个的第一负载电极511nm处的源自于可控半导体主元件T1-T6的切换序列的电位施加给第四导体迹线34和/或第四电端子OUT。为了防止在各个第一半导体本体51nm的位置处直接发生电压之间的差，所有第三分支线583nm可以被配置为提供相同的电压和电流传送。如果对于经由每条独立的电线传送的信号来说独立的电线以相同方式传送(如果存在失真：变形)信号，则独立的电线被配置为提供相同的电压和电流传送。因此，(传送的)信号在任何时间都相同。这表示对于第三分支线583nm，集成在对应第二半导体本体52nm中的空转元件D5nm的第一电极521nm和第二电极522nm之间的电压在任何时间都相同，并且通过独立的第三分支线583nm的电流在任何时间相同或基本相同。即，对于所有空转元件D5nm来说，第一电极521nm和第二电极522nm之间的电压的时间依赖行为是相同且同步的。
为了实现被配置为提供相同电压和电流传送的独立电线，独立电线可被设计为具有以下至少之一：相同的欧姆行为、相同的电感行为和相同的电容行为。一般地，电线可以由以下一个或多个导电元件组成或者包括以下一个或多个导电元件：线(例如，接合线)、单个金属片、金属条、电绝缘载体的导体迹线、焊料层、烧结金属粉层、导电粘合剂，或者其可以由两种或更多种所提元件的任何组合组成或者包括两种或多种所提元件的任何组合。在两个或更多个导电元件的情况下，元件可以并联和/或串联电连接。在所示示例中，使用电绝缘载体3的一条或多条接合线(例如，接合线)和导体迹线。所提元件的设计可被修改以实现期望的电特性，如相同的欧姆行为、相同的电感行为和相同的电容行为。
例如，两个导电元件可被设计为提供相同的电压和电流传送，如果它们相同(例如，除其他之外具有相同的形状、相同的长度、相同的截面积、相同的材料或材料组成等)和/或相对于彼此具有几何对称设计(例如，镜像对称、点对称、旋转对称等)的话。然而，非相同和/或非对称的导电元件可以被设计为具有以下至少之一：相同的欧姆行为、相同的电感行为、相同的电容行为。例如，可以通过适当地选择其截面、长度、用于元件的材料的电阻率等来调整导电元件的期望欧姆电阻。导电元件的期望电感率可以通过适当地选择例如元件的形状和长度来进行调整。例如，如果线被扭曲(例如，弯曲或绕成线圈)，则直线的电感率可以增加。导电元件的期望电容特性可以通过适当地选择例如其形状、长度和路线来进行调整。由于可以根据期望调整单个导电元件的欧姆电阻、电感率和电容特性，所以也可以调整由单个导电元件或至少两个电互连的导电元件组成的导线的欧姆行为、电感行为和电容行为。
根据图7和图8所示的示例，各条第三输出线581nm(参见图4、图5和图6)(不限制地，每一条都通过电并联连接在集成到第一半导体本体51nm中的可控子元件T5nm的相同第一负载电极511nm(即，第一半导体51nm的相同第一接触焊盘)与第四导体迹线34之间的一条接合线或多个接合线43形成)可以相同和/或相互几何对称(例如，镜像对称和/或旋转对称)。图7和图8示出了每个第五可控半导体子部件T5n内的两条第三输出线581nm，每一个都由三条接合线43组成。两条第三输出线581nm相对于镜面M11-M11相互镜像对称。
图7示出了每个第五可控半导体子部件T5n内的两条第三分支线583nm，每条第三分支线583nm都有两条接合线41组成。每个第五可控半导体子部件T5n的两条第三分支线583nm相对于镜面M11-M11相互镜像对称。在图7中，每条第三分支线583nm电连接第二半导体本体52n与每个第一半导体本体51n。图8还示出了每个第五可控半导体子部件T5n内的两条第三分支线583nm，每条第三分支线583nm都由两条接合线41组成。每个第五可控半导体元件T5n的两条第三分支线583nm相对于镜面M11-M11相互镜像对称。然而，在图8中，每条第三分支线583nm电连接对应的一个第二半导体本体52n与对应的一个第一半导体本体51n。
任选地，将第二电端子G5n和/或第二导体迹线32电连接至第五可控半导体子部件T5n中的第一个T51的多个可控子元件T5nm的控制电极513nm的第三控制线582nm(参见图5和图6)还可以被配置为提供相同的电压和电流传送。当将第二导体迹线32认为是“第二电端子G51”时，不限制地，通过电连接在对应第一可控子元件T5nm的控制电极513nm与第二导体迹线32之间的一条接合线42或多条接合线42形成图4至图8中的每条第三控制线582nm。第三控制线582nm可以相同，和/或相互对称(例如，镜像对称和/或旋转对称)。图7和图8示出了第五可控半导体子部件T5n的第一个(这里为T51)内的两条第三控制线582nm，每一条都由一条接合线42组成。两条第三控制线582nm相对于镜面M11-M11相互镜像对称。图7和图8还示出了第五可控半导体子部件T5n的第二个(这里为T52)内的两条第四控制线582nm，每一条都由一条接合线42组成。两条第四控制线582nm相对于镜面M12-M12相互镜像对称。
第五可控半导体子部件T5n的第一个(这里为T51)的两条第三控制线582nm相对于镜面M2-M2(参见图7和图8)与第五可控半导体子部件T5n的第二个(这里为T52)的两条第四控制线582nm镜像对称，第五可控半导体子部件T5n的第一个(这里为T51)的两条第三分支线583nm相对于镜面M2-M2(参见图7和图8)与第五可控半导体子部件T5n的第二个(这里为T52)内的两条第四分支线583nm镜像对称，并且第五可控半导体子部件T5n的第一个(这里为T51)的两条第三输出线581nm相对于镜面M2-M2(参见图7和图8)与第五可控半导体子部件T5n的第二个(这里为T52)内的两条第四输出线581nm镜像对称。
在图7和图8的布置中，示出了两个对应的第五可控半导体子部件T51、T52。两个对应的第五可控半导体子部件T51、T52相对于镜面M2-M2彼此镜像对称。两个第五可控半导体子部件T51、T52内的导电元件可以设计为相同，以提供相同的电压和电流传送(例如，除此之外，具有相同的形状、相同的长度、相同的截面积、相同的材料或材料组成等)和/或相对于彼此具有几何对称设计(这里为镜像对称)。此外，第五可控半导体子部件T51的第一个中的元件之间的电连接可以设计为与第五可控半导体子部件T51的第二个中的元件之间的电连接相同。例如，电连接可以设计为相同，以提供相同的电压和电流传送(例如，除此之外，具有相同的形状、相同的长度、相同的截面积、相同的材料或材料组成等)和/或相对于彼此具有几何对称设计(这里为相对于镜面M2-M2的镜像对称)。
此外，每个第五可控半导体子部件T5n可以在其自身中对称(这里为用于第五可控半导体子部件T51的镜面M11-M11和用于第五可控半导体子部件T52的镜面M12-M12)。
任选地，将第一电端子P和/或第一导体迹线31电连接至第二电极522nm的第三连接线584nm(参见图6)可以被配置为提供相同的电压和电流传送。从图7和图8以及结合图9可以看出，每条第三连接线584nm可以包括第一导体迹线34和导电第二连接层62的一部分。此外，任选地，将第一电端子P和/或第一导体迹线31电连接至多个可控子元件T5nm的第二负载电极512nm的第三馈送线585nm(参见图6)可以包括第一导体迹线31和导电第一连接层61的一部分。
上面布置产生基本均匀的(主要的)换向路径。切换损失本质上均等地分布在各个半导体子部件和子元件之间。这产生布置的均匀加热。在图11的布置中示意性示出了均匀的换向路径。得自于相同的电压和电流传送和/或几何对称的设计，换向路径C1、C2在各个第五可控半导体子部件T5n的两个可控子元件T5nm之间的半途延伸。因此，每一个对应的第一半导体本体51nm必须维持相同的切换损失和相同的温度。这可以应用于相同第五可控半导体子部件T5n内的各个第一半导体本体51nm，例如，第一个第五可控半导体子部件T51内的一个第一半导体本体5111可必须保持与同一第五可控半导体子部件T51内的另一第一半导体本体5112相同的切换损失和相同的温度。上面的布置可进一步应用于不同的第五可控半导体子部件T5n内的各个第一半导体本体51nm，例如，第一个第五可控半导体子部件T51内的一个第一半导体本体5111可必须保持与另一个第五可控半导体子部件T52内的另一第一半导体本体5121相同的切换损失和相同的温度。
如图7、图8和图9所示例性示出的，在第一金属化层310中形成第一、第二、第三和第四导体迹线31、32、33、34可要求在相邻的导体迹线31、32、33、34之间形成凹部50，然而，这种凹部50降低了第一金属化层310的热扩散效应。因此，使用第一电极521nm和第四导体迹线34之间和/或第一负载电极511nm和第四电端子OUT之间的每个电连接经由至少一个第一半导体本体51nm的第一负载电极511nm电且物理地引导的设计，允许减少被第一金属化层310中不需要的凹部50占据的导体迹线的数量和/或长度，使得增加第一金属化层310的热扩散效应，由此增加电绝缘载体3的热扩散效应。
参照图10，每个第一半导体本体51nm都可以包括多于一个的可控子元件T5nm。如图10所示，每个第一半导体本体51nm都可以包括两个可控子元件T5nm。共享一个第一半导体本体51nm的两个可控子元件T5nm均可以具有第一负载电极511nmx和第二负载电极512nmx。然而，它们可以共享一个单个控制电极513nm。控制电极513nm和第二导体迹线32之间的电连接可以包括一条或多条接合线42，如上面已经参照图7和图8所描述的。类似于上面参照图7和图8描述的电连接，空转元件D5nm的第一电极521nm与第一半导体本体51nm之间的电连接可以包括位于空转元件D5nm(例如，D511)的第一电极521nm与第一可控子元件T51m(例如，T511)的第一负载电极511nmx(例如，51111a)之间的一条或多条接合线41。类似于上面参照图7和图8描述的电连接，第一导体迹线34与第一半导体本体51nm之间的电连接可以包括位于第四导体迹线34与集成到第一半导体本体51nm中的另一第一可控子元件T51mx的第一负载电极511nmx(例如，51111b)之间的一条或多条接合线43。此外，集成到第一半导体本体51nm中的一个可控子元件T5nmx的第一负载电极511nmx与集成到同一第一半导体本体51nm中的另一个第一子元件T5nmx的第一负载电极511nmx之间的电连接可以包括一条或多条接合线45。在另一示例中，连续的接合线将第二半导体本体52nm的第一电极52nm与集成到第一半导体本体51nm中的一个可控子元件T5nmx的第一负载电极连接，进一步连接到集成到同一第一半导体本体51nm中的另一个第一子元件T5nmx的第一负载电极511nmx且进一步连接到第四导体迹线34。
任选地，包括在第一半导体本体51nm中的每个第一可控子元件T5nm可以包括电连接在对应第一可控子元件T5nm的第一负载电极511nm和第二负载电极512nm之间的集成(例如，本征)空转元件514nm(参见图4至图6)。如果第一可控子元件T5nm是RC-MOSFET或RC-IGBT(RC＝反向传导)，则集成空转元件514nm可以是对应第一可控子元件T5nm的本体二极管。如果第一可控子元件T5nm的负载路径可以(经由对应的控制电极513nm)被控制且反向电流可通过负载路径在第一和第二负载电极511nm、512nm之间流动，则第一可控子元件T5nm具有可控反向导电率。具有可控反向导电率的适当第一可控子元件T5nm例如是JFET或HEMT。
即使包括在第一半导体本体511m中的第一可控子元件T51m可具有内部(例如，本征)空转元件5141m(其可用于空转操作)，每一个都包括空转元件D5nm的一个或多个第二半导体本体521m可如上所述设置，使得空转操作可利用包括在第一半导体本体511m中的第一可控空转元件T51m和包括在第二半导体本体521m中的空转元件D51m的本征或可控反相导电率的空转操作。这种设计的一种优势在于：发生在空转操作期间的布置的电损失可以至少部分地从第一半导体本体511m偏移到集成到第二半导体本体521m中的空转元件D51m。如果采用(例如，基于SiC的)可控子元件T51m(例如，在功率因子校正(PFC)单元和/或升压转换器中)，针对集成到第一半导体本体511m中的空转元件5141m的过载，当集成到第一半导体本体511m中的可控子元件T51m以反向操作而没有可控换向进行操作时，集成到一个或多个第二半导体本体521m中的空转元件D51m(例如，Si二极管)用于保护集成到第一半导体本体511m中的空转元件5141m。
例如，与可集成到第二半导体521m中作为空转元件D51m的可用低损失二极管(例如，具有整流pn或肖特基结212(其具有低正向电压)的低损失二极管，例如具有基于Si的半导体本体20的基于硅(Si)的二极管)相比，可控子元件T51m(尤其是单极可控子元件T51m和/或具有内部体二极管的可控子元件T51m)的本征反向导电率相对较低。此外，可以降低用于控制第一半导体本体511m所要求的控制器的复杂度，因为不要求第一半导体本体51nm的复杂控制空转操作。
如果通过可控子元件T51m的本体二极管引起可控子元件T51m的反向导电率，则发生在本体二极管514nm的空转操作期间的损失基本通过本体二极管的正向电压来确定。因此，使用二极管作为空转元件D51m(其具有的第一正向电压低于可控子元件T51m的本体二极管的第二正向电压)可显著降低发生在半导体装置操作期间的损失。
如上所解释的，至少一个第二半导体本体52nm的至少一个(可选的为每一个)包括空转(回扫)元件D5nm。当允许第一半导体本体51nm的正向中的第一半导体本体51nm的操作的电压被施加在第一负载电极511nm和第二负载电极512nm之间(因此在第一电极521nm和第二电极522nm之间)时，空转元件D5nm处于阻挡状态或者可以切换到阻挡状态(在阻挡状态中，第一电极521nm和第二电极522nm之间的电路径被阻挡)。此外，当在第一负载电极511nm和第二负载电极512nm之间(因此在第一电极521nm和第二电极522nm之间)施加反向电压时，空转元件D5nm处于传导状态或者可以切换到传导状态(在传导状态中，第一电极521nm和第二电极522nm之间的电路径是传导的)。
如图9所示，包括空转元件D5nm的第二半导体本体52可以包括整流结212。根据结合图9示出的示例，这种整流结212可以是形成在第二半导体本体52的第一半导体区域201和第二半导体本体52的第二半导体区域202之间的pn结。第一半导体区域201具有第一导电类型(这里为p型)，并且第二半导体区域202可具有与第一导电类型互补的第二导电类型(这里为n型)。如图9所示，如果集成到第一半导体本体51中的可控子元件T5nm的正向操作要求第二负载电极512nm的电位相对于第一负载电极511nm的电位为正，则第一导电类型为‘p’且第二导电类型为‘n’。相反，如果集成到第一半导体本体51nm中的可控子元件T5nm的正向操作要求第二负载电极512nm的电位相对于第一负载电极511nm的电位为负，则第一导电类型为‘n’且第二导电类型为‘p’。
作为pn结的备选，整流结212可以是肖特基结。如果集成到第一半导体本体51nm中的可控子元件T5nm的正向操作要求第二负载电极512nm的电位相对于第一负载电极511nm的电位为正，则第二半导体本体52nm可以包括n掺杂半导体区域，该区域邻接形成整流肖特基结的第一电极521nm并且邻接形成欧姆接触的第二电极522nm。从而，如果集成到第一半导体本体51nm中的可控子元件T5nm的正向操作要求第二负载电极512nm的电位相对于第一负载电极511nm的电位为负，则第二半导体本体52可以包括n掺杂半导体区域，该区域邻接形成整流肖特基结的第二电极522nm并且邻接形成欧姆接触的第一电极521nm。
如上所解释的，空转元件D5nm可以是二极管(例如，pn二极管或肖特基二极管)，其集成到第二半导体本体52nm中并且电连接在对应第二半导体本体52nm的第一电极521nm和第二电极522nm之间。作为二极管的备选，参照先前附图解释的集成到第二半导体本体52nm中的空转元件D5nm可以是可控半导体元件。这种可控空转半导体元件D5nm可以被操作，使得当允许第一半导体本体51nm的正向中的平行第一半导体本体51nm的操作的电压被施加在第一负载电极511nm和第二负载电极512nm之间(由此在第一电极521nm和第二电极522nm之间)时其处于阻挡状态或被切换为阻挡状态，以及当反向电压被施加在第一负载电极511nm和第二负载电极512nm之间(因此在第一电极521nm和第二电极522nm之间)时其处于传导状态或者被切换为传导状态。例如，形成为可控半导体元件的空转元件D5nm可以为但不限于IGFET(绝缘栅型场效应晶体管)(如MOSFET(金属氧化物半导体场效应晶体管))或IGBT(绝缘栅型双极晶体管)(例如反向传导IGBT)、JFET、HEMT或任何其他适当的可控半导体元件。
备选地或者除作为空转元件D5nm的操作之外地，集成到第二半导体本体52nm中的这种可控半导体开关可以被操作，使得在集成到第一半导体本体51nm中的可控子元件T5nm的正常操作期间其形成在第一和第二电极521nm和522nm之间的负载路径被阻挡，并且响应于集成到第一半导体本体51nm中的至少一个可控子元件T5nm的检测过载其负载路径被切换为完全或至少部分传导状态。例如，检测过载可以是第一半导体本体51nm的第一和第二负载电极511nm、512nm两端的检测过量电压，和/或第一半导体本体51nm的检测过量温度。
以下表格示出了可控子元件T5nm和空转元件D5nm的组合的示例。然而，应该指出，本公开不限于提到的组合。
加上必要的修改，参照多个第五可控半导体子部件T5n的第一个T51描述的任何方面可应用于多个可控半导体子部件T5n的其他部件(这里为T52)。加上必要的修改，参照多个第五可控半导体子部件T5n描述的任何方面可应用于多个第六可控半导体元件T6n或者任何其他可控半导体主元件T1、T2、T3、T4的多个可控半导体子部件。

Claims (15)

1.一种半导体装置，包括：
被配置为操作性地连接至第一电位(DC+)的第一电源节点、被配置为操作性地连接至第二电位(NP)的第二电源节点以及被配置为操作性地连接至第三电位(DC-)的第三电源节点，所述第一电位(DC+)相对于所述第二电位(NP)为正，并且所述第三电位(DC-)相对于所述第二电位(NP)为负；
第一可控半导体主元件(T1)和第二可控半导体主元件(T2)，每个均具有控制电极(G1、G2)和位于两个负载电极之间的可控负载路径，该负载路径被操作性地串联连接并且位于所述第一电源节点(DC+)和所述第二电源节点(NP)之间，所述第一可控半导体主元件(T1)和所述第二半导体主元件(T2)经由第一公共节点(P)相互连接；
第三可控半导体主元件(T3)和第四可控半导体主元件(T4)，每个均具有控制电极(G3、G4)和位于两个负载电极之间的可控负载路径，该负载路径被操作性地串联连接并且位于所述第三电源节点(DC-)和所述第二电源节点(NP)之间，所述第三可控半导体主元件(T3)和所述第四可控半导体主元件(T4)经由第二公共节点(N)相互连接；
第五可控半导体主元件(T5)，具有控制电极(G5)和位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在所述第一公共节点(P)和输出节点(OUT)之间；以及
第六可控半导体主元件(T6)，具有控制电极(G6)和位于两个负载电极之间的可控负载路径，该负载路径操作性地连接在所述第二公共节点(N)和所述输出节点(OUT)之间，
其中可控半导体主元件(T1、T2、T3、T4、T5、T6)中的至少两个均包括多个相同可控半导体子部件(T5n、T6n)，每个子部件(T5n、T6n)均具有控制电极(513n、613n)和位于第一负载电极(511n、611n)和第二负载电极(512n、612n)之间的可控负载路径，该负载路径操作性地并联连接在其间连接有相应可控半导体主元件(T1、T2、T3、T4、T5、T6)的节点之间，并且
其中在可控半导体主元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，每个相应的可控半导体子部件(T5n、T6n)的第一负载电极(511n、611n)经由多条独立的输出线(581n、681n)中的对应一条电连接至相应节点，每条独立的输出线(581n、681n)均被配置为提供相同的电压和电流传送。
2.根据权利要求1所述的半导体装置，其中，
在可控半导体主元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，相同的可控半导体子部件(T5n、T6n)的控制电极(513n、613n)经由多条独立的控制线(582n、682n)中的对应一条电耦合至多个控制端子(G5n、G6n)中的对应一个，每条独立的控制线(582n、682n)被配置为提供相同的电压和电流传送。
3.根据权利要求1或2所述的半导体装置，其中
所述第五可控半导体主元件(T5)具有第一切换特性和第一传输特性；
所述第六可控半导体主元件(T6)具有第二切换特性和第二传输特性；
所述第一可控半导体主元件(T1)具有第三切换特性和第三传输特性；
所述第二可控半导体主元件(T2)具有第四切换特性和第四传输特性；
所述第三可控半导体主元件(T3)具有第五切换特性和第五传输特性；以及
所述第四可控半导体主元件(T4)具有第六切换特性和第六传输特性。
4.根据权利要求3所述的半导体装置，其中满足以下至少之一：
所述第一切换特性与所述第二切换特性相同，并且所述第一传输特性与所述第二传输特性相同；
所述第一切换特性不同于所述第三切换特性、所述第四切换特性、所述第五切换特性和所述第六切换特性，并且所述第一传输特性不同于所述第三传输特性、所述第四传输特性、所述第五传输特性和所述第六传输特性；以及
所述第二切换特性不同于所述第三切换特性、所述第四切换特性、所述第五切换特性和所述第六切换特性，并且所述第二传输特性不同于所述第三传输特性、所述第四传输特性、所述第五传输特性和所述第六传输特性。
5.根据权利要求1至4中任一项所述的半导体装置，还包括至少一个空转元件(D5n、D6n)，每一个均具有第一电极(521n、621n)和第二电极(522n、622n)，所述至少一个空转元件(D5n、D6n)中的每一个均并联连接至所述至少两个可控半导体主元件(T1、T2、T3、T4、T5、T6)的多个可控半导体子部件(T5n、T6n)且并联连接在相应节点之间，其中
在可控半导体主元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，每个空转元件(D5n、D6n)的第一电极(521n、621n)经由多条独立的分支线(583n、683n)的对应一条电连接至所述多个可控半导体子部件(T5n、T6n)的对应一个的所述第一负载电极(511n、611n)，每条对应的分支线(583n、683n)均被配置为提供相同的电压和电流传送。
6.根据权利要求1至5中任一项所述的半导体装置，其中可控半导体主元件(T1、T2、T3、T4、T5、T6)的至少两个包括以下至少之一：
所述第一可控半导体主元件(T1)和所述第四可控半导体主元件(T4)，所述第一可控半导体主元件和所述第四可控半导体主元件(T1、T4)形成第一换向路径；
所述第二可控半导体主元件(T2)和所述第三可控半导体主元件(T3)，所述第二可控半导体主元件和所述第三可控半导体主元件(T2、T3)形成第二换向路径；以及
所述第五可控半导体主元件(T5)和所述第六可控半导体主元件(T6)，所述第五可控半导体主元件和所述第六可控半导体主元件(T5、T6)形成第三换向路径。
7.根据前述权利要求中任一项所述的半导体装置，其中在可控半导体主元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，满足以下至少之一：
各条输出线(581n、681n)显示出相同欧姆行为、相同电感行为和相同电容行为中的至少一种；
各条控制线(582n、682n)显示出相同欧姆行为、相同电感行为和相同电容行为中的至少一种；以及
各条分支线(583n、683n)显示出相同欧姆行为、相同电感行为和相同电容行为中的至少一种。
8.根据权利要求7所述的半导体装置，其中在可控半导体元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，满足以下至少之一：
各条输出线(581n、681n)是相同长度、相同截面积和相同材料的线；
各条控制线(582n、682n)是相同长度、相同截面积和相同材料的线；以及
各条分支线(583n、683n)是相同长度、相同截面积和相同材料的线。
9.根据前述权利要求中任一项所述的半导体装置，其中在可控半导体元件(T1、T2、T3、T4、T5、T6)的至少两个的每一个中，所述多个相同可控半导体子部件(T5n、T6n)中的每一个均包括相同的多个可控子元件(T5nm、T6nm)。
10.根据权利要求9所述的半导体装置，还包括：
多个第一半导体本体(51nm、61nm)，每一个均包括所述多个可控子元件(T5nm、T6nm)中的对应一个；以及
多个第二半导体本体(52nm、62nm)，每一个均包括多个空转元件(D5n、D6n)中的对应一个。
11.根据权利要求10所述的半导体装置，还包括具有结构化金属化层的电绝缘载体(3)，其中所述第一半导体本体(51nm)和所述第二半导体本体(52nm)设置在载体(3)的金属化层上并附接至所述载体(3)的金属化层。
12.根据权利要求11所述的半导体装置，其中所述第一半导体本体(51nm)中的每一个均包括：
第一接触焊盘，电连接至设置在相应的第一半导体本体(51nm)的背对所述载体(3)的表面上的对应可控子部件(T5nm)的所述第一电极(511nm)；以及
第二接触焊盘，电连接至所述载体(3)的结构化金属化层的至少一部分以及对应可控子部件(T5nm)的所述第二电极(512nm)。
13.根据权利要求11或12所述的半导体装置，其中所述第二半导体本体(52nm)中的每一个均包括：
第一接触焊盘，电连接至对应空转元件(D5nm)的所述第一电极(521nm)并且设置在所述第二半导体本体(52nm)背对所述载体(3)的侧面处；以及
第二接触焊盘，电连接至所述载体(3)的结构化金属化层的至少一部分以及对应空转元件(D5nm)的所述第二电极(522nm)。
14.根据权利要求13所述的半导体装置，其中每个所述第二半导体本体(52nm)的第一接触焊盘均经由多条线中的对应一条电连接至所述第一半导体本体(51nm)的对应一条的所述第一接触焊盘。
15.根据权利要求13或14所述的半导体装置，其中所述第二半导体本体(52nm)的所述第二接触焊盘经由所述载体(3)的金属化层的至少一部分电连接至所述第一半导体本体(51nm)的所述第二接触焊盘。
CN201810402258.2A 2017-04-28 2018-04-28 具有可控半导体元件的半导体装置 Active CN108807369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17168708.0A EP3396839B1 (en) 2017-04-28 2017-04-28 Semiconductor arrangement with controllable semiconductor elements
EP17168708.0 2017-04-28

Publications (2)

Publication Number Publication Date
CN108807369A true CN108807369A (zh) 2018-11-13
CN108807369B CN108807369B (zh) 2023-12-29

Family

ID=58671409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810402258.2A Active CN108807369B (zh) 2017-04-28 2018-04-28 具有可控半导体元件的半导体装置

Country Status (3)

Country Link
US (1) US10186986B2 (zh)
EP (1) EP3396839B1 (zh)
CN (1) CN108807369B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104145A1 (de) * 2019-02-19 2020-08-20 Sma Solar Technology Ag Verfahren zum Ausschalten von Leistungshalbleiterschaltern einer Brückenschaltung, Brückenschaltung und Wechselrichter umfassend eine Brückenschaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
US5610550A (en) * 1993-01-29 1997-03-11 Mitsubishi Denki Kabushiki Kaisha Intermediate potential generator stably providing an internal voltage precisely held at a predeterminded intermediate potential level with reduced current consumption
CN203761253U (zh) * 2012-10-02 2014-08-06 Abb公司 变流器的电路支路和三相变流器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544038A (en) * 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
US5512790A (en) * 1994-07-21 1996-04-30 Delco Electronics Corporation Triaxial double switch module
JP2013223274A (ja) * 2012-04-13 2013-10-28 Fuji Electric Co Ltd マルチレベル電力変換装置
JP6040582B2 (ja) * 2012-06-14 2016-12-07 富士電機株式会社 マルチレベル電力変換回路の保護制御方式
US9461557B2 (en) * 2013-03-22 2016-10-04 Abb Ab Bipolar double voltage cell and multilevel converter with such a cell
KR101505545B1 (ko) * 2013-10-25 2015-03-25 삼성중공업 주식회사 가변 컨버터를 구비한 전력 변환 장치
JP6176103B2 (ja) * 2013-12-25 2017-08-09 株式会社明電舎 ゼロ電流スイッチング電力変換装置
WO2015121899A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
EP2988408A1 (en) * 2014-08-21 2016-02-24 ABB Technology Oy Switching branch for three-level inverter and method for controlling switching branch of three-level inverter
JP6304017B2 (ja) * 2014-12-18 2018-04-04 三菱電機株式会社 半導体装置
US10680518B2 (en) * 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
US5610550A (en) * 1993-01-29 1997-03-11 Mitsubishi Denki Kabushiki Kaisha Intermediate potential generator stably providing an internal voltage precisely held at a predeterminded intermediate potential level with reduced current consumption
CN203761253U (zh) * 2012-10-02 2014-08-06 Abb公司 变流器的电路支路和三相变流器

Also Published As

Publication number Publication date
EP3396839B1 (en) 2021-12-15
US20180316277A1 (en) 2018-11-01
US10186986B2 (en) 2019-01-22
CN108807369B (zh) 2023-12-29
EP3396839A1 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
US10141302B2 (en) High current, low switching loss SiC power module
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US11355477B2 (en) Power semiconductor module and power conversion device
US10137789B2 (en) Signal pin arrangement for multi-device power module
CN102934348B (zh) 电子电路
TWI314384B (en) Switched high voltage rectifier device and circuit comprising same and bridge rectifier device
CN101160654B (zh) 半导体集成电路器件和使用该器件的调节器
US10692806B2 (en) Semiconductor arrangement with reliably switching controllable semiconductor elements
CN105742278A (zh) 半导体装置
JP2001245479A (ja) 電力半導体モジュール
US10784235B2 (en) Silicon carbide power module
JP2011176921A (ja) ２線式交流スイッチ
CN105932887A (zh) 功率转换器
CN103490755B (zh) Mos芯片并联均流集成开关及其封装模块
CN104659025A (zh) 用于具有共同封装的氮化镓功率器件的交叉升压变换器的方法和系统
CN107851637A (zh) 功率半导体模块
CN107004674A (zh) 半导体模块以及半导体模块的叠层布置
CN109075086A (zh) 半导体装置、功率模块及其制造方法
CN108807369A (zh) 具有可控半导体元件的半导体装置
CN104969342B (zh) 半导体装置
CN203504514U (zh) Mos芯片并联均流集成开关及其封装模块
US10855196B2 (en) Semiconductor device
EP3376538A1 (en) Semiconductor arrangement with controllable semiconductor elements
CN207818562U (zh) 半导体元件和半导体装置
CN110462805A (zh) 半导体模块、半导体模块的制造方法以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant