CN108777670A - 一种帧同步方法及装置 - Google Patents

Abstract

一种帧同步方法及装置，包括：对于各周期内接收到的并行的同相正交IQ数据，分别进行如下处理：对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；根据获得的两组或两组以上相关值，进行帧同步处理。本发明实施例通过并行处理实现了频偏和相偏纠正前的帧同步，提升了并行解调处理的性能。

Description

一种帧同步方法及装置

技术领域

本文涉及但不限于数字通信技术，尤指一种帧同步方法及装置。

背景技术

在数字通信系统中，需要通过帧同步技术获得数据帧的位置，基于获得的数据帧的位置可以实现数据的解调和译码，完成通信过程。目前，卫星通信一般采用流模式进行高速传输，为了便于进行同步，通常在数据流中周期性插入用于同步的训练数据序列。通常将插入的训练数据序列分为帧头数据和导频数据；其中，帧头数据主要用于实现帧同步。

随着卫星通信速率的不断提高，并行解调技术成为继续提升通信容量的重要手段。虽然卫星通信相比于地面移动通信，几乎不受多径效应影响，但由于卫星移动速度较快，频偏和相偏成为卫星通信要解决的主要问题。相关技术中利用估计器确定实际的频偏和相偏，根据获得的频偏和相偏对接收到的数据进行补偿；确定实际的频偏和相偏一般包括数据辅助方法和盲估计方法，两者的主要区别在进行频偏估计时是否利用训练数据序列。

根据信号处理的相关理论，采用数据辅助方法可以得到更为准确的频偏估计，但是需要在频偏和相偏纠正前实现帧同步，对帧同步器的抗频偏和抗相偏的性能提出了较高要求，如何在频偏和相偏纠正前实现帧同步成为目前需要解决的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种帧同步方法及装置，能够在频偏和相偏纠正前实现帧同步，提升并行解调处理的性能。

本发明实施例提供了一种帧同步方法，包括：

对于各周期内接收到的并行的同相正交IQ数据，分别进行如下处理：

对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；

对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

根据获得的两组或两组以上相关值，进行帧同步处理。

可选的，所述进行并行的复乘运算包括：

根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

对接收到的各支路IQ数据根据预设策略进行排序；

对当前周期内接收到并行的各支路所述IQ数据，将每一个所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

可选的，所述进行并行的相关运算之前，所述帧同步方法还包括：

根据复乘运算的并行支路数和帧头数据的长度确定预设的存储序列的长度；

将一组或一组以上的差分相关值，按照周期早晚顺序添加至所述存储序列中；

其中，添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

可选的，所述对当前周期进行复乘运算获得的差分相关值进行并行的相关运算包括：

对当前支路的相关运算，确定当前支路的排序为选择起始序号；

确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；

按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；

将选择的所述差分相关值与所述帧头差分数据进行相关运算，获得所述相关值。

可选的，所述进行帧同步处理包括：

对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置。

可选的，所述进行帧同步处理还包括：

确定出帧头起始位置后，对在后接收到的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置清除。

可选的，所述进行帧同步处理包括：基于帧同步状态机进行所述帧同步处理。

另一方面，本发明实施例还提供一种帧同步装置，包括：第一模块、第二模块和第三模块；其中，

第一模块包含两个或两个以上并行的复乘单元，用于：通过并行的复乘单元，对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；

第二模块包含两个或两个以上并行的相关运算单元，用于：通过并行的相关运算单元，对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

第三模块用于：根据获得的两组或两组以上相关值，进行帧同步处理。

可选的，所述第一模块还包括计算单元、排序单元和延迟处理单元；其中，

所述计算单元用于：根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

所述排序单元用于：对接收到的各支路IQ数据根据预设策略进行排序；

所述延迟处理单元用于：对于当前周期内排序在首位的所述IQ数据，将在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后，获得排序在首位的所述IQ数据的前一位的所述IQ数据；

所述复乘单元具体用于：将当前支路的所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

可选的，所述帧同步装置第一模块还包括添加单元，用于：

将一组或一组以上的差分相关值，按照周期早晚顺序添加至预设的存储序列中；

其中，所述存储序列的长度根据复乘运算的并行支路数和帧头数据的长度确定；添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

可选的，所述第二模块还包括选择单元；

所述选择单元用于：对当前支路的相关运算，确定当前支路的排序为选择起始序号；确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；

所述相关运算单元用于：将为当前支路选择的所述差分相关值与所述帧头差分数据进行并行的相关运算。

可选的，所述第三模块基于帧同步状态机实现，具体用于：

帧同步状态机启动后，进入搜索态，对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并记录各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置，帧同步状态机由搜索态转入同步态；

帧同步状态机处于同步态后，对在后接收的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

当确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置，帧同步状态机转入搜索态，以重新确定所述帧头起始位置。与相关技术相比，本申请技术方案包括：对于各周期内接收到的并行的同相正交(IQ)数据，分别进行如下处理：对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；根据获得的两组或两组以上相关值，进行帧同步处理。本发明实施例通过并行处理实现了频偏和相偏纠正前的帧同步，提升了并行解调处理的性能。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例帧同步方法的流程图；

图2为本发明实施例帧同步装置的结构框图；

图3为本发明应用示例帧结构示意图；

图4为本发明实施例第一模块的结构示意图；

图5为本发明应用示例第二模块的运算示意图；

图6为本发明应用示例帧同步状态机的状态转移规则示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

本发明实施例可以但不限于适用于高速卫星通信传输的帧同步处理。

图1为本发明实施例帧同步方法的流程图，如图1所示，包括：

对于各周期内接收到的并行的同相正交(IQ)数据，分别进行如下处理：

步骤101、对当前周期接收到的同相正交(IQ)数据进行并行的复乘运算，获得对应于当前周期的一组所述帧同步处理基于状态机实现差分相关值；

可选的，本发明实施例进行并行的复乘运算处理包括：

根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

对接收到的各支路IQ数据根据预设策略进行排序；

对当前周期内接收到并行的各支路所述IQ数据，将每一个所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

需要说明的是，逻辑关联的复乘运算、相关运算与IQ数据的支路排序相同包括：逻辑关联的复乘运算的运算结果、相关运算的运算结果与IQ数据的支路排序相同；例如、通过第一支路的复乘单元对第一IQ数据进行复乘运算后，第一支路复乘运算获得的差分相关值通过第一支路的相关运算单元进行处理，获得对应于第一IQ数据的相关值；

步骤102、对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

可选的，进行并行的相关运算之前，本发明实施例帧同步方法还包括：

根据复乘运算的并行支路数和帧头数据的长度确定预设的存储序列的长度；

将一组或一组以上的差分相关值，按照周期早晚顺序添加至所述存储序列中；

其中，添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

可选的，本发明实施例对当前周期进行复乘运算获得的差分相关值进行并行的相关运算包括：

为并行的各支路的相关运算，分别从所述存储序列中选择相应数量的所述差分相关值；这里，差分相关值的数量可以由本领域技术人员根据帧头差分数据的长度进行分析确定。

将选择的所述差分相关值与所述帧头差分数据进行并行的相关运算。

可选的，本发明实施例对当前周期进行复乘运算获得的差分相关值进行并行的相关运算包括：

对当前支路的相关运算，确定当前支路的排序为选择起始序号；

确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；

按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；

将选择的所述差分相关值与所述帧头差分数据进行相关运算，获得所述相关值。

步骤103、根据获得的多组相关值，进行帧同步处理。

这里，相关值的组数可以由本领域技术人员根据帧同步处理的需求进行分析确定。

可选的，本发明实施例进行帧同步处理包括：

对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

需要说明的是，本发明实施例在确定帧头起始位置过程中，最大值的符号点位置和次大值的符号点位置均通过第一符号点位置标识；这里，第一是为了实现与确定帧头起始位置后，判断是否失步的符号点位置(第二符号点位置)进行区分。

本发明实施例确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置。本发明实施例，如果出现两组位置相同的符号点位置时，可以由本领域技术人员基于相关技术中已有的理论确定其中一个位置为帧头起始位置；例如，选择位置相同的符号点位置包含一组最大值的符号点位置时，将相同的最大值的符号点位置作为帧头起始位置。

需要说明的是，本发明实施例可以借助计数器在内的电子元件实现最大值和次大值位置的记录；另外，确定帧头起始位置之后，本发明实施例可以参照相关技术实现后续的帧同步处理；本发明实施例第一预设数值可以取值为3，也可以由本领域技术人员根据帧同步处理的具体情况进行分析确定。第一预设数值帧IQ数据为连续数帧的IQ数据帧。

可选的，所述进行帧同步处理还包括：

确定出帧头起始位置后，对在后接收到的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置清除。

本发明实施例确定帧头起始位置后，根据排序在后的IQ数据帧进行是否失步的判断；第二预设数值可以取值为3，也可以由本领域技术人员根据帧同步处理的具体情况进行分析确定。第二预设数值帧IQ数据为连续数帧的IQ数据帧。

可选的，本发明实施例进行帧同步处理包括：基于帧同步状态机进行所述帧同步处理。

与相关技术相比，本申请技术方案包括：对于各周期内接收到的并行的同相正交(IQ)数据，分别进行如下处理：对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；根据获得的两组或两组以上相关值，进行帧同步处理。本发明实施例通过并行处理实现了频偏和相偏纠正前的帧同步，提升了并行解调处理的性能。

图2为本发明实施例帧同步装置的结构框图，如图2所示，包括：第一模块、第二模块和第三模块；其中，

第一模块包含两个或两个以上并行的复乘单元，用于：通过并行的复乘单元，对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；

可选的，本发明实施例第一模块还包括计算单元、排序单元和延迟处理单元；其中，

所述计算单元用于：根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

所述排序单元用于：对接收到的各支路IQ数据根据预设策略进行排序；

所述延迟处理单元用于：对于当前周期内排序在首位的所述IQ数据，将在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后，获得排序在首位的所述IQ数据的前一位的所述IQ数据；

所述复乘单元具体用于：将当前支路的所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

可选的，本发明实施例帧同步装置第一模块还包括添加单元，用于：

将一组或一组以上的差分相关值，按照周期早晚顺序添加至预设的存储序列中；

其中，所述存储序列的长度根据复乘运算的并行支路数和帧头数据的长度确定；添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

第二模块包含两个或两个以上并行的相关运算单元，用于：通过并行的相关运算单元，对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

可选的，本发明实施例第二模块还包括选择单元；

所述选择单元用于：对当前支路的相关运算，确定当前支路的排序为选择起始序号；确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；；

所述相关运算单元用于：将为当前支路选择的所述差分相关值与所述帧头差分数据进行并行的相关运算。

第三模块用于：根据获得的两组或两组以上相关值，进行帧同步处理。

所述第三模块基于帧同步状态机实现，具体用于：

帧同步状态机启动后，进入搜索态，对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并记录各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置，帧同步状态机由搜索态转入同步态；

帧同步状态机处于同步态后，对在后接收的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

当确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置，帧同步状态机转入搜索态，以重新确定所述帧头起始位置。

需要说明的是，确定帧头起始位置后，本发明实施例可以参照相关技术进行关联的使能信号的发送；确定失步以后，清除使能信号。以下通过应用示例对本发明实施例方法进行清楚详细的说明，应用示例仅用于陈述本发明，并不用于限定本发明的保护范围。

应用示例

本应用示例根据IQ数据的传输速率和并行处理速率，确定接收的IQ数据的并行路数；确定IQ数据并行路数的方法可以包括本领域技术人员惯用的分析方法；假设并行路数为N；则本应用示例进行差分相关计算的第一模块包含N个复乘单元和一个用于存储差分相关值的K级移位寄存器；

各复乘单元分别用于：对当前支路接收到的IQ数据，将其与在前一位IQ数据的延迟处理结果进行复乘，获得差分相关值；本发明应用示例包含N个复乘单元，因此，对每个周期接收的IQ数据，按组输出相应的N个差分相关值；

移位寄存器用于：将复乘单元输出的一组或一组以上差分相关值按照周期早晚及IQ数据的排序写入；即每一个周期计算获得的差分相关值，将按照IQ数据的排序分别写入移位寄存器；本应用示例移位寄存器的级数K可以根据并行路数N和帧头数据的长度P确定；例如、可以设定K＝P+N-2。

本应用示例第二模块包含N个相关运算单元，相关运算单元的支路排序可以与IQ数据的排序相同；

相关运算单元用于：对当前支路的相关运算，确定当前支路的排序为选择起始序号；确定移位寄存器中周期最早的一组差分相关值为起始差分相关值组，从起始差分相关值组选择排序为选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；按照周期从早到晚的顺序，从移位寄存器中首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的差分相关值；将选取的差分相关值与帧头差分数据进行相关运算；假设相关运算单元和IQ数据均从1开始进行排序，则本应用示例第n个相关运算单元，将选取K级移位寄存器的第n个至第(P+n-2)个差分相关值与预存的帧头差分数据进行相关运算(由于采用了差分运算，有效相关的数据由P个变为P-1个)；本应用示例相关运算单元可以由一级乘法器与log2(N)级加法器组成。N个相关运算单元共得到N个相关值；

本应用示例，对同一周期内相关运算单元计算获得的相关值进行对比，确定其中的最大值，及相应的位置；

对一帧数据，本应用示例通过下述帧同步状态机确定一帧IQ数据中的最大值和次大值以及他们的位置；具体的：

帧同步状态机包含一个第一计数器，计数范围从1至帧长(FrameLength)，并循环计数；第一计数器取值标识当前相关值在当前IQ数据帧相关运算获得所有相关值的排序，该排序理论上对应于接收的IQ数据在IQ数据帧中的符号点位置。帧同步状态机包含初始态、搜索态、同步态三个子状态；每个子状态的处理步骤如下：

帧同步状态机进入初始态时，复位所有参数，第一计数器根据相关运算获得的相关值进行计数，由于采用了并行结构，第一计数器一次加N。第一计数器启动后转入搜索态；

帧同步状态机处于搜索态时，第一计数器保持自加操作。每次计数循环过程中的最大的相关值(FirstMax)和该最大的相关值对应的第一符号点位置(FirstPeak)，次大的相关值(SecondMax)和该次大的相关值对应的第一符号点出现的位置(SecondPeak)。位置标记可以以第一计数器当时的取值为准；本应用示例假设通过三个IQ数据帧(第一预设数值等于三)的相关运算确定帧头起始位置，则在连续三个第一计数器的计数循环内，可以得到三个最大的相关值和三个次大的相关值，并通过第一计数器记录上述相关值的第一符号点位置；对比记录的六个第一符号点位置的计数器的取值，本应用示例假设存在两个第一符号点位置对应的计数器的取值相同的情况时，将计数器取值相同的第一符号点位置确定为帧头起始位置；随后将帧同步状态机转入同步态；

帧同步状态机处于同步态时，第一计数器保持自加操作，并给出相应的帧头使能信号和其他帧控制字使能信号。同搜索态时的操作，对在后的IQ数据帧，记录连续三帧中的三个最大的相关值和三个次大的相关值、并通过第二计数器记录记录的最大的相关值和次大的相关值所对应的第二符号点位置(第二预设数值等于三)。将记录六个第二符号点位置的数值与帧头起始位置进行比较，六个第二符号点位置对应的计数器取值均与帧头起始位置不一致时，预先设置的第三计数器加1；本发明实施例假设第三计数器连续加到3(可以由本领域技术人员分析确定其他的取值)时，帧同步状态机转搜索态，帧头起始位置清零。

本应用示例采用并行化结构进行数据处理，大幅度提升了基带的处理速度，拓展了包括现场可编程门阵列(FPGA)在内的基带处理芯片的适用范围，大大提升了卫星通信系统的整体速率；在帧同步处理时，输入和输出的均为N路并行IQ数据，内部不进行串并转换等低速操作，便于进行并行化处理；通过采用差分相关运算来对抗频偏和相偏，可以工作在一定的频偏和相偏条件下，拓展了上述帧同步方法的适用范围；采用同步状态机，利用最大值和次大值进行帧头起始位置的判断，降低了由于数据耦合对同步判断带来的影响。

以下通过具体数据对本发明实施例方法进行清楚详细的说明，假设确定接收的IQ数据帧的并行路数N为4；图3为本发明应用示例帧结构示意图，如图3所示，假设进行帧同步处理的IQ数据帧的帧长(FrameLength)为14852个符号点IQ数据，帧头数据的长度P为92；K＝P+N-2＝94。帧头数据采用pi/2-二进制相移键控(BPSK)进行调制。

图4为本发明实施例第一模块的结构示意图，如图4所示，假设输入的4路并行的IQ数据为Data_Bus0、Data_Bus1、Data_Bus2和Data_Bus3；对当前周期内接收到并行的各路IQ数据分别进行延迟处理；对接收到的各路IQ数据按照预设策略进行排序后，将当前位置的IQ数据，与排序在前一位的IQ数据的延迟处理结果进行复乘；这里，预设策略可以包括本领域技术人员根据相关技术对IQ数据帧的拆分和还原的处理策略。

假设IQ数据延迟处理后，通过后缀delay表示；例如、将在前一个周期的IQ数据Data_Bus3做延迟处理，得到Data_Bus3_delay；则4路数据并行复乘得到4个差分相关值D0、D1、D2和D3，分别为：

D0＝Data_Bus3_delay*·Data_Bus0；

D1＝Data_Bus0*·Data_Bus1；

D2＝Data_Bus1*·Data_Bus2；

D3＝Data_Bus2*·Data_Bus3；

通过复乘运算获得差分相关值后，移位寄存器向右移动4个数据；例如将R5号寄存器数据移至R1号寄存器，将R6号寄存器数据移至R2号寄存器等。同时，将D0存入94级移位寄存器的R91号寄存器，D1存入R92号寄存器，D2存入R93号寄存器，D3存入R94号寄存器，以此完成差分相关值更新。

图5为本发明应用示例第二模块的运算示意图，如图5所示，基于上述应用示例的差分相关值的存储，第二模块的处理过程包括：将R1至R91号移位寄存器存储的差分相关值输入相关运算单元0(Correlator0)，将R2至R92号移位寄存器存储的差分相关值输入相关运算单元1(Correlator1)，将R3至R93号移位寄存器存储的差分相关值输入相关运算单元2(Correlator2)，将R4至R94号移位寄存器存储的差分相关值输入相关运算单元3(Correlator3)。Correlator0-Correlator3四个相关运算单元内预存相关运算所需91个已知码字。本发明应用示例例由于帧头数据采用pi/2-BPSK调制，故已知码字可以简化为±1和±i。对Correlator0输出的91个值，输出至加法器0(ADDER0)进行求和，得到该路IQ数据的相关值(相关运算结果)CorrDPDI0；对Correlator1，Correlator2和Correlator3的进行同样的处理，输出至ADDER1、ADDER2和ADDER3，得到并行4路数据的相关值分别为：CorrDPDI0、CorrDPDI1、CorrDPDI2和CorrDPDI3。

本应用示例第三模块可以包括以下选取单元和帧同步状态机；其中，选取单元用于，从每个周期相关运算获得的4个相关值CorrDPDI0、CorrDPDI1、CorrDPDI2和CorrDPDI3中确定最大的相关值CorrDPDI_Max，并通过2比特对最大的相关值进行位置使能Max_En[1:0]，其中，CorrDPDI_Max为CorrDPDI0、CorrDPDI1、CorrDPDI2和CorrDPDI3之中的最大值，Max_En[1:0]标记最大值出现的位置；假设CorrDPDI0为四个相关值中的最大值，将CorrDPDI0赋给CorrDPDI_Max，同时将位置使能Max_En[1:0]置为‘00’；当CorrDPDI1为四个相关值中的最大值，将CorrDPDI1赋给CorrDPDI_Max，同时将位置使能Max_En[1:0]置为‘01’；当CorrDPDI2为四个相关值中的最大值，将CorrDPDI2赋给CorrDPDI_Max，同时将位置使能Max_En[1:0]置为‘10’；当CorrDPDI3为四个相关值中的最大值，将CorrDPDI3赋给CorrDPDI_Max，同时将位置使能Max_En[1:0]置为‘11’。

将以上步骤得到的CorrDPDI_Max和Max_En[1:0]输入帧同步状态机；图6为本发明应用示例帧同步状态机的状态转移规则示意图，如图6所示，启动后帧同步状态机自初始态进入搜索态，第一计数器开始计数，每次获得CorrDPDI_Max时，第一计数器加4，循环累加，累加的最大值为14852。帧同步状态机内控制以下数据，一帧内最大值FirstMax和次大值SecondMax及最大值和次大值的符号点的位置，本发明应用示例定义为第一符号点位置FirstPeak和SecondPeak。

在每一个第一计数器的计数循环内，比较每次输入的CorrDPDI_Max和当前FirstMax、SecondMax大小，将最大值输入FirstMax，将次大值输入SecondMax，并将FirstMax和SecondMax发生变化时的第一计算器的取值作为位置最大值或次大值的位置分别输入FirstPeak和SecondPeak。每完成一个计数循环，保存当前循环的最大值FirstMax，次大值SecondMax和相应第一符号点位置FirstPeak和SecondPeak。同时保存前两个计数循环的最大值，次大值和相应第一符号点位置，本发明应用示例将这些数值分别记为FirstMax_delay1、SecondMax_delay1、FirstPeak_delay1,SecondPeak_delay1和FirstMax_delay2、SecondMax_delay2、FirstPeak_delay2,SecondPeak_delay2。

帧同步状态机处于搜索态时，当出现FirstPeak、SecondPeak、FirstPeak_delay1、SecondPeak_delay1、FirstPeak_delay2、SecondPeak_delay2六个第一符号点位置，且六个第一符号点位置中有两个数值相同时，即在连续的三帧IQ数据中出现了最大值相同的第一符号点位置，或最大值与次大值第一符号点位置相同的情况。帧同步状态机转入同步态，并将第一符号点位置相等的第一计数器的数值记为帧头起始位置。

帧同步状态机处于同步态时，输出帧头起始位置有效使能，并以帧头起始位置为每一帧数据的起点，输出帧头有效使能和数据有效使能等使能控制信号。本发明实施例可以根据设置使能计数器，自帧头有效使能出现的位置起从1开始循环计数，每次加4，循环周期为帧长14852。当使能计数器的数值小于23时，帧头有效使能置高，数据有效使能置低；当使能计数器的数值大于等于23时，帧头有效使能置低，数据有效使能置高。

确定帧头起始位置后，本发明实施例通过第二计数器记录最大值和次大值的符号点的位置，本发明应用示例定义为第二符号点位置(第一计数器和第二计数器可以是同一个计数器)FirstPeak，SecondPeak，FirstPeak_delay1，SecondPeak_delay1，FirstPeak_delay2，SecondPeak_delay2六个第二符号点位置值均与帧头起始位置不同时，即在连续的三帧IQ数据中出现了最大值和次大值位置异常。本发明应用示例通过设置第三计数器进行记录，或称为失步计数器，在连续的三帧IQ数据中出现了最大值和次大值位置异常时，第三计数器加1；在连续的三帧IQ数据中存在最大值或次大值与帧头起始位置相同时，第三计数器清零。若第三计数器连续加到3，即在连续的三帧IQ数据内均出现最大值次大值位置异常，帧同步状态机转入搜索态，相应的有效使能输出均设置为无效。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种帧同步方法，其特征在于，包括：

对于各周期内接收到的并行的同相正交IQ数据，分别进行如下处理：

对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；

对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

根据获得的两组或两组以上相关值，进行帧同步处理。

2.根据权利要求1所述的帧同步方法，其特征在于，所述进行并行的复乘运算处理包括：

根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

对接收到的各支路IQ数据根据预设策略进行排序；

对当前周期内接收到并行的各支路所述IQ数据，将每一个所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

3.根据权利要求2所述的帧同步方法，其特征在于，所述进行并行的相关运算之前，所述帧同步方法还包括：

根据复乘运算的并行支路数和帧头数据的长度确定预设的存储序列的长度；

将一组或一组以上的差分相关值，按照周期早晚顺序添加至所述存储序列中；

其中，添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

4.根据权利要求3所述的帧同步方法，其特征在于，所述对当前周期进行复乘运算获得的差分相关值进行并行的相关运算包括：

对当前支路的相关运算，确定当前支路的排序为选择起始序号；

确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；

按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；

将选择的所述差分相关值与所述帧头差分数据进行相关运算，获得所述相关值。

5.根据权利要求4所述的帧同步方法，其特征在于，所述进行帧同步处理包括：

对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置。

6.根据权利要求5所述的帧同步方法，其特征在于，所述进行帧同步处理还包括：

确定出帧头起始位置后，对在后接收到的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置清除。

7.根据权利要求5或6所述的帧同步方法，其特征在于，所述进行帧同步处理包括：基于帧同步状态机进行所述帧同步处理。

8.一种帧同步装置，其特征在于，包括：第一模块、第二模块和第三模块；其中，

第一模块包含两个或两个以上并行的复乘单元，用于：通过并行的复乘单元，对当前周期接收到的IQ数据进行并行的复乘运算，获得对应于当前周期的一组差分相关值；

第二模块包含两个或两个以上并行的相关运算单元，用于：通过并行的相关运算单元，对当前周期获得的差分相关值进行并行的相关运算，以获得对应于当前周期的一组相关值；

第三模块用于：根据获得的两组或两组以上相关值，进行帧同步处理。

9.根据权利要求8所述的帧同步装置，其特征在于，所述第一模块还包括计算单元、排序单元和延迟处理单元；其中，

所述计算单元用于：根据所述IQ数据的传输速率和并行处理速率，确定所述IQ数据的并行支路数；

所述排序单元用于：对接收到的各支路IQ数据根据预设策略进行排序；

所述延迟处理单元用于：对于当前周期内排序在首位的所述IQ数据，将在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后，获得排序在首位的所述IQ数据的前一位的所述IQ数据；

所述复乘单元具体用于：将当前支路的所述IQ数据，与排序在本IQ数据前一位的所述IQ数据进行复乘，获得一组差分相关值；

其中，所述复乘运算的并行支路数、所述相关运算的并行支路数与所述IQ数据的并行支路数相同；

各支路所述IQ数据、所述复乘运算和所述相关运算逻辑关联；

对于排序在首位的所述IQ数据，排序在该IQ数据前一位的所述IQ数据为：在前一个周期内接收的所述IQ数据中排序在末尾的IQ数据做延迟处理后获得的数据；

所述逻辑关联的所述复乘运算、相关运算与所述IQ数据的支路排序相同。

10.根据权利要求9所述的帧同步装置，其特征在于，所述帧同步装置第一模块还包括添加单元，用于：

将一组或一组以上的差分相关值，按照周期早晚顺序添加至预设的存储序列中；

其中，所述存储序列的长度根据复乘运算的并行支路数和帧头数据的长度确定；添加至所述存储序列的差分相关值的数量大于所述存储序列的长度时，删除最早添加至所述存储序列的差分相关值。

11.根据权利要求10所述的帧同步装置，其特征在于，所述第二模块还包括选择单元；

所述选择单元用于：对当前支路的相关运算，确定当前支路的排序为选择起始序号；确定所述存储序列中周期最早的一组差分相关值为起始差分相关值组，从所述起始差分相关值组选择排序为所述选择起始序号的差分相关值作为当前支路相关运算的首个差分相关值；按照周期从早到晚的顺序，从所述存储序列的所述首个差分相关值开始，根据预先存储的帧头差分数据的长度选择相应数量的所述差分相关值；

所述相关运算单元用于：将为当前支路选择的所述差分相关值与所述帧头差分数据进行并行的相关运算。

12.根据权利要求11所述的帧同步装置，其特征在于，所述第三模块基于帧同步状态机实现，具体用于：

帧同步状态机启动后，进入搜索态，对接收的第一预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并记录各相关值的最大值和次大值所对应的IQ数据的第一符号点位置；

确定的所述第一符号点位置存在相同时，将该相同的第一符号点位置确定为帧头起始位置，帧同步状态机由搜索态转入同步态；

帧同步状态机处于同步态后，对在后接收的第二预设数值帧的所述IQ数据：

分别确定各帧所述IQ数据的所述相关值的最大值和次大值，并确定各相关值的最大值和次大值所对应的IQ数据的第二符号点位置；

当确定的第二符号点位置与所述帧头起始位置均不同时，将确定的所述帧头起始位置，帧同步状态机转入搜索态，以重新确定所述帧头起始位置。