JP3169991B2 - タイミング回復方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はモデム受信機におけるタ
イミング回復に関する技術であって、更に詳細には、直
角振幅変調（ＱＡＭ）モデム（ＭＯＤＥＭ）受信機用の
微タイミング回復に関するものである。

【０００２】

【従来の技術】全ての通信システムの基本的な機能は、
情報発生源から宛先へ通信チャンネルを介して可及的に
高速で且つ正確に情報を送信することである。情報発生
源には二つの一般的なタイプのものがある。例えば電話
マイクロホンなどのようなアナログ発生源は連続的な信
号を発生する。一方、例えばデジタルデータ処理システ
ムなどのようなデジタル発生源は、一連のパルスからな
る信号を発生する。

【０００３】アナログ信号を送信するために設計された
通信チャンネル（例えば、電話回路網）は、それらがデ
ジタル信号を送信するのには困難であるような特性を有
している。アナログチャンネルを介してデジタルパルス
列を送信することを可能とするためには、アナログ送信
チャンネルと適合性のあるキャリア波形を変調するため
にデジタルデータパルスを使用することが必要である。
この必要とされる変調を行なう装置は、通常、「モデム
（ＭＯＤＥＭ）」と呼ばれる。尚、「ＭＯＤＥＭ」とい
う用語は、英語の「ＭＯｄｕｌａｔｏｒ−ＤＥＭｏｄｕ
ｌａｔｏｒ（変調器−復調器）」に対する短縮形であ
る。なぜならば、通常、ある一つの装置は、送信信号を
変調するばかりでなく、変調されているアナログキャリ
ア波形からデジタルデータを回復するために受信信号を
復調するための能力を有しているからである。

【０００４】通信チャンネルを介して通過している間
に、変調キャリア波形は、システム自身とノイズ汚染の
両方によって導入される歪によって影響される。従っ
て、モデムの復調用受信機機能のタスクのうちの一つ
は、信号対ノイズ比を改善するために、通信チャンネル
から受信した信号をフィルタすることである。モデム受
信機は、又、受信信号からタイミング情報を回復して、
デジタルデータを回復するためのサンプリング点を与え
る。モデム受信機は、更に、付加的な処理に対してそれ
を適切なものとさせるためにその他の態様でデータに条
件付けすることが可能である。

【０００５】従来のモデムにおいては、信号フィルタ処
理、タイミング回復、条件付けなどのタスクは、三つの
機能ユニット、即ち受信した変調キャリア波形をそれに
対応するデジタル情報へ変換するアナログ・デジタル変
換回路（即ち、アナログフロントエンド）、回復したタ
イミング信号を使用して前記デジタル情報からデジタル
データを検索するデジタル信号プロセサ（ＤＳＰ）、及
びアナログフロントエンドとＤＳＰの両方を制御する制
御機能、によって実施される。ＤＳＰは、信号条件付け
及び受信されたデータのタイプに特定的なデータ回復ア
ルゴリズムを実行することによってデータを回復する。

【０００６】例えば、ファクシミリ（ｆａｘ）装置モデ
ムにおけるＤＳＰ機能は、デジタルファックスデータを
回復するためにのみ使用することが可能な特別目的アル
ゴリズムを実行する。ファックスシステムの場合におい
ては、回復されるべきデータはデジタルビットマップで
あり、それは送信されたハードコピー画像に対応し且つ
効率的な送信を容易とするために圧縮されている。受信
側のファックス装置のモデムのデジタル信号プロセサ機
能によって実行されるアルゴリズムは、専用の「ｆａ
ｘ」アルゴリズムであり、それは、圧縮されたビットマ
ップを正確に回復するために特定的に設計されている。
それは、例えばボイスメイルデータ又はデータモデム適
用などのような、圧縮されたビットマップ以外のその他
のフォーマットにおけるデジタルデータを回復すること
は不可能である。これらのその他の適用の各々に対し
て、異なった専用の「ボイスメール」又は「データモデ
ム」アルゴリズムを実行する異なったデジタル信号プロ
セサが必要とされる。

【０００７】図１に示した如く、従来のファックス装置
アーキテクチャは、二つの主要な機能的ブロックに分割
することが可能である。即ち、それらの二つのブロック
とは、変調されたキャリア波形から圧縮されたビットマ
ップを回復するために上述したタイプの特別目的ファッ
クスモデムブロック１と、圧縮されたビットマップを対
応するハードコピー画像へ変換するために必要とされる
タスクを実行するための汎用プロセサブロック２であ
る。直角振幅変調（即ち、ＱＡＭ）は、同一のキャリア
周波数を使用して二つの直交するチャンネルの独立的な
振幅変調を行なうものである。微タイミング回復（ｆｉ
ｎｅ−ｔｉｍｉｎｇ ｒｅｃｏｖｅｒｙ）は、ＱＡＭモ
デムにおいて重要な動作である。従来のＱＡＭタイミン
グ回復方法では、ソフトウエアモデムにおいて実行する
ために著しいＣＰＵパワーを必要としている。更に、従
来のＱＡＭモデムにおいて内在する長いフィードバック
遅延は、同調することが困難であり且つ不安定な動作と
なる場合がある。

【０００８】

【発明が解決しようとする課題】本発明は、最小のＣＰ
Ｕパワー及び短いフィードバック遅延を使用して、ＱＡ
Ｍモデム受信機において微タイミング回復を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】本発明によれば、シンボ
ル（ｓｙｍｂｏｌ）即ち記号毎に二つの複素点において
サンプルしたベースバンド信号に基づいて微タイミング
が行なわれる。この情報に基づいて、ベースバンド信号
の第二導関数の代数符号が推定される。実数軸及び虚数
軸に対して別々に計算されるこれらの符号を使用して、
ベースバンド信号の凹凸状態に関する局所的決定が行な
われる。適宜の時間間隔に亘ってこれらの局所的決定を
蓄積することにより、ベースバンド信号の最大／最小と
相対的なサンプリング点位置に関するグローバル決定が
行なわれる。このグローバル決定に基づいて、モデムの
アナログフロントエンドへ補正コマンドが供給され、サ
ンプリングのタイミングを前進させるか又は遅延させ
る。

【００１０】

【実施例】図２は、二つの主要な機能的要素、即ちアナ
ログフロントエンド１２と、集積処理プラットホーム１
４を有するデータ処理システム１０を示している。集積
処理プラットホーム１４は、デジタル信号プロセサ（Ｄ
ＳＰ）モジュール１６と、汎用プロセサ（ＧＰＰ）１８
との両方を有している。アナログフロントエンド１２
は、例えば電話線などのようなアナログ伝送チャンネル
から受取った変調入力信号を、その変調入力信号のデジ
タル化したレプリカへ変換させる。このアナログフロン
トエンド１２は、この目的のために入手可能な従来の通
常の集積回路装置を使用して実現することが可能であ
る。

【００１１】上述した如く、集積処理プラットホーム１
４は、ＤＳＰモジュール１６を有しており、該モジュー
ルは、アナログフロントエンド１２によって発生された
デジタル信号からデジタルデータを回復する。ＤＳＰモ
ジュール１６は、以下に更に詳細に説明する処理メカニ
ズムを有しており、該メカニズムは、選択したシーケン
スのＤＳＰ操作からなるアルゴリズムを使用してデジタ
ル信号の条件付けを行なう。汎用プロセサ１８は、ＤＳ
Ｐモジュール１６を制御し、且つＤＳＰモジュール１６
によって発生されたデジタルデータを処理して所望の最
終結果とさせる。汎用プロセサ１８は、任意の従来のマ
イクロプロセサとすることが可能である。

【００１２】図２に更に示される如く、多くの適用場面
においては、アナログフロントエンド１２は、アナログ
チャンネル上で受取られた変調入力信号を対応するデジ
タル信号へ変換するために使用されるが、デジタル入力
信号が集積プロセサプラットホーム１４によって直接的
にデジタル供給源から受取られる場合の適用場面（例え
ば、ＩＳＤＮ及びＴ１）が次第に増加している。

【００１３】図３を参照すると、ＤＳＰモジュール１６
と汎用プロセサ１８の両方が内部バス２０へ接続されて
おり、ＤＳＰモジュール１６と汎用プロセサ１８の両方
が、コントロール／ステータス情報及びアドレス／デー
タをそれらの間で転送するために従来のバスインターフ
ェースユニット２４を介してシステムメモリ（不図示）
と通信することを可能としている。当業者によって理解
される如く、内部バス２０は、ＤＳＰモジュール１６と
汎用プロセサ１８の両方によるアドレス参照を取扱うた
めの内部アドレスバスと、命令及びデータ転送を取扱う
ための内部データバスの両方を有している。

【００１４】バス帯域幅を節約するために、ＤＳＰモジ
ュール１６は、ＤＳＰアルゴリズムを実行する場合に使
用されるオペランドを内部ＲＡＭメモリアレイ２２内に
格納し、該アレイは、後により詳細に説明する如く、更
に、汎用プロセサ１８へアクセスすることが可能であ
る。即ち、内部メモリアレイ２２は、ＤＳＰモジュール
１６と汎用プロセサ１８の両方に対しての共用資源とし
て機能する。図示例においては、この内部メモリは、内
部バス２０を介して、ＤＳＰモジュール１６及び汎用プ
ロセサ１８によってアクセス可能であるように示されて
いる。当業者によって理解される如く、その他のバス構
成も内部メモリアレイ２２に対する所望の共用型アクセ
ス可能性を与えることが可能であり、例えば、内部メモ
リアレイ２２は二重ポートメモリとして実現することが
可能である。

【００１５】後により詳細に説明する如く、ＤＳＰモジ
ュール１６は、内部メモリアレイ２２とシステムメモリ
から並列的にオペランドをフェッチすることが可能であ
る。ＤＳＰモジュール１６は、ＤＳＰ適用のために最適
化された複素変数に関しベクトル操作を実行する。汎用
プロセサ１８は、ＤＳＰモジュール１６をメモリマップ
型Ｉ／Ｏ装置として取扱い、該装置は、リザーブしたメ
モリ空間を占有し、一組のメモリマップ型レジスタを介
してＤＳＰモジュール１６とインターフェースする。

【００１６】図４に示した如く、ＤＳＰモジュール１６
は、内部共用型メモリアレイ２２及び乗算器／アキュム
レータ２６を使用する。ＤＳＰモジュール１６は、更
に、システムメモリ及び内部オペランドアクセスのため
にそれ自身の内部アドレス発生器２８を有しており、従
って汎用プロセサ１８のロードを減少させている。乗算
器／アキュムレータ２６及びアドレス発生器２８の両方
とも従来の構成とすることが可能である。

【００１７】データ処理システム１０の動作について説
明すると、汎用プロセサ１８が、基本的な一組のＤＳＰ
動作から選択を行なって、入力するデジタル信号からデ
ータを回復するためにＤＳＰモジュール１６によって実
行されるべきＤＳＰアルゴリズムとして特定のシーケン
スの動作を画定する。次いで、この汎用プロセサは、そ
の選択されたＤＳＰアルゴリズムの実行のために必要な
オペランド、及び／又はＤＳＰモジュール１６を制御す
るため又は汎用タスクを実施するために該汎用プロセサ
にとって重要な命令及びデータを検索し、且つそれらを
内部ＲＡＭアレイ２２内にロードする。次いで、該汎用
プロセサは、ＤＳＰモジュール１６の制御レジスタへ対
応するコマンドを供給することにより、該選択されたシ
ーケンスにおける最初のＤＳＰ動作を喚起させる。

【００１８】次いで、ＤＳＰモジュールは、該汎用プロ
セサ１８を連続的な待機状態とさせ、その間に、ＲＡＭ
アレイ２２及びシステムメモリからアドレス発生器２８
によって検索されたオペランドを使用して第一のＤＳＰ
動作を実行する。そのＤＳＰ動作が完了すると、ＤＳＰ
モジュールは連続的待機状態をキャンセルし、且つ汎用
プロセサ１８は、ＤＳＰモジュール１６のステータス又
はそのＤＳＰ動作の結果を読取るか又はその通常のプロ
グラムの流れの実行を継続して行なう。尚、その通常の
プログラムの流れとは、ＤＳＰモジュール制御レジスタ
へ適宜のコマンドを供給することにより該選択したシー
ケンスにおける次のＤＳＰ動作を喚起するか、又は汎用
タスクの実行の何れかとすることが可能である。このプ
ロセスは、選択したシーケンスのＤＳＰ動作が完了する
まで継続して行なわれる。次いで、該汎用プロセサは、
共用型内部ＲＡＭアレイ２２の内容をダウンロードし、
且つさらなるＤＳＰ動作又は汎用処理タスクのための新
たな組のオペランド、命令、及びデータを検索すること
が可能である。

【００１９】図４に示した如く、ＤＳＰモジュール１６
は、ポートＹ及びポートＤにおける乗算器／アキュムレ
ータ２６へ供給される二つのベクトルオペランドに関し
複素演算計算を実施する。一方のベクトルは内部メモリ
アレイ２２から検索される。他方のベクトルは、システ
ムメモリ（後に詳細に説明する）における循環バッファ
として組織化されるか、又は内部メモリアレイ２２から
検索される。ＤＳＰモジュール１６は、二段パイプライ
ンにおいてベクトル演算を実行する。このことは、相継
ぐベクトル要素に対するオペランドのフェッチ及び実行
が、厳格にシーケンシャルな態様ではなく、同時的に行
なわれるので、著しい性能の向上を得ることを可能とす
る。ＤＳＰモジュール１６は、そのアドレス発生器２８
をシステムメモリアクセスのために且つ内部アレイ２２
を第二オペランドのために使用して、一度に最大で二つ
のデータ要素をフェッチすることが可能である。一方の
ベクトル要素に対してオペランドをフェッチしている間
に、ＤＳＰモジュール１６は、前のベクトル要素に関し
乗算及び加算演算を実施する。

【００２０】ＤＳＰモジュール１６は、ＲＡＭアレイ２
２に加えて、７個のレジスタを有している。これらのレ
ジスタは、内部メモリアレイ２２と共に、メモリマップ
型Ｉ／Ｏ装置として、汎用プロセサ１８によってアクセ
スされる。内部メモリアレイ２２内の各格納位置は３２
ビット幅であり、且つ１個の複素数を保持する。上述し
た如く、内部メモリアレイ２２は、特定のＤＳＰアルゴ
リズムに対するフィルタ用係数の格納に制限されている
わけではない。それは、汎用プロセサ１８によって使用
される命令及びデータを格納するため、且つ多様なデー
タ信号フォーマットを処理するためにＤＳＰモジュール
１６による使用のための選択したオペランドを格納する
ための高速で待ち時間がゼロである集積化メモリとして
使用することも可能である。

【００２１】メモリアレイ２２は命令フェッチのために
使用することが可能であり、単に一つの制限を有するに
過ぎない。即ち、命令は、ワード整合型アクセスを使用
してアレイ２２内にロードされねばならない。このこと
は、整合型二重ワードをシステムメモリからメモリアレ
イ２２へ移動させることによって達成することが可能で
ある。データもメモリアレイ２２内に格納することが可
能であり、その場合に一つの制限が存在する。即ち、ア
レイ２２内にデータを格納することは、整合型ワード又
は二重ワードアクセスを使用して全てのデータが書込ま
れる場合にのみ実施することが可能である。マルチプラ
イヤ（乗算器）入力レジスタＹは３２ビットレジスタで
あり、それは１個の複素オペランドを保持する。このマ
ルチプライヤ入力レジスタＹは、Ｙ０及びＹ１として呼
ばれる２個の連続するワードとしてマップされる。アキ
ュムレータレジスタＡは３２ビットレジスタであり、そ
れは１個の複素結果を保持する。Ａレジスタは、Ａ０及
びＡ１として呼ばれる連続するワードへマップされる。
内部的には、Ａ０及びＡ１は３２ビットレジスタであ
る。しかしながら、ビット１５−３０（即ち、１６ビッ
ト）のみが見ることが可能であるに過ぎない。その他の
ビットは、より高いダイナミックレンジ及び中間計算の
ために使用される。

【００２２】ＤＳＰモジュール１６の動作についてより
詳細に説明する。以下の動作説明においては、次の各記
号及び用語が使用される。 Ｃ［ｉ］ 内部メモリアレイ２２内の複素エントリで
あり、エントリ［ｉ］はアドレス発生器２８によって選
択されるか又は直接的にＣＰＵ１８によってアクセスす
ることが可能である。 Ｄ［ｉ］ アドレス発生器２８を使用してフェッチさ
れたシステムメモリからの複素データ。 Ｙ 図４における複素乗算器入力レジスタ３
０。 Ｄ［ｉ］＊ Ｄ［ｉ］の共役複素数。 Ａ 複素アキュムレータレジスタ。

【００２３】ＤＳＰモジュール１６は次の６個の基本的
なコマンドを実行する。 ＶＣＭＡＣ ベクトル複素乗算蓄積 ＶＣＭＡＧ ベクトル複素大きさ ＶＣＭＡＤ ベクトル複素乗算加算 ＶＣＭＵＬ ベクトル複素乗算 ＬＯＡＤ Ｃ，Ｙ，Ａ又はＣＴＬへの書込み ＳＴＯＲＥ Ｃ，Ｙ，Ａ，ＳＴ又はＣＴＬからの読取り ＶＣＭＡＣ，ＶＣＭＡＤ及びＶＣＭＵＬの各コマンドは
次のパラメータを使用する。 Ｄ システムメモリ内のベクトル開始アドレス Ｃ 内部ＲＡＭ内のベクトル開始アドレス ベクトル長 制御ビット ＶＣＭＡＧコマンドは最後の三つのオペランドを使用す
るに過ぎない。複素数は二重ワードとして内部メモリア
レイ２２において組織化される。各二重ワードは２個の
１６ビットの２の補数固定点部分的整数を有している。
桁下のワードは複素数の実数部分を有している。桁上ワ
ードはその複素数の虚数部分を有している。

【００２４】ＤＳＰモジュール１６によって使用される
複素ベクトルは、連続するアドレス内に格納される複素
数のアレイから構成されている。複素ベクトルは二重ワ
ード境界と整合されねばならない。図５はベクトルＤの
メモリ組織乃至は構成を示している。

【００２５】再度図４を参照すると、ＤＳＰモジュール
１６の演算論理ユニット２６は、１６×１６マルチプラ
イヤ（乗算器）２６ａ及び３２ビット加算器／アキュム
レータ２６ｂを有している。結果のうちのビット１５−
３０（１６ビット）は丸められ、且つＡレジスタをアク
セスすることによって読取ることが可能である。動作中
にオーバーフローが検知されると、スターテスレジスタ
（ＳＴ）がビットをオーバーフローし、且つＯＰ０ビッ
ト又はＯＰ１ビットの何れかが「１」にセットされる。
加算器／アキュムレータ２６ｂ内にデータがロードされ
ると、１６ビットのデータがビット１５−３０内にロー
ドされ、より低いビットは「０」にセットされ、一方ビ
ット３１はビット３０と同一の値を得る（符号拡張）。
ビット３０の値がビット３１の値と異なる場合にはオー
バーフローが検知される。

【００２６】各基本的なＤＳＰ動作又はＤＳＰモジュー
ル１６によって実行されるべき命令は、２個のＯＰ−ｃ
ｏｄｅビット（ＯＰＣ０及びＯＰＣ１）及び２個の特定
子（ＣＯＪ及びＣＬＲ）によって制御される。ＣＯＪ
は、乗算器２６ａのポートＤ上のオペランドが、乗算の
前に共役化されねばならないか否かを特定する。ＣＬＲ
ビットは、命令セットを拡張するために使用される。Ｖ
ＣＭＡＣ及びＶＣＭＡＧで、ＣＬＲは、アキュムレータ
２６ｂがベクトル動作の開始時においてクリアされねば
ならないか否かを特定する。ＶＣＭＡＤで、ＣＬＲは、
その動作がＣ［ｉ］の値を無視することを特定する。Ｖ
ＣＭＵＬにおいて、ＣＬＲは、Ｄ［ｉ］の値が、１＋Ｄ
［ｉ］の代わりに取られるべきであることを表わす。

【００２７】図６はＣＴＬレジスタ内のＯＰＣ１，ＯＰ
Ｃ０，ＣＯＪ及びＣＬＲビットの関数として、ＤＳＰモ
ジュール１６によって実行される一組の基本的なＤＳＰ
動作の要約を与えている。図６において、「ＳＩＧＭ
Ａ」は以下の加算記号を表わしている。

【００２８】

【数１】

【００２９】全てのオペランドは複素数である。従っ
て、Ａ＝ＳＩＧＭＡ（Ｃ［ｉ］×Ｄ［ｉ］）は以下の如
くに分解することが可能である。 Ｒｅ（Ａ） ＝ ＳＩＧＭＡ｛Ｒｅ（Ｃ［ｉ］×Ｒｅ（Ｄ［ｉ］）−Ｉｍ （Ｃ［ｉ］×Ｉｍ（Ｄ［ｉ］）｝ Ｉｍ（Ａ） ＝ ＳＩＧＭＡ｛Ｒｅ（Ｃ［ｉ］×Ｉｍ（Ｄ［ｉ］）＋Ｉｍ （Ｃ［ｉ］）×Ｒｅ（Ｄ［ｉ］）｝ アキュムレータ２６ｂ、乗算器入力レジスタＹ、外部
データポインタＤＰＴＲ及び係数ポインタＣＰＴＲレジ
スタは、ベクトル演算期間中に、一時的レジスタとして
使用される。ＤＳＰモジュール１６の活性化の前にこれ
らのレジスタ内に格納されている値は破壊される。ＤＳ
Ｐモジュール１６の演算動作の後にアキュムレータレジ
スタＡの内容が次の動作の初期値として使用される場合
には、最小桁ビットが０以外の値を有している場合があ
るということを記憶しておかねばならない。

【００３０】上述した如く、ＤＳＰモジュール１６は、
アドレスとしてＤＰＴＲポインタを使用して外部メモリ
内のデータのアレイにアクセスする。ＣＴＬレジスタの
ＤＳ０及びＤＳ１ビットは、該アレイの寸法を制御す
る。ＤＳＰモジュール１６は、ＦＩＦＯとしてデータア
レイを取扱う便利な態様を可能としている。ＤＰＴＲの
最小桁ビットの適宜の数のみが、各アクセスでインクリ
メントされる。上の桁位置のビットは一定の状態を維持
する。図７は、どのビットがインクリメントされるかを
示している。その他は一定状態を維持する。

【００３１】データ処理システム１０に関する付加的な
情報は、発明者Ａｍｏｓ Ｉｎｔｒａｔｅｒ ｅｔ ａ
ｌ．であり１９９０年１月１８日付で出願され本願出願
人に譲渡されている「共用型内部メモリを有する集積デ
ジタル信号プロセサ／汎用ＣＰＵ（ＩＮＴＥＧＲＡＴＥ
Ｄ ＤＩＧＩＴＡＬ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＯ
Ｒ／ＧＥＮＥＲＡＬ ＰＵＲＰＯＳＥ ＣＰＵ ＷＩＴ
Ｈ ＳＨＡＲＥＤＩＮＴＥＲＮＡＬ ＭＥＭＯＲＹ）」
という名称の米国特許出願第４６７，１４８号を参照す
ることによって得ることが可能である。

【００３２】ある適用場面においては、データ処理シス
テム１０によって受取られる信号が直角振幅変調型（Ｑ
ＡＭ）信号である場合がある。本発明は、システム１０
を直交振幅変調（ＱＡＭ）モデム受信機として使用する
ための微タイミング回復手順を与えている。本発明の微
タイミングアルゴリズムは、上述したシステム１０を完
全にソフトウエアでＱＡＭモデム受信機を実現させる別
のアルゴリズム内の一つのステップである。該モデムア
ルゴリズムは、以下に説明する如く、それに対する入力
を準備し且つその出力を使用する微タイミングステップ
の前及び後の幾つかのその他のステップを有している。

【００３３】微タイミングアルゴリズムが一部をなすモ
デムアルゴリズムは、適宜のボーレートで周期的に呼び
出されるサブルーチンとして実現される。この様に、モ
デムルーチンの各活性化は、単一のデータ記号に対応し
ている。各活性化で、モデムルーチンは電話線によって
担持されているアナログ信号の幾つかのデジタル化され
たサンプルを得、且つ対応する送信データビットを抽出
するために、関連するプロトコルに従ってフィルタ処
理、復調及びデコード動作を実行する。

【００３４】微タイミングアルゴリズムの目的は、送信
機モデムとモデム受信機のサンプリングクロックの間の
同期における何らかのドリフトを追従し且つ補正するこ
とである。予備的な粗タイミングステップは、トレーニ
ング期間中にモデムのスタートアップ時において一度行
なわれる。微タイミングアルゴリズムのタスクは、この
粗タイミング同期を改善し、次いでそれを継続的にモニ
タし且つデータが転送されている限り、同期からの何ら
かのそれを補正することである。この微タイミングアル
ゴリズムは、ベースバンドで、即ち復調されローパスフ
ィルタ処理されたサンプルに関して実行される。シンボ
ル即ち記号当り二つの複素点が使用される。各記号の第
一の点は現在の記号の中心近くに存在するものと仮定さ
れ、第二点は隣接する記号の間の遷移近くに存在するも
のと仮定される。

【００３５】上述した如く、予備的な粗タイミングステ
ップが、可及的に上述した仮定に適合すべく、複素復調
点のストリームに関しモデムルーチン活性化を同期させ
る。微タイミングアルゴリズムの継続的な動作が、これ
らの仮定がデータ受信期間を介して成立することを確保
する。該アルゴリズムの出力は２種類の動作から構成さ
れており、即ち、システム１０の内部スコアアキュムレ
ータのアップデート動作と、アナログフロントエンド１
２に対するタイミングコマンドの供給動作である。この
場合における内部スコアアキュムレータの目的及びそれ
をアップデートする方法については以下に詳細に説明す
る。

【００３６】上述した如く、アナログフロントエンド１
２は、電話線をサンプリングし、従ってモデムルーチン
に対し対応するデジタル化したサンプルを供給するため
に使用される。それは、更に、タイミングコマンドを受
付けることが可能であり、ある固定した量だけ次のサン
プリング時間を遅延させるか又は前進させる。この様
に、サンプリング時刻は、ドリフトが検知された場合に
実際のアナログ信号タイミングと再同期させることが可
能であり、従ってこれらのドリフトは、モデムアルゴリ
ズムの爾後のステップにおける正しい動作のために必要
とされる臨界的レベル以下に維持される。

【００３７】例えばＤＳＰフィルタ処理方法により、Ａ
ＦＥに対してタイミングコマンドを供給することによる
以外の異なった方法によってタイミング再同期を行なう
ことが可能である。ここに記載する微タイミングアルゴ
リズムは、どの様にして実際のタイミングが実現される
かということに関連するものではなく、むしろ、どの様
にしてドリフトが検知され、何時この様なコマンドが供
給され、且つどの様な方向（即ち、前進か又は遅延）で
あるかということに関係する。従って、該アルゴリズム
は、その他の手段によってタイミングが達成される場合
においても、そのままで使用することが可能である。
尚、ＡＦＥについての言及は具体的な例としての意味を
有するに過ぎず、アルゴリズム自身の必須の部分として
考えるべきものではない。

【００３８】微タイミングアルゴリズムは二段階で動作
する。最初に、複素面内のベースバンド信号軌跡内のピ
ーク位置に関する局所的な決定が、該アルゴリズムへの
入力として使用されるこの軌跡上のサンプル点と相対的
になされる。この局所的決定は、内部スコアアキュムレ
ータをアップデートするために使用される。次いで、こ
のスコアアキュムレータの値に基づいて、タイミングコ
マンドを供給すべきか否か且つ供給すべき場合にはどの
方向（前進か又は遅延）に供給すべきかに関するグロー
バル決定が行なわれる。

【００３９】ベースバンド信号軌跡におけるピーク点
は、平均的には、複素面内の実際のコンステレーション
点近くに当るものと仮定される。この軌跡が実数軸及び
虚数軸上に投影されると、該ピーク点は、実数又は虚数
投影の何れか又は両方における最大値又は最小値に対応
する。コンステレーション点近くを通過するものの全て
がこの様な最大値又は最小値を与えるものではないが、
その様に最大値又は最小値を与えるものは十分な数存在
する。なぜならば、ベースバンド信号軌跡は複素面内の
境界付けられた領域に制限されており、従って常に、こ
の領域内に戻るべく折曲せねばならないからである。こ
れらの折曲は、ベースバンド信号が方向を変化するコン
ステレーション点近くで発生し、且つ実数部分及び虚数
部分上への投影における最大値又は最小値として特性付
けられる。

【００４０】この様に、ピーク点の相対的位置の推定
は、実数部分及び虚数部分の最大及び最小の相対的位置
の別々の推定へ帰着される。このことは、入力サンプル
点において評価されたこれらの信号の第二導関数の符号
を推定することによって行なうことが可能である。正の
符号は局所的最小値近くの場所に対応しており、負の符
号は局所的最大値近くの場所に対応している。入力サン
プル点におけるこれらの符号を注意深く検討することに
より、これらの点と相対的な実際の最小及び最大の位置
に関する局所的決定を行なうことが可能である。

【００４１】図８は、実数軸又は虚数軸上のベースバン
ド信号の単一の投影に対する状態を示している。サンプ
ル点ｐ₀ ，ｐ₁ は、現在の記号に対応しており、且つ点
ｐ₂，ｐ₃ は前の記号に対応している。奇数の点ｐ₁ ，
ｐ₃ は局所的最大又は最小近くに存在するものと仮定さ
れ、且つ偶数点ｐ₀ ，ｐ₂ は遷移部分近くに存在するも
のと仮定する。図８（ａ）はタイミングが完全に同期さ
れている状態を示している。図８（ｂ）は遅延コマンド
が与えられるべき場合を示しており、且つ図８（ｃ）は
同期を回復させるために前進コマンドが与えられるべき
場合を示している。

【００４２】点ｐ₀ ，ｐ₁ ，ｐ₂ ，ｐ₃ における第二導
関数の符号はそれぞれｓ₀ ，ｓ₁ ，ｓ₂ ，ｓ₃ で与えら
れる。図８から理解される如く、これらの二つの場合は
以下の条件によって区別することが可能である。 ｓ₃ ≠ｓ₂ ＝ｓ₁ → 遅延必要 （１） ｓ₃ ＝ｓ₂ ≠ｓ₁ → 前進必要 これらの両方の条件は次式によって特性付けられる。 ｓ₃ ≠ｓ₁ （２） ｓ₃ ＝ｓ₁ の場合には、本アルゴリズムは、サンプル
点と相対的な最大又は最小の位置に関する何らの局所的
決定を行なうことはできない。

【００４３】局所的推定段階によって得られた情報は、
内部スコアアキュムレータをアップデートするために使
用される。局所的「遅延必要」決定は、−１のスコアを
受取る。局所的「前進必要」決定は＋１のスコアを受取
る。「決定なし」は０のスコアを受取る。実数信号及び
虚数信号の両方からの局所的決定のスコアは加算され且
つスコアアキュムレータへ加えられる。

【００４４】スコアアキュムレータに対する単一の部分
（実数又は虚数）の貢献を考慮すると、ｐ₁ ，ｐ₂ ，ｐ
₃ における第二導関数の符号に対する八つの可能性を以
下の表１に示した如くに配列させることが可能である。

【００４５】

【表１】

【００４６】ｓ₁ ，ｓ₂ として示した二つのコラムは、
それぞれ、式（２）及び（１）に与えた条件に対応して
いる。ビット毎のＸＯＲ演算（ＢＸＯＲとして示す）を
使用して、これらの条件を以下の如くに書くことが可能
である。 ｃ₁ ＝ ｓ₁ ＢＸＯＲ ｓ₃ （３） ｃ₂ ＝ ｓ₁ ＢＸＯＲ ｓ₂ 実数部分及び虚数部分の両方のスコアに対する貢献を以
下の表２に示してある。

【００４７】

【表２】

【００４８】スコアアキュムレータの絶対値があるスレ
ッシュホールドに到達すると、そのことは、ベースバン
ド信号タイミングがタイミングコマンドによって補正さ
れるべきであることを表示するものとして取られる。こ
の場合に、負のスコア値は遅延コマンドを必要とし、且
つ正のスコア値は前進コマンドを必要とする。何れかの
方向においてタイミングコマンドが与えられると、スコ
アアキュムレータは０にリセットされる。

【００４９】適宜のスレッシュホールド値は、送信機及
び受信機サンプリングクロック間の許容可能なスキュ
ー、受信信号特性、及びモデムルーチンの爾後のステッ
プによって認容することの可能な許容可能なノイズレベ
ルなどの関数である。タイミングコマンドのレートが余
り高くなり過ぎないことを確保するために、最後のタイ
ミングコマンドからある時間間隔が経過した場合にのみ
タイミングコマンドを許容するためにカウンタが使用さ
れる。スコアスレッシュホールド及び制限用の時間間隔
の両方に対する適宜の値は経験的に決定される。

【００５０】上述した微タイミングアルゴリズムは、デ
ータ処理システム１０、即ちＤＳＰ動作用のハードウエ
ア加速器を包含する３２ビット汎用ＣＰＵを有するシス
テムと共に使用すべく構成されている。汎用マシン命令
（移動、比較、加算など）とは別に、ビット毎の演算
（ＡＮＤ、ＯＲ、ＸＯＲなど）のための命令が存在し、
且つ有限期間インパルス応答（ＦＩＲ）フィルタ処理な
どのようなＤＳＰ動作が基礎となる命令セットの一部で
あることが仮定される。

【００５１】複素数は以下の如くに３２ビットワードで
表現される。

【００５２】

【数２】

【００５３】桁位置の高い１６ビットの半分は虚数部分
を表わしており、且つ桁位置の低い１６ビット部分は実
数部分を表わしている。これらの部分の各々は２の補数
固定点表示で与えられている。従って、実数部分及び虚
数部分に対する許容される範囲は−１から１−２^-15 の
間である。１６ビット整数の３２ビット対（ｙ・ｘ）
は、複素数２^-15 ｘ＋ｉ２^-15 ｙを表わしており、尚ｉ
は虚数単位である。

【００５４】第二導関数符号の評価はＦＩＲフィルタ動
作によって行なわれる。サンプルベースバンド点が時間
軸に沿って等間隔で離隔されているのでこのことが可能
である。ｎ＝１，２に対し、サンプル点ｐ_n における第
二導関数は、次式の如き差分割算表示によって推定する
ことが可能である。

【００５５】

【数３】

【００５６】符号のみが必要であり且つΔＴ＞０である
から、次式の符号ビットをとることで十分である。

【００５７】 Ｐ_n-1 −２Ｐ_n ＋Ｐ_n+1 （６） この演算（動作）は、３個のベースバンド点Ｐ_n-1 ，
Ｐ_n ，Ｐ_n+1 の複素表示をとり且つ次式の実数係数を３
タップＦＩＲフィルタに適用することにより、実数部分
及び虚数部分の両方に関し同時的に行なうことが可能で
ある。

【００５８】 （１，−２，１） （７） このフィルタからの複素出力は、複素表示の実数部分
及び虚数部分の両方に対し式（６）における表現を表わ
している。

【００５９】各モデム活性化において、上述した手順
は、実数符号及び虚数符号が、それぞれ、実数信号及び
虚数信号の第二導関数の符号とマッチする複素数を与え
る。実数及び虚数の符号ビットを除いて全てのビットを
マスクすることにより、３２ビットのデータオブジェク
トが得られ、それは実数部分及び虚数部分の両方に対す
る第二導関数符号推定の結果を表わしている。

【００６０】０（最小桁ビット）から３１（最大桁ビッ
ト）を介して式（４）における如くビット位置をカウン
トすることにより、このデータオブジェクトにおけるビ
ット位置１５及び３１のみがゼロでない場合があること
を理解することが可能である。ビット位置１５は実数部
分に対応しており、ビット位置３１は虚数部分に対応し
ている。これらのビット位置における「０」は正の符号
を表わしており、一方「１」は負の符号を表わしてい
る。このデータオブジェクトは、複素符号オブジェクト
として言及される。

【００６１】ビット毎のＡＮＤ演算（ＢＡＮＤとして表
わす）を使用し且つ以下の３２ビットマスクを使用し
て、 ｍａｓｋ＝10000000000000001000000000000000 （８） ｐ₁ ，ｐ₂ ，ｐ₃ における複素符号は次式によって与え
られる。 ｓ₁ ＝（ｐ₀ −２ｐ₁ ＋ｐ₂ ） ＢＡＮＤ ｍａｓｋ （９） ｓ₂ ＝（ｐ₁ −２ｐ₂ ＋ｐ₃ ） ＢＡＮＤ ｍａｓ
ｋｓ₃ ＝ｓ₁ 以前のモデム活性化から対応する複素条件
−ｃ₁ ，ｃ₂は、次式によって複素符号から計算するこ
とが可能である。

【００６２】 ｃ₁ ＝ｓ₁ ＢＸＯＲ ｓ₃ （１０） ｃ₂ ＝ｓ₂ ＢＸＯＲ ｓ₂ これらの条件の各々は複素符号オブジェクトと同一のフ
ォーマットを有している。ビット位置１５は実数部分に
対応しており、ビット位置３１は虚数部分に対応してい
る。

【００６３】

【表３】

【００６４】表３は２×２マトリクス表示を使用した可
能なスコア貢献を示している。この表示において、一番
上の行は複素ｃ₁ 条件に対応し、一番下の行は複素ｃ₂
条件に対応している。左側のコラム（列）は虚数部分に
対応しており、右側のコラム（列）は実数部分に対応し
ている。尚、アステリスク（＊）は「ｄｏｎ’ｔ ｃａ
ｒｅ」値を表わしている。

【００６５】表３から理解される如く、スコアアキュム
レータをインクリメントすることに関する局所的決定に
対して必要な全ての情報はこのマトリクス表示内に含ま
れている。この表示を使用することの利点は、マトリク
スの行を、式（８）及び（１０）において示した如く、
ビット毎のＡＮＤ及びＸＯＲ演算を使用して効率的に計
算することが可能であるということである。

【００６６】微タイミングアルゴリズムのフローチャー
トを図９に示してある。このフローチャートは、各モデ
ム活性化において行なわれる演算動作を示している。こ
のアルゴリズムへの入力は新たな複素点であり、即ち上
述した如く、その記号の中心近くのｐ₁ 及びその遷移近
くのｐ₀ である。入力として必要な付加的な複素点ｐ₃
は、実際には、前のモデム活性化からのｐ₁ 点である。
その複素符号ｓ₃ が必要とされるに過ぎないので、ｓ₁
は、次の活性化に対し、ｓ₃ としてそのアルゴリズムの
最後のストップ内に保存される。

【００６７】最初の演算（動作）は、上述した如く、複
素符号ｓ₁ 及び対応する複素条件ｃ₁ のＦＩＲ演算であ
る。最後のタイミングコマンドが供給されて以来のモデ
ム活性化の数をカウントするためにカウンタが使用され
る。それは、各モデム活性化でインクリメントされ、且
つタイミングコマンドの供給でリセットされる。それ
は、図９のフローチャートに示してあり、且つ上述した
如く、条件ｃｏｎｄ＊の一部としてチェックされる。

【００６８】次いで、複素実体としてｃ₁ ＝０であるか
否かに関してのテストが行なわれる。実数部分及び虚数
部分の両方が０である場合にのみこのことが成立する。
この場合には、表３に示した如く、スコアアキュムレー
タへの貢献は存在せず、従ってアルゴリズム全体がこの
モデム活性化においてスキップされうる。

【００６９】ｃ₁ の実数部分及び虚数部分の両方が０で
ない場合には、表３により、このモデム活性化において
スコアアキュムレータに対する貢献が発生しない場合が
いまだに存在しており、ｃ₂ もチェックされねばならな
い。従って、次の演算動作は複素符号ｓ₂ のＦＩＲ演算
である。マスキング動作はいまだに適用されない。なぜ
ならば、以下に説明する如く、このことは、副産物とし
て発生するからである。

【００７０】次のステップにおいて、アルゴリズムが±
１及び±２のスコア貢献を有する場合を識別する。ゼロ
のスコア貢献の残存する可能性に対しては、何らアクシ
ョンがとられることはない。表３によれば、±１の場合
は、Ｒｅ（ｃ₁ ）≠Ｉｍ（ｃ₁ ）条件によって特性付け
られる。この場合においては、スコア貢献＋１と−１と
の間の区別は、表３のマトリクス表示において、ｃ₁ 内
の「１」ビット下側のｃ₂ 内のビットを検討することに
よって行なわれる。ｃ₂ 内のその他の「ｄｏｎ’ｔ ｃ
ａｒｅ」ビットはｃ₁ 内の「０」ビット下側に位置され
ており、且つ図９のフローチャートにおいて示した如
く、ｃ₁ ＢＡＮＤ ｃ₂ 演算によってマスクさせるこ
とが可能である。ｃ₁ においては１５及び３１を除いて
全てのビット位置は既に該アルゴリズムの最初において
マスクされているので、このことは、ｃ₂ が計算される
場合の演算をマスキングするための必要性を取除いてい
る。±２の場合においては、１５及び３１を除いた全て
のビット位置に対してマスキング動作を実行することが
必要である。スコア貢献＋２及び−２の間の区別は、ｃ
₂ 複素条件の値を検査することによって行なわれる。適
当なスコア貢献が決定され且つスコアアキュムレータが
アップデートされると、グローバル決定ｃｏｎｄ＊に対
する条件が、上述した如くに、チェックされる。それが
真である場合には、所要の方向におけるタイミングコマ
ンドが供給され、且つスコアアキュムレータ及びカウン
タの両方が０にリセットされる。このアルゴリズムにお
ける最後のステップは、上述した如く、次のモデム活性
化のために、ｓ₃ の値として現在のｓ₁ の値を保存する
ことである。

【００７１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】 従来のファクシミリシステムの基本的な機能
分割を示したブロック図。

【図２】 本発明の一実施例に基づいて構成したデータ
処理システムの基本的機能分割を示したブロック図。

【図３】 本発明に基づくデータ処理システムの主要な
機能ユニットを示したブロック図。

【図４】 本発明に基づくデータ処理システムにおいて
使用可能なＤＳＰモジュールを示したブロック図。

【図５】 本発明に基づくＤＳＰモジュールにおいて使
用する複素ベクトルのメモリ組織を示した説明図。

【図６】 本発明に基づくＤＳＰモジュール用の命令セ
ットの要約を示した説明図。

【図７】 本発明に基づくＤＳＰモジュール用の循環バ
ッファの取扱いを示した説明図。

【図８】 本発明に基づくサンプリングタイミングの前
進／遅延に対する条件を示した説明図。

【図９】 本発明に基づく微タイミング回復方法の手順
を示したフローチャート図。

【符号の説明】

１０ データ処理システム １２ アナログフロントエンド １４ 集積処理プラットホーム １６ デジタル信号プロセサ（ＤＳＰ）モジュール １８ 汎用プロセサ（ＧＰＰ）

フロントページの続き (56)参考文献 特開 昭63−160448（ＪＰ，Ａ) 特開 平１−143447（ＪＰ，Ａ) 特開 昭61−95602（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/26 H04L 27/38

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力するＱＡＭベースバンド信号からデ
   ータを回復するために使用されるモデムアナログフロン
   トエンドのサンプルタイミングを前進させるか又は遅延
   させるための補正コマンドを発生するタイミング回復方
   法において、 （ａ）記号毎に二つの複素点においてベースバンド信号
   をサンプルし、 （ｂ）上記ステップ（ａ）において派生された二つの複
   素点を使用して前記ベースバンド信号の第二導関数の代
   数符号を推定し、尚前記符号は実数軸及び虚数軸に対し
   別々に計算され、 （ｃ）上記ステップ（ｂ）において発生された前記代数
   符号を使用して前記ベースバンド信号の凹凸状態に関す
   る局所的な決定を行ない、 （ｄ）上記ステップ（ｃ）においてなされる局所的決定
   を所定の時間期間に亘って蓄積し、 （ｅ）前記蓄積した局所的決定を使用して前記ベースバ
   ンド信号の極大／極小と相対的なサンプリング点位置に
   関するグローバル決定を行なう、 上記各ステップを有することを特徴とするタイミング回
   復方法。
2. 【請求項２】 請求項１において、更に、前記グローバ
   ル決定に基づいて、前記タイミングを前進させるか又は
   遅延させるために前記アナログフロントエンドへ補正コ
   マンドを供給するステップを有することを特徴とするタ
   イミング回復方法。
3. 【請求項３】 入力するＱＡＭベースバンド信号からデ
   ータを回復するためにモデムアナログフロントエンドの
   サンプルタイミングを前進させるか又は遅延させるため
   の補正コマンドを発生するタイミング回復装置におい
   て、 （ａ）記号当り二つの複素点において前記ベースバンド
   信号をサンプルするサンプル手段、 （ｂ）前記二つの複素点を使用して前記ベースバンド信
   号の第二導関数の代数符号を推定する推定手段、尚前記
   符号は実数軸及び虚数軸に対して別々に計算されるもの
   であり、 （ｃ）前記代数符号を使用して前記ベースバンド信号の
   凹凸状態に関する局所的決定を行なう局所的決定手段、 （ｄ）所定の時間期間に亘って前記局所的決定を蓄積す
   る蓄積手段、 （ｅ）前記蓄積された局所的決定を使用して前記ベース
   バンド信号の極大／極小と相対的なサンプリング点位置
   に関するグローバル決定を行なうグローバル決定手段、 を有することを特徴とするタイミング回復装置。
4. 【請求項４】 請求項３において、更に、前記グローバ
   ル決定に基づいて前記タイミングを前進させるか又は遅
   延させるための補正コマンドを前記アナログフロントエ
   ンドへ供給する補正手段を有することを特徴とするタイ
   ミング回復装置。