KR100279672B1 - 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법 - Google Patents

디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법 Download PDF

Info

Publication number
KR100279672B1
KR100279672B1 KR1019980058959A KR19980058959A KR100279672B1 KR 100279672 B1 KR100279672 B1 KR 100279672B1 KR 1019980058959 A KR1019980058959 A KR 1019980058959A KR 19980058959 A KR19980058959 A KR 19980058959A KR 100279672 B1 KR100279672 B1 KR 100279672B1
Authority
KR
South Korea
Prior art keywords
data
noise code
output
square
acquisition device
Prior art date
Application number
KR1019980058959A
Other languages
English (en)
Other versions
KR20000042693A (ko
Inventor
이동학
구준모
김병무
Original Assignee
조정남
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조정남, 에스케이 텔레콤주식회사 filed Critical 조정남
Priority to KR1019980058959A priority Critical patent/KR100279672B1/ko
Publication of KR20000042693A publication Critical patent/KR20000042693A/ko
Application granted granted Critical
Publication of KR100279672B1 publication Critical patent/KR100279672B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그 방법.
2. 발명이 해결하려고 하는 기술적 과제
직각 변조된 I와 Q 데이타를 선택하여, 각각의 위치에서 의사잡음부호와 곱한 다음에, 하나의 가산기로 가산하여 디지털 정합 필터링 함으로써, 하드웨어의 복잡도를 줄일 수 있는 의사잡음부호의 동기획득장치 및 그 방법을 제공한다.
3. 발명의 해결방법의 요지
직각 변조된 I와 Q 입력 데이타를 순차적으로 선택하여, 역확산시키는 역확산수단; I와 Q 데이타 각각에 대해 역확산된 출력을 하나의 가산기로 가산하여 디지털 정합 필터링하는 제1 가산수단; 제1 가산수단에 의해 필터링된 I와 Q 각각의 데이타를 자승 연산하는 자승연산수단; 자승연산수단의 출력과 이전 임의의 주어진 시간동안에 계산된 자승연산수단의 출력을 더해 평균값을 계산하는 평균값 연산수단; 및 평균값 연산수단의 동작을 제어하고, 평균값 연산수단에 저장된 값과 임의의 문턱값을 비교하여 동기 여부를 확인하는 중앙처리수단을 구비한다.
4. 발명의 중요한 용도
DS/CDMA 시스템의 수신기에 이용됨.

Description

디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그 방법
본 발명은 디지털 정합필터를 이용한 의사잡음부호(PN Code)의 동기획득장치 및 그 방법에 관한 것으로, 더욱 자세하게는 직각 변조된 I와 Q 데이타를 선택하여 각각의 위치에서 의사잡음부호와 곱한 다음에 하나의 가산기로 가산하여 디지털 정합 필터링 함으로써, 하드웨어의 복잡도를 줄일 수 있는 의사잡음부호의 동기획득장치 및 그 방법과 상기 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
DS/CDMA 방식을 이용하는 시스템의 송신기에서는 입력 데이타를 임의의 의사잡음부호(PN Code)로 대역 확산하여 송출하고, 수신기에서는 송신된 입력 데이타에 사용된 의사잡음부호와 동기를 맞추는 동작을 수행하게 된다. 이를 동기 획득이라 하며, 이는 데이타를 복조하기에 앞서 반드시 수행되어야 하는 과정이다.
현재 표준화가 진행 중인 비동기 방식의 차세대 이동통신 시스템(IMT-2000)에서는 비동기 방식을 권장하고 있으며, 이러한 비동기 방식을 사용하는 경우에는 특히 빠른 동기 획득이 필요하다.
따라서, 본 발명은 직각 변조된 I와 Q 데이타를 선택하여, 각각의 위치에서 의사잡음부호와 곱한 다음에, 하나의 가산기로 가산하여 디지털 정합 필터링 함으로써, 하드웨어의 복잡도를 줄일 수 있는 의사잡음부호의 동기획득장치 및 그 방법과 상기 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도1은 본 발명에 따른 의사잡음부호(PN Code)의 동기획득방법의 흐름도.
도2는 본 발명에 따른 의사잡음부호(PN Code)의 동기획득장치의 구성도.
도3은 본 발명에 따른 의사잡음부호(PN Code)의 동기획득장치의 타이밍도.
*도면의 주요 부분에 대한 부호의 설명
21,22,27,28,30,33 : 래치 23 : 선택기
24 : 시프트 레지스터 25 : PN부호 곱셈부
26,31 : 가산기 29 : 자승 루트(Square Root)
32 ; 3상태 버퍼
34 : DPRAM(Dual Port Random Access Memory)
상기 목적을 달성하기 위한 본 발명에 따른 동기획득방법은, 의사잡음부호의 동기획득방법에 있어서, 직각 변조된 I와 Q 데이타를 역확산한 다음, 상기 역확산된 I와 Q 데이타 각각에 대해 하나의 가산기로 가산하여 디지탈 정합 필터링하는 제1단계; 임의의 주어진 시간동안 상기 가산한 I데이타의 결과와 Q데이타의 결과를 자승 연산한 후, 상기 연산 결과를 저장하는 제2단계; 현재의 주어진 시간동안 자승 연산된 결과와 상기 이전 주어진 시간동안에 계산되어 저장된 연산 결과를 가산하여, 업데이트하는 제3단계; 및 저장된 데이타 중 임의의 문턱값보다 큰 데이타 중 최고값의 위치를 찾아 동기를 확인하는 제4단계를 포함한 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 동기획득장치는, 의사잡음부호의 동기획득장치에 있어서, 직각 변조된 I와 Q 입력 데이타를 순차적으로 선택하여, 역확산시키는 역확산수단; I와 Q 데이타 각각에 대해 상기 역확산된 출력을 하나의 가산기로 가산하여 디지털 정합 필터링하는 제1 가산수단; 상기 제1 가산수단에 의해 필터링된 I와 Q 각각의 데이타를 자승 연산하는 자승연산수단; 상기 자승연산수단의 출력과 이전 임의의 주어진 시간동안에 계산된 자승연산수단의 출력을 더해 평균값을 계산하는 평균값 연산수단; 및 상기 평균값 연산수단의 동작을 제어하고, 상기 평균값 연산수단에 저장된 값과 임의의 문턱값을 비교하여 동기 여부를 확인하는 중앙처리수단을 구비한 것을 특징으로 한다.
한편, 본 발명은, 프로세서를 구비한 동기획득장치에, 직각 변조된 I와 Q 데이타를 역확산한 다음, 상기 역확산된 I와 Q 데이타 각각에 대해 하나의 가산기로 가산하여 디지탈 정합 필터링하는 기능과; 임의의 주어진 시간동안 상기 가산한 I데이타의 결과와 Q데이타의 결과를 자승 연산한 후, 상기 연산 결과를 저장시키는 기능과; 현재의 주어진 시간동안 자승 연산된 결과와 상기 이전 주어진 시간동안에 계산되어 저장된 연산 결과를 가산하여, 저장시키는 기능; 및 상기 저장된 데이타 중 임의의 문턱값보다 큰 데이타 중 최고값의 위치를 찾아 동기를 확보하는 기능을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
디지털 정합 필터를 사용하는 수신기에서는 직각 변조된 I와 Q 데이타를 각각 필터링한 다음에, 자승 루트(Square Root)를 통해 처리한다. 이 결과를 가지고 임의의 문턱값과 비교하여, 최고값의 위치를 찾으면 동기를 획득한 것으로 간주한다. 본 발명에서는 I와 Q 데이타의 필터링 동작을 하나의 가산기를 통해 수행할 수 있도록 하였으며, 동기 획득을 위해 필터링 데이타의 평균값을 구할 수 있도록 한다. 이러한 본 발명에 의하면 하드웨어의 복잡도를 줄일 수 있고, DS/CDMA 시스템의 성능을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도1은 본 발명에 따른 의사잡음부호(PN Code)의 동기획득방법의 흐름도를 나타낸다.
DS/CDMA 시스템의 송신기로부터 직각 변조되어 오는 I와 Q 데이타는 일반적으로 오우버(over) 셈플링 된다. 수신기에서는 이러한 I와 Q 데이타를 선택하여 사용하게 된다. 본 발명에서는 입력되는 데이타를 선택하는 클럭으로 I와 Q 데이타를 래치하고, 필터링 할 때, 하나의 가산기를 사용하여 I 데이타 필터링 및 Q 데이타 필터링을 할 수 있도록 하였다. 그리고, DS/CDMA 시스템에서 여러 사용자가 사용할 경우 보다 정확한 동기 획득을 위해 주어진 시간 간격으로 필터링 데이타를 평균하게 되는데, 이를 위해 메모리가 사용된다. 데이타가 시간에 연속적으로 입력되므로, 본 발명에서는 정해진 시간 단위로 디지털 정합 필터링을 수행한다. 또한, 정해진 시간 단위로 출력되는 필터 출력 값은 메모리에 저장된다. 여기서, 본 발명에서는 주어진 시간 간격에 따라 시간 단위에 맞추어 메모리의 정확한 위치에 필터링된 데이타를 저장한다.
도1을 참조하여 본 발명의 실시예에 따른 동기획득방법을 구체적으로 살펴본다.
먼저, 입력되는 I 데이타와 Q 데이타를 각각 래치한 다음에(10), I와 Q 데이타를 번갈아 가면서 선택하여(11) I와 Q 각각의 데이타를 각각 디지털 정합 필터링한다(12). 여기서, 본 발명에서는 I와 Q 데이타의 각각에 대해 의사잡음부호를 곱한 데이타를 각각 가산하여 I와 Q 각각의 데이타를 필터링하도록 한다.
이렇게 필터링된 I와 Q 데이타는 보다 정확한 동기 획득을 위해 주어진 시간 동안에 대한 평균을 계산하게 되는데, 이의 과정은 다음과 같다.
I와 Q의 각각의 필터링된 데이타는 자승 루트를 통해 연산되고(13), 이 연산 결과를 메모리에 저장한다(14). 그리고, 주어진 시간 간격동안(15) I와 Q 데이타를 각각 디지털 정합 필터링한 다음에, I와 Q의 필터링된 데이타를 자승 연산하고, 상기 자승 연산한 결과와 바로 이전에 계산되어 저장된 연산결과를 가산하여 메모리에 저장하는 과정을 반복한다.
주어진 시간이 종료되면 상기 저장된 데이타 중 임의의 문턱값을 넘는 것 중에서 최고 값을 찾으면 동기가 획득된 것으로 판정하고(15), 그렇지 않고 문턱값을 넘는 데이타가 없으면 필터링 동작의 처음부터 반복한다.
도2는 본 발명에 따른 의사잡음부호(PN Code)의 동기획득장치의 구성도로서, 도면에서 21,22,27,28,30,33은 각각 래치(latch), 23은 선택기, 24는 시프트 레지스터, 25는 PN부호 곱셈부, 26,31은 각각 가산기, 29는 자승 루트(Square Root), 32는 3상태 버퍼, 34는 이중포트 RAM(DPRAM: Dual Port Random Access Memory)을 각각 나타낸다.
직각 변조된 입력 I와 Q 데이타는 선택 클럭인 제1 클럭 Clk_1에 의해 각각 제1 래치(21) 및 제2 래치(22)에 래치된다. 그리고, 제1 래치(21) 및 제2 래치(22)의 출력은 상기 선택 클럭인 제1 클럭 Clk_1의 제어에 의해 동작하는 선택기(23)에 의해 선택되어 교번적으로 출력된다. 본 발명의 실시예에서는 선택기를 2×1 멀티플렉서(MUX)를 이용해 구현하였다.
선택기(23)의 출력은 시프트 레지스터(24)의 입력단으로 입력되고, 제1 클럭 Clk_1보다 두배 빠른 제2 클럭 Clk_2에 의해 입력된 데이타는 시프트된다. 시프트 레지스터(24)의 출력은 다수개의 곱셈기로 이루어진 PN부호 곱셈부(25)에 의해 각 위치마다 PN부호가 곱해지고, 각 곱셈기의 출력은 제1 가산기(26)로 입력된다. 제1 가산기(26)는 각 곱셈기의 출력을 더함으로써, 디지털 정합 필터링을 수행하게 된다. 이렇게 제1 가산기(26)에 의해 디지털 정합 필터링된 출력 중 I 데이타의 필터링 데이타는 제1 클럭 Clk_1의 상승 에지(edge)에서 제3 래치(27)에 래치되고, Q 데이타의 필터링 데이타는 제1 클럭 Clk_1의 하강 에지에서 제4 래치(28)에 래치된다. 이렇게 래치된 제3 래치(27)와 제4 래치(28)의 출력은 필터링 결과의 크기를 구하기 위해 각각 자승 루트(29)의 입력단으로 입력된다. 자승 루트(29)는 각각 입력된 I 필터링 데이타와 Q 필터링 데이타를 자승 연산 처리하고, 그 결과는 제1 클럭 Clk_1에 의해 제5 래치(30)에 래치된다. I와 Q 데이타의 필터링 결과를 구하는 과정은 주어진 시간( tslot ) 동안 일정 간격( tc )으로 수행되고, 그 결과는 메모리에 저장된다. 여기에서, 주어진 시간( tslot )은 일정 간격( tc )의 정수배이다. 즉, 일정 간격( tc )은 1칩 간격을 의미하는데 본 발명의 실시예에서는 1/2칩 간격으로 덧셈 연산을 주어진 시간( tslot )동안 수행하여, 그 결과를 이중포트 메모리(DPRAM)(34)에 저장한다. 일반적으로 동기 획득을 위해서는 한번만 즉, 한번의 주어진 시간( tslot ) 동안만 디지털 정합 필터링을 수행하지 않고, 여러 주어진 시간( tslot ) 동안 필터링을 하게 된다. 이럴 경우는 첫번째 주어진 시간( tslot ) 동안의 결과를 메모리에 저장하고, 두번째 주어진 시간( tslot ) 동안에는 첫번째 필터링된 결과와 더하게 된다. 도2에서 제2 가산기(31)는 두번째 주어진 시간( tslot )부터 동작하며, 두번째 주어진 시간( tslot )동안에 계산된 필터링 결과는 정해진 위치의 첫번째 주어진 시간( tslot )동안 계산된 결과와 더해진 후, 상기 동일한 어드레스의 정해진 위치에 업데이트 된다.
이의 과정을 보다 구체적으로 살펴보면, 첫번째 주어진 시간( tslot )동안에는 자승 루트(29)의 결과는 일정 간격으로 출력되어 제2 가산기(31)와 3상태 버퍼(32)를 통해 이중포트 RAM(34)에 저장된다. 그리고, 주어진 시간( tslot )동안의 연산이 끝나면 이중포트 RAM(34)의 왼쪽 포트를 통해 어드레스(Address_L)와 칩 인에이블 신호(CE_L), 읽기/쓰기신호(RW_B_L)가 입력되어, 상기 이중포트 RAM(34)에 저장된 첫번째 주어진 시간( tslot ) 동안의 계산결과는 순차적으로 출력되어 제6 래치(33)에 래치된다. 그리고, 제6 래치(33)의 출력과 제5 래치(30)의 출력이 제2 가산기(31)에서 가산된다. 이러한 과정을 통해 첫번째 주어진 시간( tslot )동안 계산된 결과와 두번째 주어진 시간( tslot )동안 계산된 결과는 가산되어, 동일한 주소를 갖는 메모영역에 저장된다. 여기서, 메모리로부터 데이타를 읽는 동안에 제2 가산기(31)의 출력이 메모리의 데이타 입/출력단으로 입력되는 것을 방지하기 위해 3상태 버퍼(32)가 사용된다. 3상태 버퍼(32)는 읽기/쓰기 신호를 반전시켜, 제어신호로 사용한다. 그리고, 제6 래치(33)의 래치 클럭은 읽기/쓰기 신호와 칩 인에이블 신호를 논리합하여 사용한다. 일반적으로, 읽기는 동일 클럭의 상승 시점에, 쓰기는 동일 클럭의 하강 시점에 이루어진다. 이러한 과정을 통해 이전 주어진 시간( tslot )동안 계산된 결과와 현재 주어진 시간( tslot )동안 계산된 결과는 1/2칩 간격으로 읽기 쓰기를 반복하면서 더해지게 된다.
주어진 시간( tslot )동안 제2 가산기에 의한 연산이 끝나면 이중포트 RAM(34)으로부터 인터럽트 신호(INT) 신호가 중앙처리장치(CPU)로 입력되어, 계산이 끝났음을 알린다. 이때, 중앙처리장치는 메모리에 저장된 데이타를 오른쪽 포트를 통해 읽어 가게 되며, 읽은 데이타 중 주어진 임의의 문턱값을 넘는 것 중에서 최고값을 찾으면 동기된 것으로 인식한다. 만약, 문턱값을 넘는 값이 없으면 필터링 동작의 처음부터 수행하여 동기를 다시 찾는다.
도3은 본 발명에 따른 의사잡음부호(PN Code)의 동기획득장치의 타이밍도를 나타낸다.
도3의 타이밍도의 모든 신호들은 제2 클럭 Clk_2을 기준으로 딜레이를 고려하여 나타낸 것이다.
도면에서 알 수 있듯이 선택 클럭인 제1 클럭 Clk_1의 주파수는 제2 클럭 Clk_2 주파수의 반이다. 자승 루트(29)의 출력 MF_OUT은 제1 클럭 Clk_1의 한 주기마다 출력되고, 이때 이 결과는 제2 가산기(31)의 입력이 된다. Address_L 번지에 저장된 데이타를 읽어 래치한 데이타 Data_L_Read는 제2 가산기(31)의 다른 입력단에 입력되고, 제2 가산기(31)의 결과는 다시 Address_L 번지에 쓰여진다. 이 과정은 주어진 시간( tslot )동안 계속된다. 그리고, 칩 인에이블 신호 CE_L은 제2 클럭과 동일한 주기를 가지며, 읽기/쓰기 신호는 제1 클럭과 동일한 주기를 갖는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, 직각 변조된 I와 Q 데이타를 하나의 가산기를 통해 디지털 정합 필터링을 수행하고, 동기 획득을 위하여 주어진 시간동안 평균을 계산할 때, 메모리를 이용해 간단히 계산할 수 있도록 하여 하드웨어의 복잡도를 현격히 줄이고, 제조비용을 절감시킨 효과가 있다.

Claims (11)

  1. 의사잡음부호의 동기획득방법에 있어서,
    직각 변조된 I와 Q 데이타를 역확산한 다음, 상기 역확산된 I와 Q 데이타 각각에 대해 하나의 가산기로 가산하여 디지탈 정합 필터링하는 제1단계;
    임의의 주어진 시간동안 상기 가산한 I데이타의 결과와 Q데이타의 결과를 자승 연산한 후, 상기 연산 결과를 저장하는 제2단계;
    현재의 주어진 시간동안 자승 연산된 결과와 상기 이전 주어진 시간동안에 계산되어 저장된 연산 결과를 가산하여, 업데이트 하는 제3단계; 및
    저장된 데이타 중 임의의 문턱값보다 큰 데이타 중 최고값의 위치를 찾아 동기를 확인하는 제4단계
    를 포함하는 의사잡음부호의 동기획득방법.
  2. 제 1 항에 있어서,
    상기 제1단계는,
    직각 변조된 I와 Q 데이타를 각각 래치하는 제5단계;
    상기 각각 래치된 I와 Q 데이타를 순차적으로 선택하는 제6단계;
    상기 선택된 I와 Q 각각의 데이타에 대해 정해진 위치에서 의사잡음부호를 곱셈하는 제7단계; 및
    상기 곱셈된 데이타들을 가산하여 I와 Q 각각의 데이타를 디지탈 정합 필터링하는 제8단계
    를 포함한 것을 특징으로 하는 의사잡음부호의 동기획득방법.
  3. 의사잡음부호의 동기획득장치에 있어서,
    직각 변조된 I와 Q 입력 데이타를 순차적으로 선택하여, 역확산시키는 역확산수단;
    I와 Q 데이타 각각에 대해 상기 역확산된 출력을 하나의 가산기로 가산하여 디지털 정합 필터링하는 제1 가산수단;
    상기 제1 가산수단에 의해 필터링된 I와 Q 각각의 데이타를 자승 연산하는 자승연산수단;
    상기 자승연산수단의 출력과 이전 임의의 주어진 시간동안에 계산된 자승연산수단의 출력을 더해 평균값을 계산하는 평균값 연산수단; 및
    상기 평균값 연산수단의 동작을 제어하고, 상기 평균값 연산수단에 저장된 값과 임의의 문턱값을 비교하여 동기 여부를 확인하는 중앙처리수단
    을 구비하는 의사잡음부호의 동기획득장치.
  4. 제 3 항에 있어서,
    상기 역확산수단은,
    직각 변조된 I와 Q 데이타를 각각 래치하는 제1 및 제2 래치수단;
    상기 제1 및 제2 래치수단의 출력을 순차적으로 선택하는 선택수단;
    상기 선택수단의 출력을 시프트시키는 시프트수단; 및
    상기 시프트수단의 각각의 출력에 의사잡음부호를 곱해 역확산하는 다수개의 곱셈수단
    을 포함한 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 자승연산수단은,
    상기 제1 가산수단에 의해 필터링된 I와 Q 각각의 데이타를 각각 래치하는 제3 및 제4 래치수단과,
    상기 자승연산된 출력을 래치하는 제5 래치수단
    을 더 포함한 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  6. 제 5 항에 있어서,
    상기 평균값 연산수단은,
    상기 자승연산수단의 출력과 저장된 이전 주어진 시간동안에 자승연산된 데이타를 가산하는 제2 가산수단;
    상기 가산수단에 의해 계산된 데이타의 출력 상태를 제어하는 3상태 버퍼링수단;
    상기 중앙처리수단의 제어에 의해 상기 3상태 버퍼링수단의 출력을 저장하고, 상기 저장된 데이타를 출력하는 이중포트 메모리수단; 및
    상기 이중포트 메모리수단의 출력을 래치하여 상기 제2 가산수단으로 출력하는 제6 래치수단
    을 포함한 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  7. 제 6 항에 있어서,
    상기 제1 내지 제5 래치수단은,
    상기 선택수단의 선택 제어신호로 사용된 제1 클럭을 래치클럭으로 입력받는 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  8. 제 7 항에 있어서,
    상기 시프트수단은,
    상기 제1 클럭보다 2배 빠른 제2 클럭을 시프트 클럭으로 입력받는 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  9. 제 3 항에 있어서,
    상기 중앙처리수단은,
    상기 평균값 연산수단에 저장된 값 중 임의의 문턱값보다 큰 값 중에서 최고값의 위치를 찾아 동기를 확립하는 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  10. 제 8 항에 있어서,
    상기 제6 래치수단은,
    상기 이중포트 메모리수단의 읽기/쓰기 신호와 칩인에이블 신호를 논리합하여 래치 클럭으로 사용하는 것을 특징으로 하는 의사잡음부호의 동기획득장치.
  11. 프로세서를 구비한 동기획득장치에,
    직각 변조된 I와 Q 데이타를 역확산한 다음, 상기 역확산된 I와 Q 데이타 각각에 대해 하나의 가산기로 가산하여 디지탈 정합 필터링하는 기능과;
    임의의 주어진 시간동안 상기 가산한 I데이타의 결과와 Q데이타의 결과를 자승 연산한 후, 상기 연산 결과를 저장시키는 기능과;
    현재의 주어진 시간동안 자승 연산된 결과와 상기 이전 주어진 시간동안에 계산되어 저장된 연산 결과를 가산하여, 저장시키는 기능; 및
    상기 저장된 데이타 중 임의의 문턱값보다 큰 데이타 중 최고값의 위치를 찾아 동기를 확보하는 기능
    을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1019980058959A 1998-12-26 1998-12-26 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법 KR100279672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058959A KR100279672B1 (ko) 1998-12-26 1998-12-26 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058959A KR100279672B1 (ko) 1998-12-26 1998-12-26 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법

Publications (2)

Publication Number Publication Date
KR20000042693A KR20000042693A (ko) 2000-07-15
KR100279672B1 true KR100279672B1 (ko) 2001-02-01

Family

ID=19565946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058959A KR100279672B1 (ko) 1998-12-26 1998-12-26 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법

Country Status (1)

Country Link
KR (1) KR100279672B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115149979B (zh) * 2022-06-24 2023-12-29 中国电子科技集团公司第五十四研究所 一种适用于任意长度的可变采样率的伪码同步方法

Also Published As

Publication number Publication date
KR20000042693A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5715276A (en) Symbol-matched filter having a low silicon and power requirement
EP2294518B1 (en) Adaptive correlation
JP3468189B2 (ja) パターン生成回路及びそれを用いたマルチパス検出回路並びにそのマルチパス検出方法
JP2000349592A (ja) デジタルマッチドフィルタ
US6181733B1 (en) Digital matched filter
JPH118567A (ja) マッチドフィルタおよび同期方法
JP3296341B2 (ja) 相関器
JP3397695B2 (ja) 相関検出装置及びｃｄｍａ受信装置
KR100279672B1 (ko) 디지털 정합필터를 이용한 의사잡음부호의 동기획득장치 및 그방법
US6650693B1 (en) Complex type correlator in CDMA system and initial synchronization acquiring method using the same
US6516020B1 (en) Correlator and despreading code switching method
EP1355421B1 (en) Digital matched filter
US7031377B2 (en) Receiver and low power digital filter therefor
KR100441733B1 (ko) 확산 스펙트럼 수신기용 경로 탐색기
US6256341B1 (en) Spread spectrum receiver using digital matched filter
KR100768612B1 (ko) 동기 검출 장치
KR20010007309A (ko) 확산 스펙트럼 수신기
US20070140324A1 (en) Apparatus for FPGA Programming to synchronize with CDMA signals
JP4034571B2 (ja) 同期検出回路
KR20010028099A (ko) 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법
JP3453100B2 (ja) マッチドフィルタおよびマッチドフィルタにおける演算方法
EP1160976B1 (en) Noncyclic digital filter and radio reception apparatus comprising the filter
KR100831208B1 (ko) 메모리를 이용한 시간 지연기
JP2000115025A (ja) 拡散符号及びタイミング検出装置及びその方法
JP2000269855A (ja) マッチドフィルタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee