CN108766960B - 一种多用途电感-电容一体化结构 - Google Patents

一种多用途电感-电容一体化结构 Download PDF

Info

Publication number
CN108766960B
CN108766960B CN201810522163.4A CN201810522163A CN108766960B CN 108766960 B CN108766960 B CN 108766960B CN 201810522163 A CN201810522163 A CN 201810522163A CN 108766960 B CN108766960 B CN 108766960B
Authority
CN
China
Prior art keywords
layer
capacitor
conductive coil
conductive
functional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810522163.4A
Other languages
English (en)
Other versions
CN108766960A (zh
Inventor
王春青
梁新宇
石宇皓
石成杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201810522163.4A priority Critical patent/CN108766960B/zh
Publication of CN108766960A publication Critical patent/CN108766960A/zh
Application granted granted Critical
Publication of CN108766960B publication Critical patent/CN108766960B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种多用途电感‑电容一体化结构,所述结构包括基板、导电层、功能材料薄膜层和导电线圈层,所述基板的上表面设置有导电层;所述导电层作为电容器下层面电极Q3,其上表面设置有功能材料薄膜层;所述功能材料薄膜层作为电容器介质层和电感磁芯,其上表面设置有导电线圈层;所述导电线圈层作为电容器上层面电极,其导电线圈的外圈末端作为电容器输出信号端Q2,其线圈内端作为电容器输入信号端Q1;所述功能材料薄膜层和导电线圈层的层数相同,至少为一层。本发明通过外接其他电子元件可以构成多种应用于集成电路中的电子器件。本发明能够在很大程度上缩小电感‑电容两种无源器件的尺寸,对微系统集成度的提高具有显著的影响。

Description

一种多用途电感-电容一体化结构
技术领域
本发明属于微电子系统集成制造领域,涉及一种多用途的电感电容一体化结构。
背景技术
在过去的几十年里,信息技术的不断进步,电子产品向小型化、集成化方向不断发展,系统集成是微电子发展的必然趋势。当集成电路芯片遵循Moore定律向更高的集成度和更小的线宽尺寸发展时,电感电容等片外分离无源器件在电子系统中仍占去了很大的比例空间。为了进一步缩小系统占用空间,提高集成度,势必要实现片外分离器件的微型化和集成化。作为电子线路的重要元件,电感电容的微型化、集成化已成为电子产品小尺寸、高性能化的关键之一。而集成电路和微电子集成中无源器件的集成最为困难,尤其是电感、电容,电感量和电容值依赖于尺寸,前者需要一定的线圈匝数、后者需要一定的面积。
许多电路结构都包含电感-电容结构,如滤波器,是现代电子线路中必不可少的重要元器件,它由电感、电容电阻构成,在微电子线路中起到阻碍电磁干扰的作用,可以对输入端中特定频率的频点或该频点以外的频率进行有效滤除,得到一个特定频率的电源信号,或消除一个特定频率后的输出端信号。而直流斩波器,经常需要连续使用多个电感、电容结构,这需要占用大量空间。所以寻找合适的方法解决电感电容的集成问题,缩小电感-电容电路部件的尺寸,对于微系统集成有十分重要的意义。
因此,一种高集成度的多用途的电感电容一体化结构亟待开发。
发明内容
为了解决微电子系统领域的电感、电容集成技术问题,本发明提供了一种多用途电感-电容一体化结构,该结构能够在很大程度上缩小电感-电容两种无源器件的尺寸,对微系统集成度的提高具有显著的影响。
本发明的目的是通过以下技术方案实现的:
一种多用途电感-电容一体化结构,包括基板、导电层、功能材料薄膜层和导电线圈层,其中:
所述基板上设置有导电层;
所述导电层作为电容器下层面电极Q3,其上设置有功能材料薄膜层;
所述功能材料薄膜层作为电容器介质层和电感磁芯,其上设置有导电线圈层;
所述导电线圈层作为电容器上层面电极,其导电线圈的外圈末端作为电容器输出信号端Q2,其线圈内端作为电容器输入信号端Q1
所述功能材料薄膜层和导电线圈层的层数相同,至少为一层。
本发明中,所述导电线圈层中导电线圈的形状为蛇形线、回形折线或螺旋线。
本发明中,所述功能材料薄膜层由介电材料层/磁性材料层复合而成,介电材料层设置在导电层上,磁性材料层设置在介电材料层上,导电线圈层设置在磁性材料层上或介电材料层和磁性材料层之间;所述介电材料层由有机介电材料、介电陶瓷材料、玻璃、云母中的一种或几种制作而成;所述磁性材料层由铁氧体、坡莫合金、纳米晶软磁材料中的一种或几种制作而成。
本发明中,所述功能材料薄膜层由单相多铁性材料制备而成;所述单相多铁性材料由具有ABO3的钙钛矿型单相多铁性材料制备而成。
本发明的具体原理如下:
本发明利用具有一定宽度的平面导线线圈的面积同时作为电容器的电极,再通过平面薄膜加工工艺制备具有合适介电性能和软磁性能的功能材料薄膜层来增强器件的功能特性,在一定的通电电流条件下,实现了多用途的电感电容一体化结构。
相比于现有技术,本发明具有如下优点:
1、本发明提供的由基板/导电层/功能材料薄膜层/导电线圈层构成的电感-电容结构共用模型,充分利用了基于电感的导电线圈层的宽度和面积,将其作为电容的上层面电极,实现了电容电感一体化机构设计,将薄膜电感和薄膜电容结合到一起,节省了集成电路的面积和空间,最大限度的提高了集成电路的集成度。
2、本发明的结构能够实现电感-电容的一体化,并且通过导电线圈层和功能材料薄膜层交替叠加制作,可以构成多个连续地电感-电容一体化结构,大幅度降低电感电容所需要的面积和空间,对于微电子系统集成度的提高具有重要的意义。
3、本发明通过制备具有合适介电性能和软磁性能的功能材料薄膜层,同时具备介电材料和磁性材料两种功能特性,同时增强电容和电感的性能,具有制备方法简单、功能特性显著等优点。
4、由于本发明中所述的多用途的电感电容一体化结构是一种平面结构,所以制备方法简单,适用于自动化生产;同时,功能材料薄膜层制备方法多样,通过调节功能材料薄膜层的材料种类及厚度、线圈宽度及匝数进而获得各种不同参数的电感-电容一体化结构元件,可以调控电子器件的性能。
5、本发明通过外接其他电子元件可以构成多种应用于集成电路中的电子器件,比如构成紧凑型电感、电容一体化滤波器,并且还可以通过接线的改变形成高通滤波器、低通滤波器和带宽滤波器,还可以外接二极管、场效应晶体管构成直流斩波器。有效提高了电路的集成度,应用范围广,商业价值高,与传统的电感电容结构相比,具有不可比拟的优势。
附图说明
图1为本发明多用途电感-电容一体化结构的结构示意图,图中:a为回形折线电感,b为平面螺旋线电感,c为蛇形线电感,d为本发明多用途电感-电容一体化结构的剖面图;
图2为多铁性薄膜层一角;
图3为采用本发明制作的滤波器等效电路图;
图4为滤波器结构图;
图5为采用本发明的制作的多种直流斩波器等效电路图。
具体实施方式
下面结合附图对本发明的技术方案作进一步的说明,但并不局限于此,凡是对本发明技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,均应涵盖在本发明的保护范围中。
具体实施方式一:如图1所示,本实施方式提供的多用途电感-电容一体化结构由基板1、导电层2、功能材料薄膜层3和导电线圈层4构成,其中:
所述基板1上设置有导电层2;
所述导电层2作为电容器下层面电极Q3,其上设置有功能材料薄膜层3;
所述功能材料薄膜层3作为电容器介质层和电感磁芯,其上设置有导电线圈层4;
所述导电线圈层4作为电容器上层面电极,其导电线圈的外圈末端作为电容器输出信号端Q2,其线圈内端作为电容器输入信号端Q1
具体制备步骤如下:
一、在基板上制备导电层;
二、在导电层上制备功能材料薄膜层;
三、在功能材料薄膜层上制备导电线圈层。
本实施方式中,所述功能材料薄膜层3具有铁磁、介电两种功能特性,一方面增强电感的性能,同时增强电容的介电性能,其制备方法包括磁控溅射法、溶胶凝胶法、电镀法等。
本实施方式中,所述导电线圈层4中导电线圈的形状可以是蛇形线、回形折线、螺旋线等。
本实施方式中,所述Q1、Q2、Q3三个端口可以连接其他外部元件(如电阻、二极管、场效应晶体管等)构成具有一定功能的电子器件,比如滤波器、直流斩波器等。
具体实施方式二:本实施方式与具体实施方式一不同的是,所述功能材料薄膜层3由介电材料层/磁性材料层复合而成,所述介电材料层设置在导电层2上,导电线圈层4设置在介电材料层上,磁性材料层设置在导电线圈层4上。
本实施方式中,所述功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),每层功能材料薄膜层的介电材料层和磁性材料层之间均设置有一层导电线圈层。具体制备步骤如下:
一、在基板上制备导电层;
二、在导电层上制备介电材料层;
三、在介电材料层上制备导电线圈层;
四、在导电线圈层上制备磁性材料层;
五、在磁性材料层上制备介电材料层;
六、在介电材料层上制备导电线圈层;
七、在导电线圈层上制备磁性材料层;
八、重复步骤五至七,获得连续多个电感-电容一体化结构;
九、将最上层导电线圈的首端或末端与其他元件相连接,构成多用途电子器件。
本实施方式中,所述介电材料层由有机介电材料、介电陶瓷材料、玻璃、云母等中的一种或几种制作而成。
本实施方式中,所述磁性材料层由铁氧体、坡莫合金、纳米晶软磁材料等中的一种或几种制作而成。
具体实施方式三:本实施方式与具体实施方式二不同的是,所述介电材料层设置在导电层2上,磁性材料层设置在介电材料层上,导电线圈层4设置在磁性材料层上。
本实施方式中,所述功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),每层磁性材料层上都设置有一层导电线圈层4。具体制备步骤如下:
一、在基板上制备导电层;
二、在导电层上制备介电材料层;
三、在介电材料层上制备磁性材料层;
四、在磁性材料层上制备导电线圈层;
五、在导电线圈层上制备介电材料层;
六、在介电材料层上制备磁性材料层;
七、重复步骤四至六,可获得连续多个电感-电容一体化结构;
八、将最上层的导电线圈的首端或末端与其他元件相连接,构成多用途电子器件。
具体实施方式四:本实施方式与具体实施方式一不同的是,所述功能材料薄膜层3由单相多铁性材料制备而成。
本实施方式中,所述功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),每层功能材料薄膜层3上都设置有一层导电线圈层4。具体制备步骤如下:
一、在基板上制备导电层;
二、在导电层上制备单相多铁性材料层;
三、在单相多铁性材料层上制备导电线圈层;
四、在导电线圈层上制备单相多铁性材料层;
五、在单相多铁性材料层上制备导电线圈层;
六、重复步骤四至五,可获得连续多个电感-电容一体化结构;
七、将最上层导电圈的首端或末端与其他元件相连接,构成多用途电子器件。
本实施方式中,所述单相多铁性材料由具有ABO3的钙钛矿型单相多铁性材料制备而成。
具体实施方式五:本实施方式与具体实施方式一不同的是,所述多用途电感-电容一体化结构中功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),功能材料薄膜层和导电线圈层二者交替叠加,形成功能材料薄膜层/导电线圈层/功能材料薄膜层/导电线圈层……功能材料薄膜层/导电线圈层结构。具体制备步骤如下:
一、在基板上制备导电层;
二、在导电层上制备功能材料薄膜层;
三、在功能材料薄膜层上制备导电线圈层;
四、在导电线圈层上制备功能材料薄膜层;
五、在功能材料薄膜层上制备导电线圈层;
六、重复步骤四至五,可获得连续多个电感-电容一体化结构。
具体实施方式六:本实施方式与具体实施方式二不同的是,所述功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),从第二层开始,导电线圈层或设置在磁性材料层之上,或设置在介电材料层和磁性材料层之间。
具体实施方式七:本实施方式与具体实施方式四不同的是,所述功能材料薄膜层和导电线圈层的层数为N层(N为大于1的整数),从第二层开始,功能材料薄膜层由介电材料层/磁性材料层复合而成,或由单相多铁性材料制备而成。
本实施方式中,所述导电线圈层或设置在磁性材料层之上,或设置在介电材料层和磁性材料层之间。
本实施方式提供了一种多用途电感-电容一体化结构的制备方法,具体步骤如下:
(1)清洗基片:
将基片浸泡于去离子水中超声清洗5min,取出后,氮气流吹干表面残留去离子水,再置于无水乙醇中超声清洗5min,取出后氮气流吹干表面残留乙醇,最后置于无水丙酮中超声清洗5min,取出后氮气流吹干表面残留丙酮。
(2)导电层:
在清洗好的基片表面,电镀一层100nm左右Ti,再在Ti层上电镀一层700nm左右的Pt。
(3)单相多铁性薄膜层:
运用溶胶-凝胶法制备BaTiO3(BTO)胶体,通过在胶体中引入Mn元素实现BTO薄膜的掺杂改性,使BTO薄膜具有多铁性。在基片上滴胶体并将基片置于匀胶机上,以低转速和高转速配合的方式进行旋涂,每旋涂一层即在400℃进行烤胶,重复进行2-6次,最后在700℃下进行退火处理,经测定制备6层达到700nm。对多铁性薄膜层一角进行腐蚀,暴露出可测量电容的下层面电极Q3,如图2所示。
(4)导电线圈层:
在多铁性薄膜层上用喷墨打印或者气溶胶打印的方法制备1μm左右的螺旋Ag导电层,线宽100μm,间距100μm。螺旋线外端作为电感输出端Q2,螺旋线内端作为电感输入端Q1
具体实施方式八:本实施方式提供了一种多用途电感-电容一体化结构的制备方法,具体步骤如下:
(1)清洗基片:
将基片浸泡于去离子水中超声清洗5min,取出后,氮气流吹干表面残留去离子水,再置于无水乙醇中超声清洗5min,取出后氮气流吹干表面残留乙醇,最后置于无水丙酮中超声清洗5min,取出后氮气流吹干表面残留丙酮。
(2)导电层:
在清洗好的基片表面,全部电镀一层100nm左右Ti,再在Ti层上电镀一层700nm左右的Cu,作为电容器的下极板。
(3)复合多铁性薄膜层:
采用溶胶-凝胶法制备BTO和Ni0.5Zn0.5Fe2O4(NZFO)胶体,首先在基片上滴加BTO胶体并将基片置于匀胶机上,以低转速和高转速配合的方式进行旋涂,每旋涂一层即在400℃进行烤胶,重复进行2-3次,然后在BTO薄膜上滴加NZFO胶体,以同样的参数进行匀胶额烤胶,重复进行2-4次,最后在700℃下进行退火处理,即得到复合多铁性薄膜层。对复合多铁性薄膜层一角边缘处进行腐蚀,暴露出可测量电容的下层面电极Q3,如图2所示。
(4)螺旋导电线圈层:
在复合多铁性薄膜层上用喷墨打印或者气溶胶打印的方法制备1μm左右的螺旋Ag导电线圈层,线宽100μm,间距100μm,螺旋线外端作为电感输出端Q2
具体实施方式九:本实施方式与具体实施方式八不同的是,使用溅射的方法制备BTO薄膜和NZFO薄膜。
具体实施方式十:本实施方式与具体实施方式九不同的是,导电线圈层为回形折线导电层。
具体实施方式十一:本实施方式与具体实施方式九不同的是,导电线圈层为蛇形折线导电层。
具体实施方式十二:本实施方式与具体实施方式九不同的是,功能材料薄膜层为BTO薄膜和坡莫合金薄膜。
具体实施方式十三:本实施方式与具体实施方式八不同的是,导电线圈层的材料为Cu。
具体实施方式十四:本实施方式与具体实施方式八不同的是,线宽为50μm,间距为50μm。
具体实施方式十五:本实施方式与具体实施方式八不同的是,制作完导电线圈层以后再做介电材料层,然后做导电线圈层,再做磁性材料层。
具体实施方式十六:本实施方式应用多用途电感电容一体化结构制备电子器件的方法按以下步骤实施:
1、制作滤波器:
(1)清洗基片:
将基片浸泡于去离子水中超声清洗5min,取出后,氮气流吹干表面残留去离子水,再置于无水乙醇中超声清洗5min,取出后氮气流吹干表面残留乙醇,最后置于无水丙酮中超声清洗5min,取出后氮气流吹干表面残留丙酮。
(2)导电层:
在清洗好的基片表面,电镀一层100nm左右Ti,再在Ti层上电镀一层700nm左右的Pt。
(3)单相多铁性薄膜层:
运用溶胶-凝胶法制备BaTiO3(BTO)胶体,通过在胶体中引入Mn元素实现BTO薄膜的掺杂改性,使BTO薄膜具有多铁性。在基片上滴胶体并将基片置于匀胶机上,以低转速和高转速配合的方式进行旋涂,每旋涂一层即在400℃进行烤胶,重复进行2-6次,最后在700℃下进行退火处理,经测定制备6层达到700nm。对多铁性薄膜层一角进行腐蚀,暴露出可测量电容的下层面电极Q3,如图2所示。
(4)导电线圈层:
在单相多铁性薄膜层上用喷墨打印或者气溶胶打印的方法制备1μm左右的螺旋Ag导电线圈层,线宽100μm,间距100μm。螺旋线外端作为电感输出端Q2,螺旋线内端作为电感输入端Q1
(5)电阻层:
在功能材料薄膜层上制作一个电阻点电极Q0,在螺旋导电线圈层的内端Q1和电阻点电极Q0之间连线处填充聚酰亚胺,厚度1μm以上,隔离螺旋导电线圈层,防止对电阻层的影响,将聚酰亚胺层磨平后,在其上磁控溅射1μm厚AZO薄膜作为电阻层,电阻点电极Q0与其上电阻层用导电胶相连。制作完成即为滤波器电子器件,等效电路图如图3,结构平面图如图4。
2、制作直流斩波器
在上述步骤(1)~(4)的基础上,重复(3)、(4)两个步骤,制备出多个电感电容一体化结构,再外接电阻、二极管、场效应晶体管,可以构成直流斩波器,多种直流斩波器如图5所示。

Claims (3)

1.一种多用途电感-电容一体化结构,其特征在于所述结构包括基板、导电层、功能材料薄膜层和导电线圈层,其中:
所述基板上设置有导电层;
所述导电层作为电容器下层面电极Q3,其上设置有功能材料薄膜层;
所述功能材料薄膜层作为电容器介质层和电感磁芯,其上设置有导电线圈层;
所述功能材料薄膜层由介电材料层/磁性材料层复合而成,介电材料层设置在导电层上,磁性材料层设置在介电材料层上,导电线圈层设置在磁性材料层上或介电材料层和磁性材料层之间;
所述介电材料层由有机介电材料、介电陶瓷材料、玻璃、云母中的一种或几种制作而成;
所述磁性材料层由铁氧体、坡莫合金、纳米晶软磁材料中的一种或几种制作而成;
所述导电线圈层作为电容器上层面电极,其导电线圈的外圈末端作为电容器输出信号端Q2,其线圈内端作为电容器输入信号端Q1
所述功能材料薄膜层和导电线圈层的层数相同,至少为一层。
2.根据权利要求1所述的多用途电感-电容一体化结构,其特征在于所述导电线圈层中导电线圈的形状为蛇形线、回形折线或螺旋线。
3.权利要求1-2任一权利要求所述的多用途电感-电容一体化结构在电感、电容一体化滤波器、高通滤波器、低通滤波器、带宽滤波器、直流斩波器中的应用。
CN201810522163.4A 2018-05-28 2018-05-28 一种多用途电感-电容一体化结构 Expired - Fee Related CN108766960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810522163.4A CN108766960B (zh) 2018-05-28 2018-05-28 一种多用途电感-电容一体化结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810522163.4A CN108766960B (zh) 2018-05-28 2018-05-28 一种多用途电感-电容一体化结构

Publications (2)

Publication Number Publication Date
CN108766960A CN108766960A (zh) 2018-11-06
CN108766960B true CN108766960B (zh) 2022-04-08

Family

ID=64002776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810522163.4A Expired - Fee Related CN108766960B (zh) 2018-05-28 2018-05-28 一种多用途电感-电容一体化结构

Country Status (1)

Country Link
CN (1) CN108766960B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381715A (zh) * 2021-06-21 2021-09-10 安徽安努奇科技有限公司 3d滤波电路与3d滤波器
CN113960157A (zh) * 2021-11-03 2022-01-21 广东工业大学 一种双模检测装置及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651033A (zh) * 2009-07-31 2010-02-17 深圳先进技术研究院 电容电感一体化装置
CN202678023U (zh) * 2012-05-02 2013-01-16 深圳顺络电子股份有限公司 一种高自谐振频率和高品质因素的叠层电感
CN106810237A (zh) * 2017-02-13 2017-06-09 哈尔滨工业大学 一种单相多铁陶瓷材料及其制备方法
CN104410257B (zh) * 2014-12-23 2017-12-15 湘潭大学 一种lcl滤波器的无源元件集成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651033A (zh) * 2009-07-31 2010-02-17 深圳先进技术研究院 电容电感一体化装置
CN202678023U (zh) * 2012-05-02 2013-01-16 深圳顺络电子股份有限公司 一种高自谐振频率和高品质因素的叠层电感
CN104410257B (zh) * 2014-12-23 2017-12-15 湘潭大学 一种lcl滤波器的无源元件集成装置
CN106810237A (zh) * 2017-02-13 2017-06-09 哈尔滨工业大学 一种单相多铁陶瓷材料及其制备方法

Also Published As

Publication number Publication date
CN108766960A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
US10801121B2 (en) Chip electronic component and manufacturing method thereof
US8878641B2 (en) Electronic component
JP4591689B2 (ja) Lc複合部品の製造方法
US20160078997A1 (en) Inductor array chip and board having the same
JP2017092431A (ja) 積層インダクタ
KR20140029656A (ko) 코일부품 및 이의 제조 방법
JPH04336405A (ja) ノイズサプレッサ用積層セラミック部品
TW200307958A (en) Common mode choke array
WO1999046784A1 (fr) Module et procede de fabrication correspondant
US20150325510A1 (en) Chip electronic component and method of manufacturing the same
CN108766960B (zh) 一种多用途电感-电容一体化结构
KR930000414B1 (ko) 자기(自己)유도성 인덕터와 수동유도성 인덕터를 포함하는 복합 권선형 적층 인덕터 및 그 제조방법, 그리고 두줄 권선형 적층변성기
US10320356B2 (en) LC composite electronic component, and mounting structure for LC composite electronic component
JP7111060B2 (ja) 積層型コイル部品
JP7260015B2 (ja) 積層型コイル部品及びバイアスティー回路
KR20160128618A (ko) 인덕터
CN103177875B (zh) 层叠陶瓷电子元器件
JP7259545B2 (ja) 積層型コイル部品
JP2002222712A (ja) Lc複合素子
US10958232B2 (en) LC filter
CN107437451B (zh) 电子部件
JP2003133136A (ja) 磁性部品およびその製造方法
JP7306541B2 (ja) バイアスティー回路
JP7260016B2 (ja) 積層型コイル部品
JP7003948B2 (ja) 積層型コイル部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220408