CN108766879A - 晶体管栅极的制备方法及晶体管结构 - Google Patents

晶体管栅极的制备方法及晶体管结构 Download PDF

Info

Publication number
CN108766879A
CN108766879A CN201810686974.8A CN201810686974A CN108766879A CN 108766879 A CN108766879 A CN 108766879A CN 201810686974 A CN201810686974 A CN 201810686974A CN 108766879 A CN108766879 A CN 108766879A
Authority
CN
China
Prior art keywords
layer
grid
conductive silicon
silicon layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810686974.8A
Other languages
English (en)
Other versions
CN108766879B (zh
Inventor
周步康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810686974.8A priority Critical patent/CN108766879B/zh
Publication of CN108766879A publication Critical patent/CN108766879A/zh
Priority to PCT/CN2019/093319 priority patent/WO2020001549A1/en
Priority to US17/100,715 priority patent/US20210074547A1/en
Application granted granted Critical
Publication of CN108766879B publication Critical patent/CN108766879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种晶体管栅极的制备方法和晶体管结构。方法包括：提供衬底，衬底定义有源极区和漏极区；形成栅氧化层，第一多晶硅层，第一隔离氧化层，第二多晶硅层；对第一多晶硅层和第二多晶硅层进行掺杂，以使形成栅极预处理结构；以及进行高温退火，以使掺杂的第一多晶硅层和掺杂的第二多晶硅层的晶粒在受到第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层和第二导电硅层，并使第一导电硅层和第二导电硅层导通；依次形成导电层和介质层；形成保护层且遮盖介质层位于源极区和漏极区之间的间隔之上的部分；以及自介质层开始向下刻蚀直至露出栅氧化层，再刻蚀掉保护层，形成晶体管栅极。上述方法制备出的晶体管。

Description

晶体管栅极的制备方法及晶体管结构
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种晶体管栅极的制备方法和晶体管结构。
背景技术
在半导体集成电路的制备工艺中，金属-氧化物-半导体(metal-oxide-semiconductor，简称MOS)场效应晶体管的栅极经过沉积过程及后续高温退火过程后容易生长出N型硅晶粒的尺寸较大。栅极N型多晶硅晶粒尺寸较大，会导致多晶硅表面粗糙度很高，多晶硅侧面的不均匀造成晶体管有效栅极长度可控性降低，小尺寸下有效栅极长度任何微小的变动都会直接影响到MOS场效应晶体管性能。
因此，如何减小MOS场效应晶体管的栅极的N型硅晶粒的尺寸，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例提供了一种晶体管栅极的制备方法及晶体管结构，以至少解决背景技术中存在的技术问题。
本发明实施例的技术方案是这样实现的，根据本发明的实施例，提供了一种晶体管栅极的制备方法，包括：
本发明实施例还提供了以下技术方案：
一种晶体管栅极的制备方法，包括：
提供衬底，所述衬底中定义有间隔设置的源极区和漏极区；
在所述衬底上表面形成栅氧化层，所述栅氧化层的厚度范围为大于等于2纳米小于等于5纳米；
在所述栅氧化层的上表面形成第一多晶硅层；
在所述第一多晶硅层的上表面形成第一隔离氧化层，所述第一隔离氧化层的厚度范围为大于0.1纳米小于1纳米；
在所述第一隔离氧化层的上表面形成第二多晶硅层；其中，所述第一隔离氧化层用于将所述第一多晶硅层和第二多晶硅层隔开；
对所述第一多晶硅层和所述第二多晶硅层进行掺杂，以使掺杂的所述第一多晶硅层、所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；
对所述栅极预处理结构进行高温退火，以使掺杂的所述第一多晶硅层和掺杂的所述第二多晶硅层在受到所述第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层和第二导电硅层，并使所述第一隔离氧化层的厚度变薄直至所述第一导电硅层和所述第二导电硅层导通；
在高温退火后的所述栅极预处理结构的上表面上依次形成导电层和介质层；
在所述介质层的上表面形成图案化的保护层，且所述保护层遮盖所述介质层位于所述源极区和漏极区之间的间隔之上的部分；以及
利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层，再刻蚀掉所述保护层，以形成晶体管栅极，所述栅氧化层仍覆盖所述源极区和所述漏极区。
一种晶体管结构，包括：
衬底，所述衬底中定义有间隔设置的源极区和漏极区；
栅极氧化层，覆盖所述源极区的部分上表面、所述漏极区的部分上表面及所述源极区和所述漏极区之间外露的所述衬底的上表面，所述栅极氧化层的厚度范围为大于等于2纳米小于等于5纳米；以及
晶体管栅极，设置于所述栅极氧化层上且对准于所述衬底在所述源极区和所述漏极区之间外露的上表面，所述晶体管栅极包括贴附于所述栅极氧化层的多晶导电结构、设置于所述多晶导电结构上的金属导电层，以及覆盖所述金属导电层的介电保护层；
其中，所述多晶导电结构包括：第一栅极导电硅层，形成在所述栅极氧化层之上且位于所述源极区和所述漏极区之间的间隔之上的位置处；第二栅极导电硅层，设置在所述第一栅极导电硅层上，且所述第一栅极导电硅层和所述栅极第二导电硅层导通；栅极的第一隔离氧化层，设置在所述第一栅极导电硅层和所述第二栅极导电硅层之间，以隔离所述第一栅极导电硅层和所述第二栅极导电硅层，所述栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。
本发明实施例由于采用以上技术方案，其具有以下优点：通过形成第一多晶硅层和第二多晶硅层，且通过第一隔离氧化层隔开；之后对各个所述第一多晶硅层和第二多晶硅层进行掺杂，使得掺杂的所述第一多晶硅层和所述第二多晶硅层导电，以使掺杂的所述第一多晶硅层，所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；然后对所述栅极预处理结构进行高温退火，以使掺杂的所述第一多晶硅层和掺杂的所述第二多晶硅层的晶粒在受到所述第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层和第二导电硅层，所述第一隔离氧化层的厚度变薄直至所述第一导电硅层和所述第二导电硅层导通；最后，在高温退火后的所述栅极预处理结构的上表面上依次形成导电层和介质层；在所述介质层的上表面形成图案化的保护层，且所述保护层遮盖所述介质层位于所述源极区和漏极区之间的间隔之上的部分；以及利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层，再刻蚀掉保护层，形成晶体管栅极，所述栅氧化层仍覆盖所述源极区和所述漏极区。这样，本实施例的晶体管栅极的制备方法，所述第一导电硅层和所述第二导电硅层的晶粒的较小，这样可以更精准的控制MOS场效应晶体管器件有效栅极的长度，增强器件的稳定性和一致性。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明一个实施例的晶体管栅极的制备方法的流程图；
图2为图1所示的晶体管栅极的制备方法完成步骤S100的示意图；
图3为图1所示的晶体管栅极的制备方法完成步骤S200的示意图；
图4为图1所示的晶体管栅极的制备方法完成步骤S310的示意图；
图5为图1所示的晶体管栅极的制备方法完成步骤S410的示意图；
图6为图1所示的晶体管栅极的制备方法完成步骤S320的示意图；
图7为图1所示的晶体管栅极的制备方法完成步骤S500的示意图；
图8为图1所示的晶体管栅极的制备方法完成步骤S600的示意图；
图9为图1所示的晶体管栅极的制备方法完成步骤S700的示意图；
图10为图1所示的晶体管栅极的制备方法完成步骤S800的示意图；
图11为图1所示的晶体管栅极的制备方法完成步骤S900的示意图；
图12为图11所示的晶体管栅极的C-C局部剖面图；
图13为本发明又一个实施例的晶体管栅极的制备方法的形成第三多晶硅层后的示意图；
图14为图13所示的晶体管栅极的制备方法的高温退火后的示意图；
图15为图14所示的晶体管栅极的制备方法的制备出的晶体管栅极的示意图；
图16为本发明另一个实施例的晶体管栅极的制备方法的形成第四多晶硅层后的示意图；
图17为图16所示的晶体管栅极的制备方法的高温退火后的示意图；
图18为图17所示的晶体管栅极的制备方法的制备出的晶体管栅极的示意图；
图19在图11所示的晶体管栅极的基础上制备出的晶体管结构的示意图及本发明实施例的晶体管结构的示意图。
附图标记说明：
本发明中：
100 衬底，
110 源极区，
120 漏极区，
200 栅氧化层，
210 栅极氧化层，
310 第一多晶硅层，
320 第二多晶硅层，
330 第三多晶硅层，
340 第四多晶硅层，
310a 掺杂的第一多晶硅层，
320a 掺杂的第二多晶硅层，
311 第一导电硅层，
321 第二导电硅层，
331 第三导电硅层，
341 第四导电硅层，
311a 第一栅极导电硅层，
321a 第二栅极导电硅层，
331a 第三栅极导电硅层，
341a 第四栅极导电硅层，
410 第一隔离氧化层，
420 第二隔离氧化层，
430 第三隔离氧化层，
411 栅极的第一隔离氧化层，
421 栅极的第二隔离氧化层，
431 栅极的第三隔离氧化层，
500 导电层，
510 金属导电层，
600 介质层，
610 介电保护层，
700 保护层，
800 晶体管栅极，
810 多晶导电结构，
900 侧隔离结构，
910 第一侧隔离层，
920 第二侧隔离层，
930 第三侧隔离层。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
实施例一
本发明实施例一提供了一种晶体管栅极的制备方法，如图1所示，包括如下步骤：
如图2所示，步骤S100：提供衬底100，所述衬底中定义有间隔设置的源极区110和漏极区120；
如图3所示，步骤S200：在所述衬底上表面形成栅氧化层200，以覆盖所述源极区110的上表面，所述漏极区120的上表面和所述衬底100外露的上表面，所述栅氧化层的厚度范围为大于等于2纳米小于等于5纳米；
如图4所示，步骤S310：在所述栅氧化层200的上表面形成作为第一多晶硅层310；
如图5所示，步骤S410：在所述第一多晶硅层310的上表面形成第一隔离氧化层410，所述第一隔离氧化层的厚度范围为大于0.1纳米小于1纳米；
如图6所示，步骤S320：在所述第一隔离氧化层410的上表面形成第二多晶硅层320；其中，所述第一隔离氧化层410用于将所述第一多晶硅层310和第二多晶硅层320隔开；
如图7所示，步骤S500：对所述第一多晶硅层310和所述第二多晶硅层320进行掺杂，以使掺杂的所述第一多晶硅层、所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；
在步骤S500中，对所述第一多晶硅层和所述第二多晶硅层掺杂磷元素，从而使得不导电的所述第一多晶硅层和所述第二多晶硅层被掺杂磷元素后形成导电的掺杂的所述第一多晶硅层和掺杂的第二多晶硅层；以使掺杂的所述第一多晶硅层、所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；以及
如图8所示，步骤S600：对所述栅极预处理结构进行高温退火，以使掺杂的所述第一多晶硅层和掺杂的所述第二多晶硅层的晶粒在受到所述第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层311和第二导电硅层321，并使所述第一隔离氧化层的厚度变薄直至所述第一导电硅层311和所述第二导电硅层321导通；
如图9所示，步骤S700：在高温退火后的所述栅极预处理结构的上表面上依次形成导电层500和介质层600；
如图10所示，步骤S800：在所述介质层的上表面形成图案化的保护层700，且所述保护层遮盖所述介质层位于所述源极区和漏极区之间的间隔之上的部分；以及
如图11所示，步骤S900：利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层，再刻蚀掉保护层，以形成晶体管栅极800，所述栅氧化层仍覆盖所述源极区110和所述漏极区120。
本发明实施例的晶体管栅极的制备方法，通过形成第一多晶硅层和第二多晶硅层，且通过第一隔离氧化层隔开；之后对各个所述第一多晶硅层和第二多晶硅层进行掺杂，使得掺杂的所述第一多晶硅层和所述第二多晶硅层导电，以使掺杂的所述第一多晶硅层，所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；然后对所述栅极预处理结构进行高温退火，以使掺杂的所述第一多晶硅层和掺杂的所述第二多晶硅层的晶粒在受到所述第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层和第二导电硅层，所述第一隔离氧化层的厚度变薄直至所述第一导电硅层和所述第二导电硅层导通；最后，在高温退火后的所述栅极预处理结构的上表面上依次形成导电层和介质层；在所述介质层的上表面形成图案化的保护层，且所述保护层遮盖所述介质层位于所述源极区和漏极区之间的间隔之上的部分；以及利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层，再刻蚀掉保护层，以形成晶体管栅极，所述栅氧化层仍覆盖所述源极区和所述漏极区。这样，本实施例的晶体管栅极的制备方法，所述第一导电硅层和所述第二导电硅层的晶粒的较小，第一导电硅层和所述第二导电硅层表面粗糙度较小，这样可以更精准的控制MOS场效应晶体管器件有效栅极的长度，增强器件的稳定性和一致性。
需要说明的是，源极区和漏极区的离子掺杂可以是在步骤S100中进行，也可以在晶体管栅极形成后进行源极区和漏极区的离子掺杂。
在步骤S900种利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层的步骤包括：
如图11所示，所述第一导电硅层和所述第二导电硅层被刻蚀形成第一栅极导电硅层311a和第二栅极导电硅层321a，所述第一栅极导电硅层311a和第二栅极导电硅层321a两侧面的表面粗糙度的取值范围为大于等于3％小于等于10％。图12示出了晶体管栅极的第二栅极导电硅层的C-C局部剖面图。第二栅极导电硅层的晶粒越小，第二栅极导电硅层331两侧面的表面粗糙度越小，其中，第二栅极导电硅层两侧面的表面粗糙度用(a-b)/a表示，a是所述第二栅极导电硅层两侧面最远水平距离值(即最高点之间的水平距离值)，b是所述第二栅极导电硅层两侧面最近水平距离值(即最低点之间的水平距离值)，所述第二栅极导电硅层两侧面分别是第二栅极导电硅层朝向所述源极区的侧面和所述第二栅极导电硅层朝向漏极区的侧面。
可知，第一栅极导电硅层两侧面的表面粗糙度也用(a-b)/a表示，a是所述第一栅极导电硅层两侧面最远水平距离值(即最高点之间的水平距离值)，b是所述第一栅极导电硅层两侧面最近水平距离值(即最低点之间的水平距离值)，所述第一栅极导电硅层两侧面分别是第一栅极导电硅层朝向所述源极区的侧面和所述第一栅极导电硅层朝向所述漏极区的侧面。
第一栅极导电硅层两侧面最低点和第二栅极导电硅层两侧面最低点之间的最短的水平距离中是有效栅极长度。
图2至图8示出了第一隔离氧化层将第一多晶硅层和第二多晶硅层隔开的制备方法，晶体管的制备方法还可以采用通过设置第一隔离氧化层和第二隔离氧化层将第一多晶硅层，第二多晶硅层和第三多晶硅层隔开的方式制备，也可以采用通过设置第一隔离氧化层，第二隔离氧化层和第三隔离氧化层将第一多晶硅层，第二多晶硅层，第三多晶硅层和第四多晶硅层隔开的方式制备。
通过设置第一隔离氧化层和第二隔离氧化层将第一多晶硅层，第二多晶硅层和第三多晶硅层隔开的方式制备方法，在步骤S320之后，还包括以下步骤：
如图13所示，步骤S420：在所述第二多晶硅层320的上表面形成第二隔离氧化层420，所述第二隔离氧化层的厚度范围为大于0.01纳米小于1纳米；
如图13所示，步骤S330：在所述第二隔离氧化层的上表面形成第三多晶硅层330；其中，所述第二隔离氧化层420用于将所述第二多晶硅层320和第三多晶硅层330隔开；
在所述栅极预处理结构的形成步骤中，还对所述第三多晶硅层进行掺杂；
如图14所示，对所述栅极预处理结构进行高温退火的步骤中，还使掺杂的所述第二多晶硅层和掺杂的所述第三多晶硅层的晶粒在受到所述第二隔离氧化层的隔开限制下生长形成为再结晶的所述第二导电硅层321和第三导电硅层331，并使所述第二隔离氧化层的厚度变薄直至且所述第二导电硅层321和所述第三导电硅层331导通。
通过设置第一隔离氧化层和第二隔离氧化层将第一多晶硅层，第二多晶硅层和第三多晶硅层隔开的方式制备方法制备出的晶体管栅极，如图15所示。
通过设置第一隔离氧化层，第二隔离氧化层和第三隔离氧化层将第一多晶硅层，第二多晶硅层，第三多晶硅层和第四多晶硅层隔开的方式制备方法，在步骤S330之后，还包括以下步骤：
如图16所示，步骤S430：在所述第三多晶硅层330的上表面形成第三隔离氧化层430，所述第三隔离氧化层的厚度范围为大于0.01纳米小于1纳米；
如图16所示，步骤S340：在所述第三隔离氧化层的上表面形成第四多晶硅层340；其中，所述第三隔离氧化层430用于将所述第三多晶硅层330和第四多晶硅层340隔开。
在所述栅极预处理结构的形成步骤中，还对所述第四多晶硅层进行掺杂；
如图17所示，对所述栅极预处理结构进行高温退火的步骤中，还使掺杂的所述第三多晶硅层和掺杂的所述第四多晶硅层的晶粒在受到第三隔离氧化层的隔开限制下生长形成为再结晶的所述第三导电硅层331和第四导电硅层341，并使所述第三隔离氧化层的厚度变薄直至所述第三导电硅层331和所述第四导电硅层341导通。
通过设置第一隔离氧化层，第二隔离氧化层和第三隔离氧化层将第一多晶硅层，第二多晶硅层，第三多晶硅层和第四多晶硅层隔开的方式制备方法制备出的晶体管栅极，如图18所示。
在高温退火后，如果晶体管栅极的厚度是定值，那么可以通过设置第一隔离氧化层将第一多晶硅层和第二多晶硅层隔开的方式制备，还可以采用上述通过设置第一隔离氧化层和第二隔离氧化层将第一多晶硅层，第二多晶硅层和第三多晶硅层隔开的方式制备，也可以采用通过设置第一隔离氧化层，第二隔离氧化层和第三隔离氧化层将第一多晶硅层，第二多晶硅层，第三多晶硅层和第四多晶硅层隔开的方式制备。
关于第一多晶硅层和第二多晶硅层厚度的要求。在形成所述第一多晶硅层和第二多晶硅层时，所述第一多晶硅层和第二多晶硅层的单层厚度范围分别为大于等于10纳米小于等于30纳米。所述第三多晶硅层和第四多晶硅层的单层厚度范围也分别为大于等于10纳米小于等于30纳米。
关于在对所述第一多晶硅层和所述第二多晶硅层进行掺杂的步骤中，通过离子注入工艺掺杂磷元素。
关于第一隔离氧化层的材料，第一隔离氧化层的材料采用包括氧和硅的化合物，如第一隔离氧化层的材料包括二氧化硅。第二隔离氧化层和第三隔离氧化层的材料包括二氧化硅层。
在图11的基础上，在利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层之后，所述制备方法还包括：
如图19所示，对所述栅氧化层200进行刻蚀形成栅极氧化层210，以露出所述源极区的上表面中远离所述晶体管栅极的部分和所述漏极区的上表面中远离所述晶体管栅极的部分；
如图19所示，形成侧隔离结构900，所述侧隔离结构900贴附于所述晶体管栅极的侧面，且覆盖所述源极区的上表面中露出的部分、所述漏极区的上表面中露出的部分、以及所述栅极氧化层的上表面中露出的部分。侧隔离结构将晶体管栅极的侧面，所述源极区的上表面中露出的部分、所述漏极区的上表面中露出的部分、以及所述栅极氧化层的上表面中露出的部分进行了隔离。
图19示出了一种侧隔离结构900，包括三层，依次为第一侧隔离层910，第二侧隔离层920和第三侧隔离层930。在形成侧隔离结构时，可以利用晶体管结构的制备方法中其他必需的工艺步骤，一并形成侧隔离结构中的结构。
实施例二
本发明实施例二提供一种实施例一制备出的晶体管结构，如图19所示，包括：
衬底100，所述衬底中定义有包括间隔设置的源极区110和漏极区120；
栅极氧化层210，覆盖所述源极区的部分上表面、所述漏极区的部分上表面及所述源极区和所述漏极区之间外露的所述衬底的上表面，所述栅极氧化层的厚度范围为大于等于2纳米小于等于5纳米；以及
晶体管栅极800，设置于所述栅极氧化层上且对准于所述衬底在所述源极区和所述漏极区之间外露的上表面，如图11所示，所述晶体管栅极包括贴附于所述栅极氧化层的多晶导电结构810、设置于所述多晶导电结构上的金属导电层510，以及覆盖所述金属导电层的介电保护层610；
其中，如图11所示，所述多晶导电结构810包括：第一栅极导电硅层311a，形成在所述栅极氧化层之上且位于所述源极区和所述漏极区之间的间隔之上的位置处；第二栅极导电硅层321a，设置在所述第一栅极导电硅层上，且所述第一栅极导电硅层和所述第二栅极导电硅层导通；栅极的第一隔离氧化层，设置在所述第一栅极导电硅层和所述第二栅极导电硅层之间，以隔离所述第一栅极导电硅层和所述第二栅极导电硅层，所述栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。
本发明实施例的晶体管栅极通过栅极的第一隔离氧化层将分别位于栅极的第一隔离氧化层下方的第一栅极导电硅层和上方的第二栅极导电硅层隔开，这样，由于栅极的第一隔离氧化层的存在，在制备第一栅极导电硅层和第二栅极导电硅层必须的高温退火过程中，第一栅极导电硅层和下方的第二栅极导电硅层在厚度方向受到限制，第一栅极导电硅层和第二栅极导电硅层的晶粒尺寸受到限制，使得第一栅极导电硅层和第二栅极导电硅层的晶粒尺寸较小。这样，本实施例的晶体管结构的第一栅极导电硅层和第二栅极导电硅层的晶粒的较小，第一栅极导电硅层和第二栅极导电硅层表面粗糙度较小，这样可以更精准的控制MOS场效应晶体管器件有效栅极的长度，增强器件的稳定性和一致性。
图12示出了晶体管栅极的第二栅极导电硅层的C-C局部剖面图。第二栅极导电硅层的晶粒越小，第二栅极导电硅层331两侧面的表面粗糙度越小，其中，第二栅极导电硅层两侧面的表面粗糙度用(a-b)/a表示，a是所述第二栅极导电硅层两侧面最远水平距离值(即最高点之间的水平距离值)，b是所述第二栅极导电硅层两侧面最近水平距离值(即最低点之间的水平距离值)，所述第二栅极导电硅层两侧面分别是第二栅极导电硅层朝向所述源极区的侧面和所述第二栅极导电硅层朝向漏极区的侧面。第二栅极导电硅层的两侧面的表面粗糙度的取值范围为大于等于3％小于等于10％。
可知，第一栅极导电硅层两侧面的表面粗糙度也用(a-b)/a表示，a是所述第一栅极导电硅层两侧面最远水平距离值(即最高点之间的水平距离值)，b是所述第一栅极导电硅层两侧面最近水平距离值(即最低点之间的水平距离值)，所述第一栅极导电硅层两侧面分别是第一栅极导电硅层朝向所述源极区的侧面和所述第一栅极导电硅层朝向所述漏极区的侧面。第一栅极导电硅层的表面粗糙度的取值范围为大于等于3％小于等于10％。
第一栅极导电硅层两侧面最低点和第二栅极导电硅层两侧面最低点之间的最短的水平距离中是有效栅极长度。
图11示出了仅包括栅极的第一隔离氧化层将第一栅极导电硅层和第二栅极导电硅层隔开的晶体管结构，晶体管的还可以采用通过设置栅极的第一隔离氧化层和栅极的第二隔离氧化层将第一栅极导电硅层，第二栅极导电硅层和第三栅极导电硅层隔开的晶体管结构，也可以采用通过设置栅极的第一隔离氧化层，栅极的第二隔离氧化层和栅极的第三隔离氧化层将第一栅极导电硅层，第二栅极导电硅层，第三栅极导电硅层和第四栅极导电硅层隔开的晶体管结构。
如图15所示，通过设置栅极的第一隔离氧化层和栅极的第二隔离氧化层将第一栅极导电硅层，第二栅极导电硅层和第三栅极导电硅层隔开的晶体管结构的晶体管栅极的多晶导电结构还包括：
栅极的第二隔离氧化层421，覆盖所述第二栅极导电硅层321a；
第三栅极导电硅层331a，覆盖所述栅极的第二隔离氧化层421，且所述第二栅极导电硅层和所述第三栅极导电硅层导通；
其中，所述栅极的第二隔离氧化层的厚度范围为大于0.1纳米小于1纳米。
如图18所示，通过设置栅极的第一隔离氧化层，栅极的第二隔离氧化层和栅极的第三隔离氧化层将第一栅极导电硅层，第二栅极导电硅层，第三栅极导电硅层和第四栅极导电硅层隔开的晶体管栅极的多晶导电结构还包括：
栅极的第三隔离氧化层431，覆盖所述第三栅极导电硅层331a；
第四栅极导电硅层341a，覆盖所述栅极的第三隔离氧化层431，且所述第三栅极导电硅层和所述第四栅极导电硅层导通；
其中，所述栅极的第三隔离氧化层的厚度范围为大于0.1纳米小于1纳米。
如果晶体管栅极的厚度是定值，那么可以通过设置栅极的第一隔离氧化层将第一栅极导电硅层和第二栅极导电硅层隔开的方式实现，还可以采用通过设置栅极的第一隔离氧化层和栅极的第二隔离氧化层将第一栅极导电硅层，第二栅极导电硅层和第三栅极导电硅层隔开的方式实现，也可以采用通过设置栅极的第一隔离氧化层，栅极的第二隔离氧化层和栅极的第三隔离氧化层将第一栅极导电硅层，第二栅极导电硅层，第三栅极导电硅层和第四栅极导电硅层隔开的方式实现。
关于第一栅极导电硅层和第二栅极导电硅层厚度的要求。所述第一栅极导电硅层和第二栅极导电硅层的单层厚度范围分别为大于等于10纳米小于等于30纳米。所述第三栅极导电硅层和第四栅极导电硅层的单层厚度范围也分别为大于等于10纳米小于等于30纳米。
关于栅极的第一隔离氧化层的材料，栅极的第一隔离氧化层的材料包括氧和硅的化合物，如栅极的第一隔离氧化层的材料包括二氧化硅。栅极的第二隔离氧化层和栅极的第三隔离氧化层的材料包括二氧化硅层。
如图19所示，晶体管结构还包括侧隔离结构，所述侧隔离结构贴附于所述晶体管栅极的侧面，且覆盖所述源极区的上表面中露出部分、所述漏极区的上表面中露出的部分、所述栅极氧化层的上表面中露出的部分。侧隔离结构将晶体管栅极的侧面，所述源极区的上表面中露出的部分、所述漏极区的上表面中露出的部分、所述栅极氧化层的上表面中露出的部分进行了隔离。
图19示出了一种侧隔离结构900，包括三层，依次为第一侧隔离层910，第二侧隔离层920和第三侧隔离层930。在形成侧隔离结构时，可以利用晶体管结构的制备方法中其他必需的工艺步骤，一并形成侧隔离结构中的结构。
在本发明及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种晶体管栅极的制备方法，其特征在于，包括：
提供衬底，所述衬底中定义有间隔设置的源极区和漏极区；
在所述衬底上表面形成栅氧化层，所述栅氧化层的厚度范围为大于等于2纳米小于等于5纳米；
在所述栅氧化层的上表面形成第一多晶硅层；
在所述第一多晶硅层的上表面形成第一隔离氧化层，所述第一隔离氧化层的厚度范围为大于0.1纳米小于1纳米；
在所述第一隔离氧化层的上表面形成第二多晶硅层；其中，所述第一隔离氧化层用于将所述第一多晶硅层和第二多晶硅层隔开；
对所述第一多晶硅层和所述第二多晶硅层进行掺杂，以使掺杂的所述第一多晶硅层、所述第一隔离氧化层和掺杂的所述第二多晶硅层形成栅极预处理结构；
对所述栅极预处理结构进行高温退火，以使掺杂的所述第一多晶硅层和掺杂的所述第二多晶硅层在受到所述第一隔离氧化层的隔开限制下同时且个别地生长形成为再结晶的第一导电硅层和第二导电硅层，并使所述第一隔离氧化层的厚度变薄直至所述第一导电硅层和所述第二导电硅层导通；
在高温退火后的所述栅极预处理结构的上表面上依次形成导电层和介质层；
在所述介质层的上表面形成图案化的保护层，且所述保护层遮盖所述介质层位于所述源极区和漏极区之间的间隔之上的部分；以及
利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层，再刻蚀掉所述保护层，以形成晶体管栅极，所述栅氧化层仍覆盖所述源极区和所述漏极区。
2.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，还包括：
在所述第二多晶硅层的上表面形成第二隔离氧化层，所述第二隔离氧化层的厚度范围为大于0.01纳米小于1纳米；
在所述第二隔离氧化层的上表面形成第三多晶硅层；其中，所述第二隔离氧化层用于将所述第二多晶硅层和第三多晶硅层隔开；
在所述栅极预处理结构的形成步骤中，还对所述第三多晶硅层进行掺杂；对所述栅极预处理结构进行高温退火的步骤中，还使掺杂的所述第三多晶硅层在受到所述第二隔离氧化层的隔开限制下生长形成为再结晶的第三导电硅层，并使所述第二隔离氧化层的厚度变薄直至所述第三导电硅层和所述第二导电硅层导通。
3.根据权利要求2所述的晶体管栅极的制备方法，其特征在于，还包括：
在所述第三多晶硅层的上表面形成第三隔离氧化层，所述第三隔离氧化层的厚度范围为大于0.01纳米小于1纳米；
在所述第三隔离氧化层的上表面形成第四多晶硅层；其中，所述第三隔离氧化层用于将所述第三多晶硅层和第四多晶硅层隔开；
在所述栅极预处理结构的形成步骤中，还对所述第四多晶硅层进行掺杂；
对所述栅极预处理结构进行高温退火的步骤中，还使掺杂的所述第四多晶硅层在受到第三隔离氧化层的隔开限制下生长形成为再结晶的第四导电硅层，并使所述第三隔离氧化层的厚度变薄直至所述第四导电硅层和所述第三导电硅层导通。
4.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，在利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层的步骤包括：
所述第一导电硅层和所述第二导电硅层被刻蚀形成第一栅极导电硅层和第二栅极导电硅层，所述第一栅极导电硅层和第二栅极导电硅层两侧面的表面粗糙度的取值范围均为大于等于3％小于等于10％；
其中，所述第一栅极导电硅层两侧面分别是所述第一栅极导电硅层朝向所述源极区的侧面和所述第一栅极导电硅层朝向所述漏极区的侧面，所述第二栅极导电硅层两侧面分别是所述第二栅极导电硅层朝向所述源极区的侧面和所述第二栅极导电硅层朝向漏极区的侧面。
5.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，在形成所述第一多晶硅层和所述第二多晶硅层时，所述第一多晶硅层和所述第二多晶硅层的单层厚度范围均为大于等于10纳米小于等于30纳米。
6.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，在利用所述图案化的保护层自所述介质层开始向下刻蚀直至露出所述栅氧化层之后，所述制备方法还包括：
对所述栅氧化层进行刻蚀形成栅极氧化层，以露出所述源极区的上表面中远离所述晶体管栅极的部分和所述漏极区的上表面中远离所述晶体管栅极的部分；
形成侧隔离结构，所述侧隔离结构贴附于所述晶体管栅极的侧面，且覆盖所述源极区的上表面中露出的部分、所述漏极区上表面中露出的部分、以及所述栅极氧化层的上表面中露出的部分。
7.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，在对所述第一多晶硅层和所述第二多晶硅层进行掺杂的步骤中，通过离子注入工艺进行掺杂。
8.根据权利要求1所述的晶体管栅极的制备方法，其特征在于，所述第一隔离氧化层的材料包括二氧化硅。
9.一种晶体管结构，其特征在于，包括：
衬底，所述衬底中定义有间隔设置的源极区和漏极区；
栅极氧化层，覆盖所述源极区的部分上表面、所述漏极区的部分上表面及所述源极区和所述漏极区之间外露的所述衬底的上表面，所述栅极氧化层的厚度范围为大于等于2纳米小于等于5纳米；以及
晶体管栅极，设置于所述栅极氧化层上且对准于所述衬底在所述源极区和所述漏极区之间外露的上表面，所述晶体管栅极包括贴附于所述栅极氧化层的多晶导电结构、设置于所述多晶导电结构上的金属导电层，以及覆盖所述金属导电层的介电保护层；
其中，所述多晶导电结构包括：第一栅极导电硅层，形成在所述栅极氧化层之上且位于所述源极区和所述漏极区之间的间隔之上的位置处；第二栅极导电硅层，设置在所述第一栅极导电硅层上，且所述第一栅极导电硅层和所述栅极第二导电硅层导通；栅极的第一隔离氧化层，设置在所述第一栅极导电硅层和所述第二栅极导电硅层之间，以隔离所述第一栅极导电硅层和所述第二栅极导电硅层，所述栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。
10.根据权利要求9所述的晶体管结构，其特征在于，所述多晶导电结构还包括：
栅极的第二隔离氧化层，覆盖所述第二栅极导电硅层；
第三栅极导电硅层，覆盖所述栅极的第二隔离氧化层，且所述第二栅极导电硅层和所述第三栅极导电硅层导通；
其中，所述栅极的第二隔离氧化层的厚度范围为大于0.1纳米小于1纳米。
11.根据权利要求10所述的晶体管结构，其特征在于，所述多晶导电结构还包括：
栅极的第三隔离氧化层，覆盖所述第三栅极导电硅层；
第四栅极导电硅层，覆盖所述栅极的第三隔离氧化层，且所述第三栅极导电硅层和所述第四栅极导电硅层导通；
其中，所述栅极的第三隔离氧化层的厚度范围为大于0.1纳米小于1纳米。
12.根据权利要求9所述的晶体管结构，其特征在于，所述第一栅极导电硅层和所述第二栅极导电硅层的表面粗糙度的各自的取值范围为大于等于3％小于等于10％。
13.根据权利要求9所述的晶体管结构，其特征在于，所述第一栅极导电硅层和第二栅极导电硅层的单层厚度范围为大于等于10纳米小于等于30纳米。
14.根据权利要求9所述的晶体管结构，其特征在于，还包括侧隔离结构，所述侧隔离结构贴附于所述晶体管栅极的侧面，且覆盖所述源极区的上表面中露出的部分、所述漏极区的上表面中的露出的部分、以及所述栅极氧化层的上表面中露出的部分。
CN201810686974.8A 2018-06-28 2018-06-28 晶体管栅极的制备方法及晶体管结构 Active CN108766879B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810686974.8A CN108766879B (zh) 2018-06-28 2018-06-28 晶体管栅极的制备方法及晶体管结构
PCT/CN2019/093319 WO2020001549A1 (en) 2018-06-28 2019-06-27 Method for fabricating transistor gate, as well as transistor structure
US17/100,715 US20210074547A1 (en) 2018-06-28 2020-11-20 Method for fabricating transistor gate, as well as transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810686974.8A CN108766879B (zh) 2018-06-28 2018-06-28 晶体管栅极的制备方法及晶体管结构

Publications (2)

Publication Number Publication Date
CN108766879A true CN108766879A (zh) 2018-11-06
CN108766879B CN108766879B (zh) 2023-08-11

Family

ID=63974423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810686974.8A Active CN108766879B (zh) 2018-06-28 2018-06-28 晶体管栅极的制备方法及晶体管结构

Country Status (3)

Country Link
US (1) US20210074547A1 (zh)
CN (1) CN108766879B (zh)
WO (1) WO2020001549A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020001549A1 (en) * 2018-06-28 2020-01-02 Changxin Memory Technologies, Inc. Method for fabricating transistor gate, as well as transistor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221744B1 (en) * 1999-01-20 2001-04-24 United Microelectronics Corp. Method for forming a gate
JP2003077935A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置の製造方法
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933740A (en) * 1996-04-30 1999-08-03 Texas Instruments Incorporated RTP booster to semiconductor device anneal
US6235587B1 (en) * 1999-10-13 2001-05-22 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region
US6329273B1 (en) * 1999-10-29 2001-12-11 Advanced Micro Devices, Inc. Solid-source doping for source/drain to eliminate implant damage
US7329582B1 (en) * 2005-06-15 2008-02-12 Advanced Micro Devices, Inc. Methods for fabricating a semiconductor device, which include selectively depositing an electrically conductive material
US7811877B2 (en) * 2007-07-16 2010-10-12 Applied Materials, Inc. Method of controlling metal silicide formation
CN101807576A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 纳米晶浮栅非易失存储器及其制作方法
KR20110090442A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8470660B2 (en) * 2011-09-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
CN108766879B (zh) * 2018-06-28 2023-08-11 长鑫存储技术有限公司 晶体管栅极的制备方法及晶体管结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221744B1 (en) * 1999-01-20 2001-04-24 United Microelectronics Corp. Method for forming a gate
JP2003077935A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置の製造方法
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020001549A1 (en) * 2018-06-28 2020-01-02 Changxin Memory Technologies, Inc. Method for fabricating transistor gate, as well as transistor structure

Also Published As

Publication number Publication date
US20210074547A1 (en) 2021-03-11
WO2020001549A1 (en) 2020-01-02
CN108766879B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN101427379B (zh) 具有双层钝化的晶体管及方法
CN107887384A (zh) 半导体器件及其制造方法及包括该器件的电子设备
JP3309078B2 (ja) 電界効果トランジスタの製造方法
JP2804539B2 (ja) 半導体装置およびその製造方法
JP2002299636A (ja) 垂直型チャネルを有する超微細ｍｏｓトランジスタ及びその製造方法
GB1567808A (en) Semiconductor devices and method of manufacturing the same
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
US20110316051A1 (en) Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device
JPS58138076A (ja) ソ−ス・ベ−ス間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法
JPH01123476A (ja) 半導体装置およびその製法
CN108766879A (zh) 晶体管栅极的制备方法及晶体管结构
JPS6317560A (ja) Ｍｏｓ型半導体装置
CN208256680U (zh) 晶体管结构
CN109449121A (zh) 半导体器件及其制造方法及包括该器件的电子设备
US8178429B1 (en) Nanofabrication using dip pen nanolithography and metal oxide chemical vapor deposition
JPH0897410A (ja) 自己整合した横型ｄｍｏｓトランジスタの製造法
JPS63215068A (ja) 半導体装置およびその製造方法
US3700976A (en) Insulated gate field effect transistor adapted for microwave applications
US10439045B1 (en) Flipped VFET with self-aligned junctions and controlled gate length
TW201417165A (zh) 利用板氧化物層來增加半導體元件中塊氧化物厚度之技術
US7510957B2 (en) Complimentary lateral III-nitride transistors
CN115084215B (zh) 功率半导体器件制造方法
US20050136595A1 (en) Method for manufacturing semiconductor device
TWI795286B (zh) 浮動保護環耐壓的穩定方法
JPH03201564A (ja) ラテラル型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant