CN108735598A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN108735598A
CN108735598A CN201810329352.XA CN201810329352A CN108735598A CN 108735598 A CN108735598 A CN 108735598A CN 201810329352 A CN201810329352 A CN 201810329352A CN 108735598 A CN108735598 A CN 108735598A
Authority
CN
China
Prior art keywords
gas
film
plasma
face
handled object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810329352.XA
Other languages
English (en)
Other versions
CN108735598B (zh
Inventor
熊仓翔
田端雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108735598A publication Critical patent/CN108735598A/zh
Application granted granted Critical
Publication of CN108735598B publication Critical patent/CN108735598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

本发明提供一种能够良好地进行立体图案的形成的各向异性蚀刻的技术。在一个实施方式中，提供被处理体的蚀刻方法。被处理体包括支承基体和被处理层，被处理层设置在支承基体的主面并包括多个凸区域，多个凸区域分别延伸到主面的上方，多个凸区域各自的端面在从所述主面上看时露出。该方法包括：在多个凸区域各自的端面形成膜的第一步骤；对通过第一步骤形成的膜进行各向异性蚀刻，有选择地使一个或多个端面露出的第二步骤；和将通过第二步骤而露出的端面按每一原子层进行各向异性蚀刻的第三步骤，其中，被处理层包含硅氮化物，膜包含硅氧化物。

Description

蚀刻方法
技术领域
本发明的实施方式涉及被处理体的蚀刻方法。
背景技术
在半导体的制造中，伴随半导体元件的精细化要求高精细的配线图案的形成。在这样的配线图案的形成中，高选择比的蚀刻处理成为必须的。在专利文献1中，公开了涉及蚀刻方法的技术。专利文献1的蚀刻方法，作为对覆盖氧化硅膜的硅氮化膜进行蚀刻的蚀刻气体使用CH3F气体和O2气体的混合气体，将混合气体的O2气体对CH3F气体的混合比(O2/CH3F)设定为4～9。在专利文献2，公开了形成具有多个膜的间隔物的蚀刻方法的技术。专利文献2的蚀刻方法进行多阶段的处理，即：对硅氮化物具有高选择性的low-k材料进行各向不同的蚀刻(各向异性蚀刻)，之后对low-k材料进行具有高选择性的SiN的各向同性蚀刻。专利文献3中公开了关于使用ALD(Atomic Layer Deposition)和CVD(Chemical VaporDeposition)的薄膜的形成的技术。。
现有技术文献
专利文献
专利文献1：日本特开2003-229418号公报
专利文献2：日本特开2015-159284号公报
专利文献3：美国专利申请公开第2016/0163556号说明书
专利文献4：日本特表2012-505530号公报
发明内容
发明想要解决的技术问题
在分别具有高度不同的多个端面(成为蚀刻对象的面)的复杂的立体图案的形成中，在有选择地仅对多个端面中的特定的端面进行蚀刻时，当使用具有比较高的堆积性的蚀刻气体时，堆积物在通过蚀刻形成的图案的槽中纵横比比较高的区域中生成，当使用具有比较低的堆积性的蚀刻气体时，进行选择比比较低的蚀刻，会产生对应于图案的疏密图案的槽以具有不均匀的宽度的方式形成等的各种问题，由此，立体图案的形成变得困难。因此，期望能够良好地进行立体图案的形成的各向异性蚀刻。
用于解决技术问题的技术方案
在一个实施方式中，提供被处理体的蚀刻方法。一种被处理体的蚀刻方法，被处理体包括支承基体和被处理层，被处理层设置在支承基体的主面并包括多个凸区域，多个凸区域分别延伸到主面的上方，多个凸区域各自的端面在从主面上看时露出。该方法包括：在多个凸区域各自的端面形成膜的第一步骤；对通过第一步骤形成的膜进行各向异性蚀刻，有选择地使一个或多个端面露出的第二步骤；和对通过第二步骤露出的端面按每一原子层进行各向异性蚀刻的第三步骤，其中，被处理层包含硅氮化物，膜包含硅氧化物。
在上述方法中，对各个具有端面的多个凸区域，首先通过第一步骤在各端面形成膜，通过第二步骤有选择地仅将特定的一个或多个端面上的膜除去，通过第三步骤，仅将在所述第二步骤中被除去而露出了的端面按每一原子层各向异性蚀刻。因此，能够仅对多个凸区域的各端面中的特定的一个或多个端面进行高精细的各向异性蚀刻。
在一个实施方式中，膜包括第一膜和第二膜，第一步骤包括：保形地形成第一膜的第四步骤；和在第一膜上形成第二膜的第五步骤，在第五步骤中以越离开主面膜厚越增加的方式形成第二膜。通过第一步骤形成的膜的膜厚根据离支承基体的主面的距离而不同，因此设置有膜厚比较薄的膜的端面通过第二步骤被有选择地露出。
在一个实施方式中，在第四步骤中，反复执行第一流程来保形地形成第一膜，其中，第一流程包括：对配置被处理体的空间供给第一气体的第六步骤；在执行第六步骤之后对配置被处理体的空间进行吹扫的第七步骤；在执行第七步骤之后在配置被处理体的空间中生成第二气体的等离子体的第八步骤；和在执行第八步骤之后对配置被处理体的空间进行吹扫的第九步骤，第一气体包含含有有机基团的氨基硅烷类气体，第二气体包含氧原子，在第六步骤中不生成第一气体的等离子体。在被处理层的多个凸区域的各端面，均能够保形地形成均匀的膜厚的氧化硅膜。
在一个实施方式中，第一气体包含单氨基硅烷。使用包含单氨基硅烷的第一气体在第六步骤中能够进行硅的反应前体的形成。
在一个实施方式中，第一气体中含有的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。另外，第一气体中含有的氨基硅烷类气体包含具有1～3个氨基的氨基硅烷。第一气体中包含的氨基硅烷类气体能够使用具有1～3个硅原子的氨基硅烷。另外，第一气体中含有的氨基硅烷类气体能够使用具有1～3个氨基的氨基硅烷。
在一个实施方式中，在第五步骤中在配置被处理体的空间中生成第三气体的等离子体，第三气体含有硅原子且含有氯原子或者氢原子。另外，第三气体含有SiCl4气体或者SiH4气体。利用包含硅原子且包含氯原子或者氢原子的第三气体、例如包含SiCl4气体或者SiH4气体的第三气体的等离子体，在第五步骤前的第四步骤中能够对保形地形成的氧化硅膜的第一膜上进一步形成氧化硅膜的第二膜。
在一个实施方式中，在第五步骤中，反复地执行第二流程来形成第二膜，其中，第二流程包括：对配置被处理体的空间供给第四气体的第十步骤；在执行第十步骤之后对配置被处理体的空间进行吹扫的第十一步骤；在执行第十一步骤之后在配置被处理体的空间中生成第五气体的等离子体的第十二步骤；和在执行第十二步骤之后对配置被处理体的空间进行吹扫的第十三步骤，第四气体包含硅原子和氯原子，第五气体包含氧原子，在第十步骤中不生成第四气体的等离子体。第四气体能够包含含有SiCl4气体和Ar气体的混合气体。通过反复执行包括第十步骤和第十二步骤的第二流程，其中，第十步骤例如使用包含含有SiCl4气体和Ar气体的混合气体的第四气体，第十二步骤使用包含氧原子的第五气体的等离子体，能够对在第五步骤前的第四步骤中保形地形成的氧化硅膜的第一膜上进一步形成氧化硅膜的第二膜
在一个实施方式中，在第二步骤中，在配置被处理体的空间中生成第六气体的等离子体，并对该第六气体的等离子体施加偏置电力，第六气体包含氟碳类气体。通过使用氟碳类气体的等离子体的各向异性蚀刻，能够将设置有比较薄的膜厚的膜的端面有选择地露出。
在一个实施方式中，在第三步骤中，反复地执行第三流程，将通过第二步骤露出的端面按每一原子层除去，由此对端面有选择地进行各向异性蚀刻，其中，第三流程包括：在配置被处理体的空间中生成第七气体的等离子体，在通过第二步骤露出的端面的原子层形成含有第七气体的等离子体中包含的离子的混合层的第十四步骤；在执行第十四步骤之后对配置被处理体的空间进行吹扫的第十五步骤；在执行第十五步骤之后在配置被处理体的空间中生成第八气体的等离子体，利用第八气体的等离子体中包含的自由基除去混合层的第十六步骤；和在执行第十六步骤之后对配置被处理体的空间进行吹扫的第十七步骤，其中，第七气体包含氢原子或者氧原子，第八气体包含氟原子。通过第二步骤露出的端面在第十四步骤中按每一原子层被改性而形成混合层，通过第十四步骤被改性了的区域(混合层)在第十六步骤中能够被除去，因此，通过反复执行包含地十四步骤和第十六步骤的第三流程，能够将通过第二步骤露出的端面有选择地蚀刻至所希望的程度。
在一个实施方式中，在第十四步骤中，对第七气体的等离子体施加偏置电力，在通过第二步骤露出的端面的原子层形成包含离子的混合层。在第十四步骤中，通过对第七气体施加偏置电力，能够在通过第二步骤露出的端面的原子层有选择地形成混合成。
在一个实施方式中，第八气体包含含有NF3气体和O2气体的混合气体。使用包含含有NF3气体和O2气体的混合气体的第八气体的等离子体，能够除去通过第十四步骤形成的混合层。
发明效果
如以上所说明，能够提供一种能够良好地进行立体图案的形成的各向异性蚀刻的技术。
附图说明
图1是表示一个实施方式的方法的流程图。
图2是表示等离子体处理装置的一例的图。
图3是示意性地表示在图1所示的方法的执行之前的晶片的表面的主要部分的状态的截面图。
图4是示意性地表示在图1所示的方法的执行中的晶片的表面的主要部分的状态的截面图。
图5是示意性地表示在图1所示的方法的执行中的晶片的表面的主要部分的状态的截面图。
图6是示意性地表示在图1所示的方法的执行中的晶片的表面的主要部分的状态的截面图。
图7是示意性地表示在图1所示的方法的执行中的晶片的表面的主要部分的状态的截面图。
图8是示意性地表示在图1所示的方法的执行中的晶片的表面的主要部分的状态的截面图。
图9是更加详细地表示图1所示的方法的一部分的步骤的流程图。
图10包括(a)部分和(b)部分，图10的(a)部分和图10的(b)部分都是更加详细地表示图1所示的方法的一部分的步骤的流程图。
图11是更加详细地表示图1所示的方法的一部分的步骤的流程图。
图12包括(a)部分，(b)部分和(c)部分，图12的(a)部分图12的(b)部分和图12的(c)部分都是示意性地表示图1所示的方法中进行的成膜的原理的图。
图13包括(a)部分，(b)部分和(c)部分，图13的(a)部分图13的(b)部分和图13的(c)部分都是示意性地表示图1所示的方法中进行的蚀刻的原理的图。
附图标记说明
10…等离子体处理装置、12…处理容器、12e…排气口、12g…送入送出口、14…支承部、18a…第一板、18b…第二板、22…直流电源、23…开关、24…致冷剂流路、26a…配管、26b…配管、28…气体供给通路、30…上部电极、32…绝缘性遮挡部件、34…电极板、34a…气体排出孔、36…电极支承体、36a…气体扩散室、36b…气体流通孔、36c…气体导入口、38…气体供给管、40…气体源组、42…阀门组、44…流量控制器组、46…沉积物屏蔽件、48…排气板、50…排气装置、52…排气管、54…闸阀、62…第一高频电源、64…第二高频电源、66…匹配器、68…匹配器、70…电源、BE…支承基体、BE1…主面、Cnt…控制部、DR…面垂直方向、EL…被处理层、EL1…表面、ESC…静电卡盘、FR…聚焦环、G1…第一气体、G4…第四气体、HP…加热器电源、HT…加热器、LE…下部电极、Ly1…层、Ly2…层、MT…方法、MX…混合层、P1…等离子体、P2…等离子体、PD…载置台、PJ1…凸区域、PJ2…凸区域、S…处理空间、SF1…第1膜、SF2…第2膜、TE1…端面、TE2…端面、TH1…膜厚、TH2a…膜厚、TH2b…膜厚、TT1…高度、TT2…高度、W…晶片。
具体实施方式
以下，参照附图对各个实施方式进行详细的说明。此外，在图中对相同的或者相对应的部分标注相同的附图标记。以下，参照图1说明使用等离子体处理装置10能够实施的成膜方法(方法MT)。图1是表示一个实施方式的方法的流程图。图1所示的实施方式的方法MT是对被处理体(以下有时称为“晶片”)的成膜方法的一个例子。
在一个实施方式的方法MT中，能够使用单一的等离子体处理装置执行一系列的步骤。图2是表示等离子体处理装置的一个例子体的图。在图2中，概略地表示了在对被处理体进行处理的方法的各个实施方式中能够利用的等离子体处理装置10的截面构造。如图2所示，等离子体处理装置10是具有平行平板的电极的等离子体蚀刻装置，包括处理容器12。处理容器12具有大致圆筒形状。处理容器12例如由铝构成，处理容器12的内壁面被实施了阳极氧化处理。处理容器12被安全接地。
在处理容器12的底部上，设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。构成支承部14的绝缘材料如石英那样能够含有氧。支承部14在处理容器12内从处理容器12的底部起在铅直方向上延伸。在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
在载置台PD，在载置台PD的上表面保持晶片W。载置台PD具有下部电极LE和静电卡盘ESC。下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝(Aluminum)等的金属构成，形成为大致圆盘形状。第二板18b设置在第一板18a上，与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有将由导电膜形成的电极配置在一对绝缘层之间或者配置在一对绝缘片之间而形成的构造。直流电源22经由开关23电连接于静电卡盘ESC的电极。静电卡盘ESC利用由来自直流电源22的直流电压产生的库伦力等的静电力吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上，以包围晶片W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜材料适当选择的材料构成，例如能够由石英构成。
在第二板18b的内部设置有致冷剂流路24。致冷剂流路24构成温度调节机构。从在处理容器12的外部设置的冷却机构(省略图示)经由配管26a向致冷剂流路24供给致冷剂。被供给到致冷剂流路24的致冷剂经由配管26b返回到冷却机构。像这样，对致冷剂流路24循环地供给致冷剂。通过控制该致冷剂的温度来控制由静电卡盘ESC所支承的晶片W的温度。
在等离子体处理装置10中设置有气体供给通路28。气体供给通路28将来自导热气体供给机构的导热气体、例如He气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
在等离子体处理装置10设置有作为加热元件的加热器HT。加热器HT例如被埋入在第二板18b内。在加热器HT连接有加热器电源HP。从加热器电源HP对加热器HT供给电力，由此能够调整载置台PD的温度，从而能够调整被载置在载置台PD上的晶片W的温度。此外，加热器HT也可以被内置在静电卡盘ESC中。
等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方与载置台PD相对配置。下部电极LE与上部电极30彼此大致平行地设置。在上部电极30与下部电极LE之间提供有用于对晶片W进行等离子体处理的处理空间S。
上部电极30经由绝缘性遮挡部件32被支承在处理容器12的上部。绝缘性遮挡部件32由绝缘材料构成，例如如石英那样能够还有氧。上部电极30能够包括电极板34和电极支承体36。电极板34面对处理空间S，在该电极板34设置有多个气体排出孔34a。电极板34在一个实施方式中包含硅。在另一实施方式中，电极板34能够含有氧化硅。
电极支承体36是将电极板34以电极板34能够安装拆卸的方式支承的部件，例如能够由铝这样的导电性材料构成。电极支承体36具有水冷构造。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体流通孔36b从气体扩散室36a向下方延伸。在电极支承体36形成有向气体扩散室36a导入气体的气体导入口36c，在气体导入口36c连接着气体供给管38。
在气体供给管38经由阀门组42和流量控制器组44连接有气体源组40。气体源组40具有多个气体源。以下例示了在一个实施方式中的多个气体源，但并不限定于这一个例子。多个气体源能够包括：含有有机物的氨基硅烷基气体的气体源、氟碳类气体(CxFy气体(x、y为1～10的整数))的气体源、含有氧原子的气体(例如氧气等)的气体源、NF4气体的气体源、含氢气体(例如氢气、SiH4气体等)的气体源和稀有气体(例如Ar气体等)的气体源。作为氟碳类气体，能够使用CF4气体、C4F6气体、C4F8气体这样的任意的氟碳类气体。作为氨基硅烷基类气体能够使用氨基的数量比较少的分子构造的气体，例如能够使用单氨基硅烷(H3-Si-R(R是含有有机物也可以被取代的氨基))。另外，上述的氨基硅烷基类气体(在后述的第一气体G1中含有的气体)能够含有可以有1～3个硅原子的氨基硅烷，另外，能够含有具有1～3个氨基的氨基硅烷。具有1～3个硅原子的氨基硅烷能够是具有1～3个氨基的甲硅烷(单氨基硅烷)、具有1～3个氨基的乙硅烷、或者是具有1～3个氨基的丙硅烷。并且，上述的氨基硅烷能够具有可以被取代的氨基。并且，上述的氨基可以被甲基、乙基、丙基和丁基的任意者取代。并且，上述的甲基、乙基、丙基或丁基也能够被卤素取代。作为稀有气体，能够使用Ar气体、He气体这样的任意的稀有气体。
阀门组42包括多个阀门，流量控制器组44包括质量流量控制器这样的多个流量控制器。气体源组40的多个气体源分别经由阀门组42的对应的阀门和流量控制器组44的对应的流量制御器与气体供给管38连接。因此，等离子体处理装置10能够将选自气体源组40的多个气体源中的一个以上的气体源中的气体以独立地调整了的流量供给到处理容器12中。
在等离子体处理装置10中，沿着处理容器12的内壁以能够安装拆卸的方式设置有沉积物屏蔽件46。沉积物屏蔽件46设置在支承部14的外周。沉积物屏蔽件46是用于防止在处理容器12附着蚀刻副产物(沉积物)的部件，通过在铝材覆盖Y2O3等的陶瓷而构成。沉积物屏蔽件除了Y2O3之外，例如也能够由如石英那样含有氧的材料构成。
在处理容器12的底部侧且在支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如通过在铝材覆盖Y2O3等的陶瓷而构成。在排气板48的下方且在处理容器12中设置有排气口12e。在排气口12e经由排气管52连接有排气装置50。排气装置50具有涡轮分子泵等的真空泵，能够将处理容器12的处理空间S减压至所希望的真空度。在处理容器12的侧壁设置有晶片W的送入送出口12g，该送入送出口12g能够通过闸阀54进行开闭。
等离子体处理装置10还包括第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频电力的电源，产生27～100[MHz]的频率，在一个例子中产生60[MHz]的高频电力。第一高频电源62经由匹配器66与上部电极30连接。匹配器66是用于使第一高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。此外，第一高频电源62也可以经由匹配器66与下部电极LE连接。
第二高频电源64是产生用于对晶片W引入离子的第二高频电力即高频偏置电力的电源，产生400[kHz]～40.68[MHz]的范围内的频率，在一个例子中产生13.56[MHz]的频率的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
等离子体处理装置10还包括电源70。电源70与上部电极30连接。电源70将用于对电极板34引入存在于处理空间S中的正离子的电压施加在上部电极30。在一个例子中，电源70是产生负的直流电压的直流电源。当这样的电压从电源70被施加到上部电极30时，存在于处理空间S中的正离子与电极板34碰撞。由此，从电极板34释放出二次电子和/或者硅。
在一个实施方式中，等离子体处理装置10还能够包括控制部Cnt。控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机、控制等离子体处理装置10的各部。具体而言，控制部Cnt与阀门组42、流量控制器组44、排气装置50、第一高频电源62、匹配器66、第二高频电源64、匹配器68、电源70、加热器电源HP和冷却机构相连接。
控制部Cnt按照基于所输入的方案的程序进行工作，发出控制信号。根据来自控制部Cnt的控制信号，能够控制从气体源组40供给的气体的选择和流量、排气装置50的排气、来自第一高频电源62和第二高频电源64的电力供给、来自电源70的电压施加、加热器电源HP的电力供给、来自冷却机构的致冷剂流量和致冷剂温度。此外，在本说明书中公开的处理被处理体的方法MT的各处理，通过基于控制部Cnt的控制使等离子体处理装置10的各部工作，由此能够执行。
返回到图1，继续对于方法MT进行说明。在以下的说明中，将图1和图2～图13一起参照。首先，参照图3说明在图1所示的方法MT的步骤ST1中准备的晶片W的主要结构。步骤ST1中准备的晶片W是图3所示的晶片W。图3所示的晶片W包括支承基体BE和被处理层EL。被处理层EL设置在支承基体BE的主面BE1。主面BE1与面垂直方向DR垂直地延伸。面垂直方向DR在图2所示那样晶片W载置在静电卡盘ESC上的状态下，对应于铅直方向。
被处理层EL包括多个凸区域(例如凸区域PJ1、凸区域PJ2等)。被处理层EL的多个凸区域分别延伸到主面BE1的上方。被处理层EL的多个凸区域分别具有端面。凸区域PJ1具有端面TE1。凸区域PJ2具有端面TE2。被处理层EL的多个凸区域各自的端面从主面BE1上看时露出。凸区域PJ1的端面TE1和凸区域PJ2的端面TE2在从主面BE1上看时都露出。
凸区域的高度是从主面BE1至该凸区域的端面的距离。凸区域PJ1的高度TT1是从主面BE1至端面TE1的距离。凸区域PJ2的高度TT2是从主面BE1至端面TE2的距离。被处理层EL的多个凸区域各自的高度按照每一凸区域可以不同。凸区域PJ1比凸区域PJ2低(凸区域PJ1的高度TT1的值比凸区域PJ2的高度TT2的值小)。
支承基体BE的材料例如是含有Si(硅)等的材料。被处理层EL的材料例如是含有氮化硅(例如SiN)等的材料，在一个实施方式中是SiN。被处理层EL的材料可以是不同于氮化硅的其它材料。晶片W具体而言例如可以是在FinFET(Fin field effect transistor：鳍场效应晶体管)的形成中使用的基板产生物。在该情况下，晶片W的凸区域PJ1对应于FinFET的鳍区域，晶片W的凸区域PJ2对应于FinFET的栅极电极。鳍区域包括漏极电极和源极电极，与栅极电极交叉地延伸。在鳍区域的一个端部设置有漏极电极，在鳍区域的另一个端部设置有源极电极。
被处理层EL的多个凸区域(凸区域PJ1、凸区域PJ2等)的端部(包括端面TE1、端面TE2等的端面的区域)可以是前端变细的形状(锥形形状)。在该情况下，在各凸区域中，端面(端面TE1、端面TE2等)的宽度比基端侧(靠近支承基体BE一侧)的宽度小。在被处理层EL的各凸区域具有这样的前端变细的形状的情况下，由各凸区域的端部划定的开口的宽度比较宽，所以能够充分地抑制在各凸区域的端部的堆积物的形成。
接着步骤ST1，如图2所示，在晶片W被载置在静电卡盘ESC上的状态下，执行在被处理层EL的多个凸区域(包括凸区域PJ1和凸区域PJ2)的各个端面形成膜的步骤(第1步骤)。该步骤包括如图1所示的步骤ST2(第1步骤和第4步骤)和步骤ST3(第1步骤和第5步骤)，该膜包括后述的第1膜SF1和第2膜SF2。该膜作为一个例子可以包括硅氧化物(例如SiO2膜)，或者可以包含不同于硅氧化物的其它材料(例如SiN、金属等)。
在接着步骤ST1的步骤ST2中，如图2所示在晶片W被载置在静电卡盘ESC上的状态下，在被处理层EL的表面EL1(特别是被处理层EL的多个凸区域各自的端面)保形地形成第1膜SF1。步骤ST2的详情如图9所示。如图9所示，步骤ST2包括步骤ST2a(第6步骤)、步骤ST2b(第7步骤)、步骤ST2c(第8步骤)、步骤ST2d(第9步骤)、步骤ST2e。步骤ST2a～步骤ST2d构成流程SQ1(第1流程)。步骤ST2中，流程SQ1被执行一次以上。流程SQ1和步骤ST2e是通过与ALD(Atomic Layer Deposition)法相同的方法如图4所示那样在被处理层EL的表面EL1保形地形成氧化硅膜(例如SiO2膜)的第1膜SF1的步骤。通过执行流程SQ1和步骤ST2e的一系列的步骤，对晶片W的表面(具体而言，被处理层EL的表面EL1)形成精度良好地被控制的保形的膜厚的第1膜SF1。以下，作为一个实施方式，详细地说明第1膜SF1包含硅氧化物(例如SiO2膜)的情况下进行的步骤ST2，但第1膜SF1是含有硅氧化物的氧化硅膜以外的膜含有其他的材料的情况下，不仅仅能够使用以下所示的气体也可以使用其他种类的气体。
在步骤ST2a中，对配置晶片W的处理容器12的处理空间S供给第一气体G1。具体而言，在步骤ST2a中，如图12的(a)部分所示，对处理容器12的处理空间S导入第一气体G1。第一气体G1包含含有有机基团的氨基硅烷基类气体。从选自气体源组40的多个气体源中的气体源对处理容器12的处理空间S供给含有有机基团的氨基硅烷基类气体的第一气体G1。第一气体G1作为含有有机基团的氨基硅烷基类气体，例如能够使用单氨基硅烷(H3-Si-R(R为含有有机基团的氨基))。在步骤ST2a中，没有生成第一气体G1的等离子体。
第一气体G1的分子如图12的(b)部分所示，作为反应前体(层Ly1)附着在晶片W的表面(包含被处理层EL的表面EL1)。第一气体G1的分子(单氨基硅烷)通过基于化学键合的化学吸附附着在被处理层EL的表面EL1，不使用等离子体。只要是通过化学键合能够附着在被处理层EL的表面EL1的且含有硅的材料，也能够使用单氨基硅烷以外的气体。第一气体G1中含有的氨基硅烷基类气体除了单氨基硅烷以外，也可以含有具有1～3个硅原子的氨基硅烷，另外，在第一气体G1中含有的氨基硅烷基类气体也可以含有具有1～3个氨基的氨基硅烷。
如上所述，第一气体G1包含由于含有的氨基硅烷基类气体，因此通过步骤ST2a，因此硅的反应前体(层Ly1)沿着晶片W的表面的原子层在晶片W的表面形成。
在接着步骤ST2a的步骤ST2b中，对处理容器12的处理空间S进行吹扫。具体而言，在步骤ST2a中被供给的第一气体G1被排气。在步骤ST2b中，作为吹扫气体可以对处理容器12中供给氮气或者稀有气体(例如Ar等)这样的不活泼气体。即，步骤ST2b的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空的吹扫的任一者。在步骤ST2b中，在晶片W上过剩地附着的分子也能够被除去。通过以上所述内容，反应前体的层Ly1成为极薄的单分子层。
在接着步骤ST2b的步骤ST2c中，如图12的(b)部分所示，在处理容器12的处理空间S中生成第二气体的等离子体P1。第二气体包含含有氧原子的气体、例如可以包含氧气。从选自气体源组40的多个气体源的气体源对处理容器12的处理空间S供给包含含有氧原子的气体的第二气体。并且，从第一高频电源62供给高频电力。在该情况下，也能够施加第二高频电源64的偏置电力。另外，能够不使用第一高频电源62而仅使用第二高频电源64生成等离子体。通过使排气装置50工作将处理容器12的处理空间S的空间的压力设定为预先设定了的压力。如此一来，第二气体的等离子体P1在处理容器12的处理空间S中生成。如图12的(b)部分所示，当生成第二气体的等离子体P1时，能够生成氧的活性种、例如氧自由基，如图12的(c)部分所示，氧化硅膜即层Ly2(对应于第1膜SF1)作为单分子层形成。
如上所述，由于第二气体含有氧原子，所以在步骤ST2c中，该氧原子与反应前体(层Ly1)键合，由此能够保形地形成氧化硅膜的层Ly2。因此，在流程SQ1中，与ALD法同样地，通过执行一次(单位循环)流程SQ1，能够在晶片W的表面上保形地形成氧化硅膜的层Ly2。
接着步骤ST2c的步骤ST2d中，对处理容器12的处理空间S进行吹扫。具体而言，在步骤ST2c中所供给的第二气体被排气。在步骤ST2d中，作为吹扫气体能够对处理容器12中供给氮气或者稀有气体(例如Ar等)这样的不活泼气体。即，步骤ST2d的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空的吹扫的任一者。
接着流程SQ1的步骤ST2e中，判断流程SQ1的执行是否结束。具体而言，在步骤ST2e中，判断流程SQ1的执行次数是否已达到了预先所设定的次数。通过流程SQ1的执行次数的决定，能够决定图4所示的被处理层EL的表面EL1上形成的第1膜SF1的膜厚。即，通过一次(单位循环)的流程SQ1的执行形成的氧化硅膜的膜厚与流程SQ1的执行次数之积，能够实质上决定最终形成在被处理层EL的表面EL1上的第1膜SF1的膜厚。因此，能够根据想要在被处理层EL的表面EL1上形成的第1膜SF1的膜厚，设定流程SQ1的执行次数。像这样，通过反复执行流程SQ1，能够在被处理层EL的表面EL1保形地形成氧化硅膜的第1膜SF1。
在步骤ST2e中，当判断为流程SQ1的执行次数没有达到预先设定的次数时(步骤ST2e：否)，再次反复进行流程SQ1的执行。另一方面，步骤ST2e中，当判断为流程SQ1的执行次数已经达到预先所设定的次数时(步骤ST2e：是)，结束流程SQ1的执行。由此，如图4所示，能够在被处理层EL的表面EL1形成氧化硅膜即第1膜SF1。即，通过将流程SQ1反复执行预先设定的次数，能够在被处理层EL的表面EL1保形地形成具有预先设定的膜厚的第1膜SF1。第1膜SF1的膜厚通过反复执行流程SQ1能够被高精度地控制。如上所述，流程SQ1和步骤ST2e的一系列的步骤通过与ALD法同样的方法，能够在被处理层EL的表面EL1上保形地形成第1膜SF1。
接着步骤ST2的步骤ST3中，如图2所示，在晶片W载置在静电卡盘ESC上的状态下，在通过步骤ST2形成的第1膜SF1上形成与第1膜SF1相同材料的第2膜SF2。步骤ST3以与支承基体BE的主面BE1越离开而膜厚越增加的方式形成第2膜SF2。更具体而言，通过步骤ST3，第2膜SF2如图5所示，形成在第1膜SF1中在被处理层EL的多个凸区域的各端面(凸区域PJ1的端面TE1、凸区域PJ2的端面TE2等))。步骤ST3的成膜处理，通过图10的(a)部分所示的步骤ST31(第5步骤)执行，或者通过图10的(b)部分所示的步骤ST32(第5步骤)执行。图10的(a)部分所示的步骤ST31是步骤ST3的一个例子，图10的(b)部分所示的步骤ST32是步骤ST3的另一个例子。
第2膜SF2的材料与第1膜SF1相同。如图5所示，第2膜SF2中形成在凸区域PJ1的端面TE1上的部分的膜厚TH1，比第2膜SF2中形成在凸区域PJ2的端面TE2上的部分的膜厚TH2a薄。凸区域PJ1的端面TE1与支承基体BE的主面BE1之间的距离(凸区域PJ1的高度TT1)，比凸区域PJ2的端面TE2与支承基体BE的主面BE1之间的距离(凸区域PJ2的高度TT2)短。像这样，通过步骤ST3进行的成膜，能够根据支承基体BE自主面BE1起的距离(凸区域的高度)，调节成膜的膜的膜厚。在设置在支承基体BE的主面BE1的被处理层EL的多个凸区域(包括凸区域PJ1、凸区域PJ2)中，自支承基体BE的主面BE1起的高度越高，形成在各凸区域的端面(凸区域PJ1的端面TE1、凸区域PJ2的端面TE2等)上的第2膜SF2的膜厚越厚。
对于步骤ST3的成膜处理通过图10的(a)部分所示的步骤ST31来执行的情况进行说明。作为一个实施方式，说明第1膜SF1、第2膜SF2包含硅氧化物(例如SiO2膜)的情况下进行的步骤ST31的详细情况，但是第1膜SF1、第2膜SF2是含有硅氧化物的氧化硅膜以外的膜含有其他材料的情况下，不仅能使用以下所示的种类的气体也能够使用其它种类的气体。步骤ST31包括步骤ST31a、步骤ST31b。在步骤ST31a中，从选自气体源组40的多个气体源中的气体源对处理容器12的处理空间S供给第三气体。第三气体含有硅原子并且含有氯原子或者氢原子。第三气体包含SiCl4气体或者SiH4气体。第三气体例如是SiCl4气体、Ar气体、含有氧气的混合气体。在第三气体中，能够将SiCl4气体替换为SiH4气体使用。并且，从第一高频电源62供给高频电力，从第二高频电源64供给高频偏置电力，通过使排气装置50工作来将处理容器12的处理空间S的压力设定为预先设定的压力。这样一来，在配置晶片W的处理容器12的处理空间S中生成第三气体的等离子体。
对于通过图10的(b)部分所示的步骤ST32执行步骤ST3的成膜处理的情况进行说明。如图10的(b)部分所示，步骤ST32包括步骤ST32a(第10步骤)、步骤ST32b(第11步骤)、步骤ST32c(第12步骤)、步骤ST32d(第13步骤)、步骤ST32e。步骤ST32a～步骤ST32d构成流程SQ2(第2流程)。在步骤ST32中，流程SQ2被执行一次以上。流程SQ2和步骤ST32e通过与步骤ST2相似的方法对第1膜SF1形成第2膜SF2的步骤。通过执行流程SQ2和步骤ST32e的一系列步骤，对第1膜SF1(更具体而言是被处理层EL的多个凸区域的各端面(凸区域PJ1的端面TE1、凸区域PJ2的端面TE2等)形成与第1膜SF1相同材料的第2膜SF2。以下，作为一个实施方式，说明在第1膜SF1、第2膜SF2含有硅氧化物(例如SiO2膜)的情况下进行的步骤ST32的详细情况，在第1膜SF1、第2膜SF2是含有硅氧化物的氧化硅膜以外的膜含有其它材料的情况下，不仅能够使用以下所示的种类的气体也能够使用其它种类的气体。
在步骤ST32a中，对处理容器12的处理空间S供给第四气体G4。具体而言，在步骤ST32a中，如图12的(a)部分所示，对处理容器12的处理空间S导入第四气体G4。在步骤ST32a中，从选自气体源组40的多个气体源的气体源对处理容器12的处理空间S供给第四气体G4。第四气体G4含有硅原子和氯原子。第四气体G4例如可以是含有SiCl4气体和Ar气体的混合气体。在步骤ST32a中，没有生成第四气体G4的等离子体。第四气体G4的分子如图12的(b)部分所示，附着在作为反应前体(层Ly1)的晶片W的表面(包含被处理层EL的表面EL1)。
在接着步骤ST32a的步骤ST32b中，对处理容器12的处理空间S进行吹扫。具体而言，在步骤ST32a中所供给的第四气体G4被排气。在步骤ST32b中，作为吹扫气体可以将氮气或者稀有气体(例如Ar等)这样的不活泼气体供给到处理容器12中。即，步骤ST32b的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空进行的吹扫的任一者。在步骤ST32b中，能够除去在晶片W上过剩地附着的分子。
在接着步骤ST32b的步骤ST32c中，如图12的(b)部分所示，在处理容器12的处理空间S中生成第五气体的等离子体P2。从选自气体源组40的多个气体源中的气体源对处理容器12的处理空间S供给第五气体。第五气体包含氧原子。第五气体例如可以是含有氧气和Ar气体的混合气体。并且，从第一高频电源62供给高频电力。在该情况下，也能够施加第二高频电源64的偏置电力。另外，也能够不使用第一高频电源62而仅使用第二高频电源64来生成等离子体。通过使排气装置50工作，能够将处理容器12的处理空间S的压力设定为预先所设定的压力。如此一来，在处理容器12的处理空间S中生成第五气体的等离子体P2。图12的(b)部分所示，当生成第五气体的等离子体P2时，能够生成氧的活性种、例如氧自由基，如图12的(c)部分所示，形成作为氧化硅膜的层Ly2(对应于第2膜SF2)。因此，在流程SQ2中，如步骤ST2那样，通过一次(单位循环)流程SQ2的执行，能够在第1膜SF1上形成氧化硅膜的层Ly2。
在接着步骤ST32c的步骤ST32d中，吹扫处理容器12的处理空间S。具体而言，在步骤ST32c中所供给的第五气体被排气。在步骤ST32d中，作为吹扫气体能够将氮气或者稀有气体(例如Ar等)这样的不活泼气体供给到处理容器12中。即，步骤ST32d的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空进行的吹扫的任一者。
在接着流程SQ2的步骤ST32e中，判断流程SQ2的执行是否结束。具体而言，在步骤ST32e中，判断流程SQ2的执行次数是否已经达到了预先所设定的次数。通过流程SQ2的执行次数的决定，能够大概决定第2膜SF2的膜厚。即，通过一次(单位循环)流程SQ2的执行形成的氧化硅膜的膜厚与流程SQ2的执行次数的乘积，能够最终实质上决定第2膜SF2的膜厚。因此能够根据所希望的第2膜SF2的膜厚来的设定流程SQ2的执行次数。
在步骤ST32e中，当判断为流程SQ2的执行次数没有达到预先所设定的次数时(步骤ST32e：否)，再次反复进行流程SQ2的执行。另一方面，在步骤ST32e中，当判断为流程SQ2的执行次数已经达到预先所设定的次数时(步骤ST32e：是)，流程SQ2的执行结束。由此，通过将流程SQ2反复进行预先所设定的次数，能够在第1膜SF1(尤其是第1膜SF1中的被处理层EL的多个凸区域的各端面(凸区域PJ1的端面TE1、凸区域PJ2的端面TE2等))形成具有所希望的膜厚的第2膜SF2。
在接着步骤ST3的步骤ST4(第2步骤)中，如图2所示，在晶片W被载置在静电卡盘ESC上的状态下，对通过步骤ST2和步骤ST3形成的膜(第1膜SF1和第2膜SF2)各向异性地进行蚀刻，由此来进行局部地(更具体而言，第1膜SF1和第2膜SF2中的、位于被处理层EL的多个凸区域的一个或多个端面(例如图5所示的凸区域PJ1的端面TE1)上的部分)除去。即，步骤ST4将通过步骤ST2和步骤ST3形成的膜(第1膜SF1和第2膜SF2)各向异性地蚀刻，而有选择地使一个或者多个端面(例如图6所示的凸区域PJ1的端面TE1)露出。
通过步骤ST2和步骤ST3形成的膜，自支承基体BE的主面BE1起的高度越高而膜厚越厚，因此自支承基体BE的主面BE1起的高度越低，通过步骤ST4的各向异性蚀刻被除去的部分越多。因此，步骤ST4的各向异性蚀刻通过调整步骤ST4的处理条件，例如如图6所示，能够仅将被处理层EL的多个凸区域中自支承基体BE的主面BE1起的高度最低的凸区域的端面(例如，凸区域PJ1的端面TE1)上形成的膜(第1膜SF1和第2膜SF2)除去。另外，步骤ST4的各向异性蚀刻，通过进一步调整步骤ST4的处理条件，能够仅将从被处理层EL的多个凸区域中自支承基体BE的主面BE1起的高度最低的一者(第1个)依次至第n个(n为2以上的整数，以下相同)的多个凸区域的各端面(例如，位于从凸区域PJ1的端面TE1至凸区域PJ2的端面TE2之间的多个端面各自)上形成的膜(第1膜SF1和第2膜SF2)除去。如此一来，通过步骤ST4的各向异性蚀刻，能够有选择地仅使被处理层EL的多个凸区域的各端面中、自支承基体BE的主面BE1起的高度最低的凸区域的端面上形成的膜(第1膜SF1和第2膜SF2)露出、或者、仅使从自支承基体BE的主面BE1起的高度最低的一者(第1个)依次至第n个的多个凸区域的各端面上形成的膜(第1膜SF1和第2膜SF2)露出。
对步骤ST4的处理进行说明。以下，作为一个实施方式，说明第1膜SF1、第2膜SF2含有硅氧化物(例如SiO2膜)的情况下进行的步骤ST4的详细内容，但第1膜SF1、第2膜SF2是含有硅氧化物的氧化硅膜以外的膜含有其它的材料的情况下，不仅能够使用以下所示的种类的气体也可以使用其它种类的气体。从选自气体源组40的多个气体源中的气体源对处理容器12的处理空间S供给第六气体。第六气体能够含有氟碳类气体(CxFy是CF4、C4F8、CHF3)。并且，从第一高频电源62供给高频电力，从第二高频电源64供给高频偏置电力，通过使排气装置50工作能够将处理容器12的处理空间S的压力设定为预先所设定的压力。如此一来，能够生成第六气体的等离子体。所生成的等离子体中的含氟的活性种通过基于高频偏置电力产生的向铅直方向(面垂直方向DR)的引入，将通过步骤ST2和步骤ST3形成的膜(第1膜SF1和第2膜SF2)中位于被处理层EL的多个凸区域的各端面上的部分各向异性地(优先地)蚀刻。步骤ST4的各向异性蚀刻的结果是，能够有选择地仅使被处理层EL的多个凸区域中自支承基体BE的主面BE1起的高度最低的端面(例如，图6所示的凸区域PJ1的端面TE1)露出、或者、仅使从被处理层EL的多个凸区域中自支承基体BE的主面BE1起的高度最低的一者(第1个)依次至第n个的多个凸区域的各端面(例如，位于从凸区域PJ1的端面TE1至凸区域PJ2的端面TE2之间的多个端面)露出。在步骤ST4的执行前的形成在凸区域PJ1的端面TE2上的第2膜SF2的膜厚TH2a，通过步骤ST4的蚀刻在步骤ST4的执行之后，相比于膜厚TH2a变成较薄的膜厚TH2b。
在接着步骤ST4的步骤ST5(第13步骤)中，如图2所示，在晶片W被载置在静电卡盘ESC上的状态下，对被处理层EL进行各向异性蚀刻。步骤ST5通过与ALE(Atomic LayerEtching)法相同的方法，对被处理层EL的表面EL1中的、利用步骤ST4的各向异性蚀刻被有选择地露出了的端面(例如图7所示的端面TE1，以下有时称为露出端面)按每一原子层在面垂直方向DR上进行各向异性蚀刻。步骤ST5的详细情况如图11所示。如图11所示，步骤ST5包括步骤ST5a(第14步骤)、步骤ST5b(第15步骤)、步骤ST5c(第16步骤)、步骤ST5d(第17步骤)、步骤ST5e。步骤ST5a～步骤ST5d构成流程SQ3。在步骤ST5中，流程SQ3被执行一次(单位循环)以上。通过反复执行流程SQ3、对利用步骤ST4而露出了的露出端面按每一原子层除去，由此对该露出端面有选择地进行各向异性蚀刻。以下，作为一个实施方式，说明第1膜SF1、第2膜SF2含有硅氧化物(例如SiO2膜)的情况下进行的步骤ST5的详细情况，但第1膜SF1、第2膜SF2是含有硅氧化物的氧化硅膜以外的膜含有其它材料的情况下，不仅可以使用以下所示的种类的气体也可以使用其它种类的气体。
步骤ST5a在配置晶片W的处理空间S中生成第七气体的等离子体，如图7所示，在被处理层EL的露出端面的原子层形成含有在第七气体的等离子体中所含的离子的混合层MX。例如，在步骤ST5a中，对第七气体的等离子体从第二高频电源64在面垂直方向DR上施加高频偏置电力，对被处理层EL的露出端面的原子层能够形成含有在第七气体的等离子体所含的离子的混合层MX。
在步骤ST5a中，对处理容器12的处理空间S供给第七气体，生成第七气体的等离子体。第七气体含有氢原子和氧原子，具体而言，能够含有H2气体和O2气体的混合气体。具体而言，从选自气体源组40的多个气体源的气体源对处理容器12的处理空间S供给第七气体。并且，从第一高频电源62供给高频电力，从第二高频电源64供给高频偏置电力，通过使排气装置50工作能够将处理容器12的处理空间S的压力设定为预先所设定的压力。在处理容器12的处理空间S中生成第七气体的等离子体，第七气体的等离子体中包含的离子(氢原子的离子)由于从第二高频电源64被供给的高频偏置电力而向铅直方向(面垂直方向DR)被引入，从而与被处理层EL的露出端面接触，该露出端面被各向异性地改性。像这样，从第二高频电源64对第七气体的等离子体施加偏置电力，在利用步骤ST4而露出了的露出端面的原子层形成含有第7等离子体中包含的离子的混合层MX。在步骤ST5a中，在被处理层EL的表面EL1(具体而言，被处理层EL的多个凸区域的各端面)中被各向异性地改性了的部位成为混合层MX。
图13包括(a)部分、(b)部分和(c)部分，是表示图11所示的方法(流程SQ3)中的蚀刻的原理的图。在图13中，空白心的圆(白色圆)表示构成被处理层EL的原子(例如构成SiN的原子)、黑实心的圆(黑色圆)表示第七气体的等离子体含有的离子(氢原子的离子)，由圆包围的“×”表示后述的第八气体的等离子体含有的自由基。如图13的(a)部分所示，通过步骤ST5a，第七气体的等离子体中含有的氢原子的离子(黑实心的圆(黑色圆))从面垂直方向DR各向异性地被供给到被处理层EL的露出端面的原子层。像这样，通过步骤ST5a，如图7所示，在被处理层EL的露出端面的原子层形成包含构成被处理层EL的原子和第七气体的氢原子的混合层MX。
接着步骤ST5a的步骤ST5b中，对处理容器12的处理空间S进行吹扫。具体而言，在步骤ST5a中所供给的第七气体被排气。在步骤ST5b中，作为吹扫气体可以将稀有气体(例如Ar气体等)这样的不活泼气体供给到处理容器12中。即，步骤ST5b的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空的吹扫的任一者。
在接着步骤ST5b的步骤ST5c中，在处理容器12的处理空间S中生成第八气体的等离子体，利用该等离子体中含有的自由基(使用了该自由基的化学蚀刻)除去混合层MX。在步骤ST5c中生成的第八气体的等离子体包含除去混合层MX的自由基。图13的(b)部分所示的由圆包围的“×”表示第八气体的等离子体中含有的自由基。第八气体含有氟原子。第八气体例如能够包含含有NF3气体和O2气体的混合气体。此外，第八气体也可以包含含有NF3气体和H2气体的混合气体。具体而言，从选自气体源组40的多个气体源中的气体源对处理容器12的处理空间S供给第八气体。并且，从第一高频电源62供给高频电力，从第二高频电源64供给高频偏置电力，通过使排气装置50工作将处理容器12的处理空间S的压力设定为预先所设定的压力。这样一来，在处理容器12的处理空间S中生成第八气体的等离子体。在步骤ST5c中所生成的第八气体的等离子体中的自由基与混合层MX接触。如图13的(b)部分所示，通过步骤ST5c，对混合层MX供给第八气体的原子的自由基，由此，混合层MX被化学蚀刻而能够从被处理层EL被除去。
如上所述，如图8和图13的(c)部分所示，在步骤ST5c中，通过步骤ST5a形成的混合层MX能够被第八气体的等离子体中包含的自由基从被处理层EL的露出端面除去。
在接着步骤ST5c的步骤ST5d中，对处理容器12的处理空间S进行吹扫。具体而言，在步骤ST5c中所供给的第八气体被排气。在步骤ST5d中，作为吹扫气体能够将稀有气体(例如Ar气体等)这样的不活泼气体供给到处理容器12中。即，步骤ST5d的吹扫可以是使不活泼气体在处理容器12的处理空间S中流通的气体吹扫或者基于抽真空进行的吹扫的任一者。
在接着流程SQ3的步骤ST5e中，判断是否结束了流程SQ3的执行。具体而言，在步骤ST5e中，判断流程SQ3的执行次数是否达到了预先设定的次数。通过流程SQ3的执行次数的决定，能够决定对被处理层EL的露出端面的蚀刻量(通过蚀刻被处理层EL的该露出端面形成的槽的深度)。流程SQ3能够被反复执行来蚀刻被处理层EL的露出端面，直至对被处理层EL的露出端面的蚀刻量达到预先设定的值。随着流程SQ3的执行次数的增加，对被处理层EL的露出端面的蚀刻量也增加(大致线性地增加)。因此，按照由一次(单位循环)流程SQ3的执行而被蚀刻的厚度(由一次步骤ST5a形成的混合层MX的厚度)与流程SQ3的执行次数的乘积成为预先设定的值的方式，来决定流程SQ3的执行次数。
在步骤ST5e中，判断流程SQ3的执行次数没有达到预先设定的次数的情况下(步骤ST5e：否)，再次反复进行流程SQ3的执行。另一方面，在步骤ST5e中当判断为流程SQ3的执行次数已经达到了预先设定的次数的情况下(步骤ST5e：是)，流程SQ3的执行结束。
通过流程SQ3和步骤ST5e的一系列步骤，仅对被处理层EL中在步骤ST4所露出了的露出端面利用与ALE法相同的方法，能够按每一原子层精密地进行有选择的各向异性蚀刻。
在一个实施方式中，作为在步骤ST4之后执行的蚀刻处理，能够执行步骤ST5，但也能够使用其它各种各样的蚀刻处理。例如，能够在步骤ST4之后进行使用与在步骤ST5中使用的气体种类不同的气体种类进行与步骤ST5同样的处理工艺的蚀刻处理、使用CW(连续放电)的蚀刻处理、基于各向同性蚀刻的蚀刻处理等。
根据以上所说明的一个实施方式的方法MT，对各个具有端面的被处理层EL的多个凸区域(凸区域PJ1、凸区域PJ2等)，首先通过步骤ST2和步骤ST3在各端面(端面TE1、端面TE2等)形成膜(第1膜SF1和第2膜SF2)，通过步骤ST4有选择地仅将特定的一个或多个端面(例如凸区域PJ1的端面TE1)上的膜除去，通过步骤ST5，仅将通过步骤ST4被除去而露出了的端面按每一原子层各向异性地除去。因此，能够实现多个凸区域的各端面中仅特定的一个或多个端面被高精细的各向异性蚀刻。
依据步骤ST2和步骤ST3，通过步骤ST2和步骤ST3形成的膜的膜厚根据距离支承基体BE的主面BE1的距离而不同，因此设置有膜厚比较薄的膜的端面通过步骤ST4被有选择地露出。
依据步骤ST2，在一个实施方式中，在被处理层EL的多个凸区域的各端面，均能够保形地形成均匀的膜厚的氧化硅膜的第一膜SF1。
依据步骤ST2a，在一个实施方式中，能够使用含有单氨基硅烷的第一气体实现硅的反应前体的形成。
依据步骤ST2a，在一个实施方式中，能够实现在第一气体中包含的氨基硅烷类气体中，能够使用具有1～3个硅原子的氨基硅烷，在一个实施方式中，能够实现在第一气体中含有的氨基硅烷类气体中，能够使用具有1～3个氨基的氨基硅烷。
根据步骤ST31(步骤ST3)，在一个实施方式中，能够实现通过包含硅原子、且包含氯原子或者氢原子的第三气体，例如通过包含SiCl4气体或SiH4气体的第三气体的等离子体，在步骤ST3前的步骤ST2中，对保形地形成的氧化硅膜的第1膜SF1上进一步成膜氧化硅膜的第2膜SF2。
依据步骤ST32(步骤ST3)，在一个实施方式中，能够实现通过反复执行流程SQ2，该流程SQ2包括：使用包含硅原子和氯原子的第四气体、例如包含SiCl4气体和Ar气体的混合气体的第四气体的步骤ST32a；和使用包含氧原子的第五气体的等离子体的步骤ST32c，在步骤ST3前的步骤ST2中保形地形成的氧化硅膜的第1膜SF1上，能够进一步成膜氧化硅膜的第2膜SF2。
依据步骤ST4，在一个实施方式中，通过使用氟碳类气体的等离子体的各向异性蚀刻，能够使设置有膜厚比较薄的膜的端面有选择地露出。
依据步骤ST5，由于通过步骤ST4露出的端面在步骤ST5a中按每一原子层被改性而形成混合层，通过步骤ST5a被改性了的区域(对应混合层MX的区域)在步骤ST5c中能够被除去，因此通过反复地执行步骤ST5a和包含步骤ST5c的流程SQ3，利用步骤ST4被露出了的端面能够有选择地被蚀刻至所希望的程度。
依据步骤ST5a，通过对第七气体施加偏置电力，能够在通过步骤ST4露出的端面的原子层有选择地形成混合层MX，。
依据步骤ST5c，在一个实施方式中，使用包含含有NF3气体和O2气体的混合气体的第八气体的等离子体，能够除去通过步骤ST5a形成的混合层。
以上，在优选的实施方式中对本发明的原理进行了图示并加以说明，但本领域技术人员应对明白本发明只要不脱离这样的原理对于其配置和详细构成能够进行变更。本发明并不限定于本实施方式所公开的特定的构成。因此，本发明对于根据申请保护的范围及其精神的范围能够做出的全部的修正和变更请求权利。
例如，第一～第八气体的各自的气体种类并不限定于上述的一个实施方式的气体种类，能够起到上述的一个实施方式的效果的其它气体种类也能够适用。另外，关于被处理层EL的材料，也能够使用能够起到上述的一个实施方式的效果的其它材料。

Claims (14)

1.一种被处理体的蚀刻方法，所述被处理体包括支承基体和被处理层，所述被处理层设置在所述支承基体的主面并包括多个凸区域，所述多个凸区域分别延伸到所述主面的上方，所述多个凸区域各自的端面在从所述主面上看时露出，所述蚀刻方法的特征在于，包括：
在所述多个凸区域各自的所述端面形成膜的第一步骤；
对通过所述第一步骤形成的所述膜进行各向异性蚀刻，有选择地使一个或多个所述端面露出的第二步骤；和
对通过所述第二步骤露出的所述端面按每一原子层进行各向异性蚀刻的第三步骤，
其中，所述被处理层包含硅氮化物，
所述膜包含硅氧化物。
2.如权利要求1所述的方法，其特征在于：
所述膜包括第一膜和第二膜，
所述第一步骤包括：
保形地形成所述第一膜的第四步骤；和
在所述第一膜上形成第二膜的第五步骤，
在所述第五步骤中以越离开所述主面膜厚越增加的方式形成所述第二膜。
3.如权利要求2所述的方法，其特征在于：
在所述第四步骤中，反复执行第一流程来保形地形成所述第一膜，其中，所述第一流程包括：
对配置所述被处理体的空间供给第一气体的第六步骤；
在执行所述第六步骤之后对配置所述被处理体的空间进行吹扫的第七步骤；
在执行所述第七步骤之后在配置所述被处理体的空间中生成第二气体的等离子体的第八步骤；和
在执行所述第八步骤之后对配置所述被处理体的空间进行吹扫的第九步骤，
所述第一气体包含含有有机基团的氨基硅烷类气体，
所述第二气体包含氧原子，
在所述第六步骤中不生成第一气体的等离子体。
4.如权利要求3所述的方法，其特征在于：
所述第一气体包含单氨基硅烷。
5.如权利要求3所述的方法，其特征在于：
所述第一气体中含有的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。
6.如权利要求3或5所述的方法，其特征在于：
所述第一气体中含有的氨基硅烷类气体包含具有1～3个氨基的氨基硅烷。
7.如权利要求2～6中任一项所述的方法，其特征在于：
在所述第五步骤中在配置所述被处理体的空间中生成第三气体的等离子体，
所述第三气体含有硅原子且含有氯原子或者氢原子。
8.如权利要求7所述的方法，其特征在于：
所述第三气体含有SiCl4气体或者SiH4气体。
9.如权利要求2～6中任一项所述的方法，其特征在于：
在所述第五步骤中，反复地执行第二流程来形成所述第二膜，其中，所述第二流程包括：
对配置所述被处理体的空间供给第四气体的第十步骤；
在执行所述第十步骤之后对配置所述被处理体的空间进行吹扫的第十一步骤；
在执行所述第十一步骤之后在配置所述被处理体的空间中生成第五气体的等离子体的第十二步骤；和
在执行所述第十二步骤之后对配置所述被处理体的空间进行吹扫的第十三步骤，
所述第四气体包含硅原子和氯原子，
所述第五气体包含氧原子，
在所述第十步骤中不生成所述第四气体的等离子体。
10.如权利要求9所述的方法，其特征在于：
所述第四气体包含含有SiCl4气体和Ar气体的混合气体。
11.如权利要求1～10中任一项所述的方法，其特征在于：
在所述第二步骤中，在配置所述被处理体的空间中生成第六气体的等离子体，并对该第六气体的等离子体施加偏置电力，
所述第六气体包含氟碳类气体。
12.如权利要求1～11中任一项所述的方法，其特征在于：
在所述第三步骤中，反复地执行第三流程，将通过所述第二步骤露出的所述端面按每一原子层除去，由此对所述端面有选择地进行各向异性蚀刻，其中，所述第三流程包括：
在配置所述被处理体的空间中生成第七气体的等离子体，在通过所述第二步骤露出的所述端面的原子层形成含有所述第七气体的等离子体中包含的离子的混合层的第十四步骤；
在执行所述第十四步骤之后对配置所述被处理体的空间进行吹扫的第十五步骤；
在执行所述第十五步骤之后在配置所述被处理体的空间中生成第八气体的等离子体，利用所述第八气体的等离子体中包含的自由基除去所述混合层的第十六步骤；和
在执行所述第十六步骤之后对配置所述被处理体的空间进行吹扫的第十七步骤，
其中，所述第七气体包含氢原子或者氧原子，
所述第八气体包含氟原子。
13.如权利要求12所述的方法，其特征在于：
在所述第十四步骤中，对所述第七气体的等离子体施加偏置电力，在通过所述第二步骤露出的所述端面的原子层形成包含所述离子的所述混合层。
14.如权利要求12或13所述的方法，其特征在于：
所述第八气体包含含有NF3气体和O2气体的混合气体。
CN201810329352.XA 2017-04-14 2018-04-13 蚀刻方法 Active CN108735598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-080798 2017-04-14
JP2017080798A JP6823527B2 (ja) 2017-04-14 2017-04-14 エッチング方法

Publications (2)

Publication Number Publication Date
CN108735598A true CN108735598A (zh) 2018-11-02
CN108735598B CN108735598B (zh) 2023-01-06

Family

ID=63790267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810329352.XA Active CN108735598B (zh) 2017-04-14 2018-04-13 蚀刻方法

Country Status (5)

Country Link
US (1) US10269578B2 (zh)
JP (1) JP6823527B2 (zh)
KR (1) KR102562634B1 (zh)
CN (1) CN108735598B (zh)
TW (1) TWI782975B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110059599A1 (en) * 2009-09-10 2011-03-10 Lockheed Martin Corporation Graphene Nanoelectric Device Fabrication
JP2011215371A (ja) * 2010-03-31 2011-10-27 Toshiba Corp マスクの製造方法
US20150243520A1 (en) * 2014-02-25 2015-08-27 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device
CN105762073A (zh) * 2015-01-05 2016-07-13 朗姆研究公司 用于各向异性钨蚀刻的方法和装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318576A (ja) * 1993-04-30 1994-11-15 Oki Electric Ind Co Ltd ドライエッチング方法
JP3259529B2 (ja) * 1994-07-11 2002-02-25 ソニー株式会社 選択エッチング方法
JP4123428B2 (ja) 2001-11-30 2008-07-23 東京エレクトロン株式会社 エッチング方法
US8252696B2 (en) 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
JP2012018989A (ja) * 2010-07-06 2012-01-26 Elpida Memory Inc 半導体装置の製造方法
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
CN103311092B (zh) * 2012-03-12 2015-08-05 中芯国际集成电路制造(上海)有限公司 沟槽的刻蚀方法
US9093389B2 (en) * 2013-01-16 2015-07-28 Applied Materials, Inc. Method of patterning a silicon nitride dielectric film
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9378975B2 (en) 2014-02-10 2016-06-28 Tokyo Electron Limited Etching method to form spacers having multiple film layers
US9059043B1 (en) * 2014-02-11 2015-06-16 International Business Machines Corporation Fin field effect transistor with self-aligned source/drain regions
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9828672B2 (en) * 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
KR101702869B1 (ko) * 2015-09-10 2017-02-06 주식회사 케이씨텍 원자층 식각장치
US9972502B2 (en) * 2015-09-11 2018-05-15 Lam Research Corporation Systems and methods for performing in-situ deposition of sidewall image transfer spacers
US9595451B1 (en) * 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
US10115601B2 (en) * 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
JP6812284B2 (ja) 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110059599A1 (en) * 2009-09-10 2011-03-10 Lockheed Martin Corporation Graphene Nanoelectric Device Fabrication
JP2011215371A (ja) * 2010-03-31 2011-10-27 Toshiba Corp マスクの製造方法
US20150243520A1 (en) * 2014-02-25 2015-08-27 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device
CN105762073A (zh) * 2015-01-05 2016-07-13 朗姆研究公司 用于各向异性钨蚀刻的方法和装置

Also Published As

Publication number Publication date
US20180301346A1 (en) 2018-10-18
TW201903883A (zh) 2019-01-16
TWI782975B (zh) 2022-11-11
KR20180116150A (ko) 2018-10-24
JP6823527B2 (ja) 2021-02-03
KR102562634B1 (ko) 2023-08-02
CN108735598B (zh) 2023-01-06
JP2018182103A (ja) 2018-11-15
US10269578B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US11380551B2 (en) Method of processing target object
TWI754041B (zh) 被處理體之處理方法
CN105489485B (zh) 处理被处理体的方法
CN105845550A (zh) 被处理体的处理方法
CN107731677B (zh) 处理被处理体的方法
US20210025060A1 (en) Apparatus for processing substrate
CN108735597A (zh) 成膜方法
CN109417029B (zh) 对被处理体进行处理的方法
CN108735598A (zh) 蚀刻方法
WO2023049012A1 (en) Remote plasma deposition with electrostatic clamping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant