CN108695397B - 一种芯片工艺制造方法及光敏传感器芯片 - Google Patents

一种芯片工艺制造方法及光敏传感器芯片 Download PDF

Info

Publication number
CN108695397B
CN108695397B CN201710223863.9A CN201710223863A CN108695397B CN 108695397 B CN108695397 B CN 108695397B CN 201710223863 A CN201710223863 A CN 201710223863A CN 108695397 B CN108695397 B CN 108695397B
Authority
CN
China
Prior art keywords
chip
oxide film
process manufacturing
silicon substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710223863.9A
Other languages
English (en)
Other versions
CN108695397A (zh
Inventor
陈立
樊子宇
迟勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Leyi Microelectronic Co ltd
Original Assignee
Shenzhen Leyi Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Leyi Microelectronic Co ltd filed Critical Shenzhen Leyi Microelectronic Co ltd
Priority to CN201710223863.9A priority Critical patent/CN108695397B/zh
Publication of CN108695397A publication Critical patent/CN108695397A/zh
Application granted granted Critical
Publication of CN108695397B publication Critical patent/CN108695397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种芯片工艺制造方法及光敏传感器芯片,涉及电子技术领域,所述芯片工艺制造方法通过干法腐蚀工艺形成光敏传感器硅芯片几何结构;感应芯片和基准芯片通过导电银浆贴于金属基板,金属基板接地;栅极和源极接地,感应芯片和基准芯片漏极通过恒流源注入相同的电流,输出端将由光照强度的不同输出不同的电压信号。本发明实施例所述的芯片工艺制造方法及光敏传感器芯片可以通过采用CMOS集成电路中常用的LOCOS工艺,和MOS标准工艺完全兼容,工艺操作简单,降低了加工成本,且安全可靠。

Description

一种芯片工艺制造方法及光敏传感器芯片
技术领域
本发明涉及电子技术领域,尤其涉及一种芯片工艺制造方法及光敏传感器芯片。
背景技术
传统的光敏传感器是一种光敏二极管,是在反向电压作用之下工作的。没有光照时,反向电流很小(一般小于0.1微安),称为暗电流。当有光照时,携带能量的光子进入PN结后,把能量传给共价键上的束缚电子,使部分电子挣脱共价键,从而产生电子---空穴对,称为光生载流子。它们在反向电压作用下参加漂移运动,使反向电流明显变大,光的强度越大,反向电流也越大。光敏二极管的缺点是暗电流随着温度的升高,会急剧增大,当芯片温度高于70℃时,暗电流增大至微安(uA)级,引起光敏传感输出错误信号。
在实现本发明过程中,发明人发现现有技术中至少存在如下问题:传统的的MOS(金属—绝缘体—半导体)型光敏传感芯片,采用干法刻蚀氧化硅的方式制备器件芯片,采用此种方式,由于氧化层台阶过高,腐蚀时容易对底部的Si材料形成损伤,出现打毛现象;同时,由于氧化层台阶过高,在进行金属腐蚀时,易在台阶的底部形成金属残余,影响器件的成品率和可靠性,同时,由于该器件与标准CMOS(互补金属氧化物半导体)工艺不完全兼容,也增加了制造的复杂程度和成本。
发明内容
为了克服现有技术中相关产品的不足,本发明提出一种芯片工艺制造方法及光敏传感器芯片。
本发明提供了一种应用于上述芯片工艺制造方法,包括:
a.选取硅材料晶向并作为硅衬底;
b.氧化所述硅衬底表面生成氧化膜;
c.注入B离子;
d.在预先确定的源漏区进行光刻,注入BF2形成源极区和漏极区;
e.在硅衬底表面生成SiN淀积,所述SiN淀积覆盖硅衬底及氧化膜;
f.进行栅极光刻,形成栅氧化区窗口;
g.在栅极区进行刻蚀,去除对应部分的介质层,所述的介质层包括氧化膜和SiN;
h.在栅极区对应部分通过氧化生成氧化膜,控制所述氧化膜的厚度;
i.去除在源极和漏极对应区域的介质层,生成接触孔;
j.进行金属层沉淀,在栅极对应区域进行金属光刻,形成栅极以及键合PAD;
k.进行金属刻蚀,去除金属层,反应终点控制在介质层,金属层合金及化学反应损伤退火,形成欧姆接触。
作为本发明的进一步改进,对芯片进行背面减薄,所述减薄的厚度为300±20μm。
作为本发明的进一步改进,所述硅材料晶向为<100>,所述硅衬底为N型,电阻率为10~20ohm-cm,直径为125±0.125mm。
作为本发明的进一步改进,所述步骤b中生成的氧化膜的厚度为10nm。
作为本发明的进一步改进,所述SiN淀积的厚度为200nm。
作为本发明的进一步改进,在步骤g中,通过CF4/NF3/Ar在RIE等离子体刻蚀设备中去除SiN,采用CF4/CHF3/Ar在RIE等离子体刻蚀设备中去除氧化膜。
作为本发明的进一步改进,所述步骤h中生成的氧化膜的厚度为800nm。
作为本发明的进一步改进,所述金属层沉淀为1000nm的铝。
作为本发明的进一步改进,采用Al靶/Ar气在等离子体设备中溅射铝膜,磁控溅射淀积厚度为1000nm的铝,和源极、漏极对应区域形成欧姆接触。
本发明提供了一种光敏传感器芯片,包括:两个相同的光敏传感器以及差动电路,所述两个光敏传感器通过引线接入到所述差动电路中;所述两个光敏传感器均为MOS管,所述两个MOS管的栅极和源极短接并接地,所述两个MOS管的漏极注入大小相同的电流,输出电压为所述两个MOS管的导通压降之差。
与现有技术相比,本发明有以下优点:
本发明实施例所述光敏传感器硅芯片在N型Si材料上制作,为耗尽型金属栅MOS管,表面用铝作为栅极和引线极,通过干法腐蚀工艺形成光敏传感器硅芯片几何结构;感应芯片和基准芯片通过导电银浆贴于金属基板,金属基板接地;栅极和源极接地,感应芯片和基准芯片漏极通过恒流源注入相同的电流,输出端将由光照强度的不同输出不同的电压信号;所述芯片工艺制造方法采用CMOS集成电路中常用的LOCOS工艺,提高了芯片的可靠性和成品率,和光敏传感器常规工艺相比提升了器件参数性能、降低了制作成本,同时本芯片工艺和MOS标准工艺兼容,工艺操作简单,降低了加工成本,且安全可靠。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明所述芯片工艺制造方法的流程示意图;
图2为硅衬底表面生成氧化膜的结构示意图;
图3为源漏区注入的光刻区域示意图;
图4为SiN淀积后的结构示意图;
图5为栅极介质层去除后的结构示意图;
图6为栅极氧化膜完成后的结构示意图;
图7为栅极氧化膜完成后的结构示意图;
图8为所述光敏传感器芯片金属淀积、光刻、腐蚀后的结构示意图;
图9为本发明实施例所述光敏传感器芯片的参考电路原理图;
图10为本发明实施例所述光敏传感器芯片在电离辐射效应中电荷的输运示意图;
图11为本发明所述光敏传感器芯片导通压降随温度变化的测试曲线示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,附图中给出了本发明的较佳实施例。本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例,相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
实施例一
参阅图1所示,为本发明所述芯片工艺制造方法的流程示意图,所述工艺制作方法包括:
a.选取硅材料晶向并作为硅衬底。
在本发明实施例中,所述硅材料晶向为<100>,所述硅衬底为N型,电阻率为10~20ohm-cm(欧姆-厘米),直径在125±0.125mm之间。
b.氧化所述硅衬底表面生成氧化膜。
参阅图2所示,硅衬底表面生成氧化膜的结构示意图,在本发明实施例中,所述的氧化膜为SiO2,氧化过程为通过炉管通入氧气,和硅(Si)氧化反应后生产SiO2薄膜,由于SiO2是不导电的,在本发明实施例中起介质层作用,其中,生成的氧化膜的厚度为10nm。
c.注入B离子。
在本发明实施例中,离子注入是指把B(硼)原子电离成离子,并使其在几十至几百千伏的电压下进行加速,在获得较高速度后射入Si表面,B离子注入的目的是改善硅衬底的表面特性并形成沟道,便于后续通过光刻形成源极和漏极。
d.在预先确定的源漏区进行光刻,注入BF2离子形成源极区和漏极区。
参阅图3所示,为源漏区注入的光刻区域示意图,在本发明实施例中,在对应的光刻的部分附上光刻胶并进行光刻,通过注入大剂量的BF2离子分别对应形成源极区和漏极区。
e.在硅衬底表面生成SiN淀积,所述SiN淀积覆盖硅衬底及氧化膜。
参阅图4所示,为SiN淀积后的结构示意图,所述SiN淀积通过硅烷和笑气(N2O,一种氧化剂)在炉管中发生反应制备,所述SiN淀积的厚度为200nm。
f.进行栅极光刻,形成栅氧化区窗口。
可选的,所述栅氧化区窗口的尺寸大小由器件参数规范要求确定。
g.在栅极区进行刻蚀,去除对应部分的介质层,所述的介质层包括氧化膜和SiN。
参阅图5所示,为栅极介质层去除后的结构示意图,在本发明实施例中,通过CF4/NF3/Ar在RIE(反应离子刻蚀)等离子体刻蚀设备中去除SiN,采用CF4/CHF3/Ar在RIE等离子体刻蚀设备中去除氧化膜。
h.在栅极区对应部分通过氧化生成氧化膜,控制所述氧化膜的厚度。
参阅图6所示,为栅极氧化膜完成后的结构示意图,在本发明实施例中,所述生成的氧化膜的厚度为800nm,为提高氧化硅层质量,并兼顾氧化膜的生长速度,采用干氧-加氢氧化-干氧的生长方式来加快氧化膜的生成。
i.去除在源极和漏极对应区域的介质层,生成接触孔。
参阅图7所示,为接触孔光刻腐蚀后的结构示意图,本发明实施例采用湿法腐蚀,具体的,通过热磷酸去除接触孔区域的SiN介质层,并在接触孔区域进行光刻,接着采用CF4/CHF3/Ar在RIE等离子体刻蚀设备中去除接触孔区域的氧化膜并生成接触孔,其中,去除氧化膜介质层的厚度为20nm,反应终点控制在硅衬底表面。
j.进行金属层沉淀,在栅极对应区域进行金属光刻,形成栅极以及键合PAD(焊盘)。
本发明实施例采用Al靶/Ar气在等离子体设备中溅射铝膜,磁控溅射淀积厚度为1000nm的铝,和源极、漏极对应区域形成欧姆接触,用以提高引线键合能力。
k.进行金属刻蚀,去除金属层,反应终点控制在介质层,金属层合金及化学反应损伤退火,形成欧姆接触。
参阅图8所示,为所述光敏传感器芯片金属淀积、光刻、腐蚀后的结构示意图。
可选的,本发明实施例所述方法还包括对芯片进行背面减薄,其中,所述减薄的厚度为300±20μm。
参阅下表所示,为通过本发明所述工艺制作方法所加工光敏传感器芯片能达到的技术参数指标表。
Figure BDA0001264581370000081
在本发明实施例中,所述光敏传感器硅芯片在N型Si材料上制作,为耗尽型金属栅MOS管,表面用铝作为栅极和引线极,通过干法腐蚀工艺形成光敏传感器硅芯片几何结构。感应芯片和基准芯片通过导电银浆贴于金属基板,金属基板接地。栅极和源极接地,感应芯片和基准芯片漏极通过恒流源注入相同的电流,输出端将由光照强度的不同输出不同的电压信号。所述芯片工艺制造方法采用CMOS集成电路中常用的LOCOS工艺,提高了芯片的可靠性和成品率,和光敏传感器常规工艺相比提升了器件参数性能、降低了制作成本,同时本芯片工艺和MOS标准工艺兼容,工艺操作简单,降低了加工成本,且安全可靠。
实施例二
参阅图9所示,为本发明实施例所述应用上述芯片加工制造方法的光敏传感器芯片的参考电路原理图,所述光敏传感器芯片包括两个相同的光敏传感器以及差动电路,所述两个光敏传感器通过引线接入到所述差动电路中;所述两个光敏传感器均为MOS管,所述两个MOS管的栅极和源极短接并接地,所述两个MOS管的漏极注入大小相同的电流,输出电压为所述两个MOS管的导通压降之差。
参阅图10所示,为发明实施例所述光敏传感器芯片在电离辐射效应中电荷的输运示意图,本发明采用与CMOS集成电路兼容工艺,利用光照会使半导体器件产生电离辐射效应,即为在光线的照射下,MOS器件的氧化层发生电离,产生电子-空穴对,电子在电场的作用下很快被释放,而一部分空穴被氧化层内的空穴陷阱俘获,形成氧化层陷阱电荷,另一部分空穴与氧化层内含氢缺陷相互作用,形成界面陷阱电荷,此两种缺陷电荷都将引起MOS器件性能的退化;其表现为在光的辐照下,MOS器件的阈值、饱和电流将发生变化。
参阅图11所示,为本发明所述光敏传感器芯片导通压降随温度变化的测试曲线示意图,在所述差动电路中,作为基准的MOS管M1和作为探测器的M2为完全相同的两只MOS管,所述两只MOS管的栅极和源极短接并接地,在M1和M2的漏极各自注入相同的电流Iin1和Iin2,输出电压Uo为M1与M2的导通压降之差。作为基准的M1不接受光辐照,当作为探测器的M2未受到光辐照时,输出电压Uo为零,当M2接受到光辐照后,输出电压Uo将随着光照强度发生线性变化;由于半导体器件导通压降对温度十分敏感,随着温度的升高,其在固定注入电流下的导通压降将与温度程线性变化。
由图11可知,采用相同工艺条件制备的两只MOS管,其温度曲线具有高度的一致性,因此,采用两只相同的MOS芯片组成差动电路可有效抑制由温度变化形成的温漂现象,使得输出信号仅与光照强度有关,而与环境温度无关,即本发明实施例所述的光敏传感器芯片可以通过采用CMOS集成电路中常用的LOCOS(硅局部氧化隔离技术)工艺,和MOS标准工艺完全兼容,工艺操作简单,降低了加工成本,且安全可靠。
在本发明所提供的上述实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如,多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
以上仅为本发明的实施例,但并不限制本发明的专利范围,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来而言,其依然可以对前述各具体实施方式所记载的技术方案进行修改,或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构,直接或间接运用在其他相关的技术领域,均同理在本发明专利保护范围之内。

Claims (10)

1.一种芯片工艺制造方法,所述芯片为光敏传感器的硅芯片,所述光敏传感器为耗尽型金属栅MOS管,其特征在于,依次包括如下步骤:
a.选取硅材料晶向并作为硅衬底;
b.氧化所述硅衬底表面生成氧化膜;
c.向所述硅衬底注入B离子;
d.在预先确定的源漏区进行光刻,注入BF2形成源极区和漏极区;
e.在硅衬底表面生成SiN淀积层,所述SiN淀积层覆盖硅衬底及氧化膜;
f.进行栅极光刻,形成栅氧化区窗口;
g.在栅极区进行刻蚀,去除对应部分的介质层,所述的介质层包括氧化膜和SiN;
h.在栅极区对应部分通过氧化生成氧化膜,控制所述氧化膜的厚度;
i.采用湿法腐蚀去除在源极和漏极对应区域的介质层,将反应终点控制在所述硅衬底表面,生成接触孔;
j.在整个硅衬底的表面进行金属层沉淀,所述金属层覆盖硅衬底及氧化膜;在栅极对应区域进行金属光刻,形成栅极以及键合PAD;
k.在除栅极对应区域之外的区域,进行金属刻蚀以去除不需要金属层的区域内的金属层并在需留下金属层的区域内保留金属层,且金属蚀刻时反应终点控制在介质层的氧化膜上,金属合金及退火以减小化学反应损伤,其中,金属蚀刻后留下的金属层与i步骤中形成的所述接触孔共同形成欧姆接触。
2.根据权利要求1所述的芯片工艺制造方法,其特征在于,所述方法还包括:对芯片进行背面减薄,所述减薄的厚度为300±20μm。
3.根据权利要求1所述的芯片工艺制造方法,其特征在于:所述硅材料晶向为<100>,所述硅衬底为N型,电阻率为10~20ohm-cm,直径为125±0.125mm。
4.根据权利要求1所述的芯片工艺制造方法,其特征在于:在步骤b中生成的氧化膜的厚度为10nm。
5.根据权利要求1所述的芯片工艺制造方法,其特征在于:所述SiN淀积的厚度为200nm。
6.根据权利要求1所述的芯片工艺制造方法,其特征在于:在步骤g中,通过CF4/NF3/Ar在RIE等离子体刻蚀设备中去除SiN,采用CF4/CHF3/Ar在RIE等离子体刻蚀设备中去除氧化膜。
7.根据权利要求1所述的芯片工艺制造方法,其特征在于:在步骤h中生成的氧化膜的厚度为800nm。
8.根据权利要求1所述的芯片工艺制造方法,其特征在于:在步骤j中,所述金属层是沉淀厚度为1000nm的铝膜。
9.根据权利要求8所述的芯片工艺制造方法,其特征在于:采用Al靶/Ar气在等离子体设备中溅射铝膜,其中,所述铝膜是磁控溅射淀积厚度为1000nm的铝膜,所述铝膜和源极、漏极对应区域形成欧姆接触。
10.一种应用权利要求1-9任一项所述芯片工艺制造方法制造的光敏传感器芯片,其特征在于,包括:
两个相同的光敏传感器以及差动电路,所述两个光敏传感器通过引线接入到所述差动电路中;
所述两个光敏传感器均为MOS管,所述两个MOS管的栅极和源极短接并接地,所述两个MOS管的漏极注入大小相同的电流,输出电压为所述两个MOS管的导通压降之差。
CN201710223863.9A 2017-04-07 2017-04-07 一种芯片工艺制造方法及光敏传感器芯片 Active CN108695397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710223863.9A CN108695397B (zh) 2017-04-07 2017-04-07 一种芯片工艺制造方法及光敏传感器芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710223863.9A CN108695397B (zh) 2017-04-07 2017-04-07 一种芯片工艺制造方法及光敏传感器芯片

Publications (2)

Publication Number Publication Date
CN108695397A CN108695397A (zh) 2018-10-23
CN108695397B true CN108695397B (zh) 2020-11-06

Family

ID=63842976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710223863.9A Active CN108695397B (zh) 2017-04-07 2017-04-07 一种芯片工艺制造方法及光敏传感器芯片

Country Status (1)

Country Link
CN (1) CN108695397B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786733A (zh) * 2020-12-30 2021-05-11 华芯威半导体科技(北京)有限责任公司 一种高精度γ射线传感器的硅芯片工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246757A1 (en) * 2003-12-31 2007-10-25 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552659B2 (ja) * 2005-01-14 2010-09-29 ヤマハ株式会社 サイドスペーサ形成法
JP2013224830A (ja) * 2012-04-19 2013-10-31 Tamagawa Seiki Co Ltd フォトセンサおよび光学式回転検出器
CN103715293B (zh) * 2013-12-05 2015-12-02 中国航天科技集团公司第九研究院第七七一研究所 基于soi cmos工艺的辐射探测器件及其制备方法
CN106711275B (zh) * 2016-12-25 2018-12-11 复旦大学 一种半导体光电传感器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246757A1 (en) * 2003-12-31 2007-10-25 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same

Also Published As

Publication number Publication date
CN108695397A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
WO1998020561A9 (en) Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
CN203445122U (zh) X射线检测装置阵列基板
JPS61120466A (ja) 半導体光検出素子
NL8202686A (nl) Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
JP2018088536A (ja) 表面荷電抑制を有するPiNダイオード構造
WO2013187140A1 (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
CN108695397B (zh) 一种芯片工艺制造方法及光敏传感器芯片
US6707126B2 (en) Semiconductor device including a PIN photodiode integrated with a MOS transistor
CN109273555B (zh) 一种光电子注入型x射线探测器件及其制备方法
US7858425B2 (en) Monolithic nuclear event detector and method of manufacture
US8481953B2 (en) Methods and systems of isolating segmented radiation detectors using alumina
CN110544667A (zh) 一种深耗尽的图像传感器像素单元结构及制作方法
KR100263474B1 (ko) 고체 촬상 소자 및 그의 제조 방법
JPS5854671A (ja) 固体撮像素子
CN109962106B (zh) Mosfet器件及其制造方法
CN112018212B (zh) 一种平板探测器及其制造方法
US11368642B2 (en) Method of manufacturing semiconductor device and method of manufacturing solid-state imaging device
US20230171522A1 (en) Light detection device and method for driving light sensor
CN112786733A (zh) 一种高精度γ射线传感器的硅芯片工艺方法
JPH02284481A (ja) 光電変換装置の製造方法
CN116525695A (zh) 硅探测器及形成方法
JPS6193641A (ja) 半導体装置
CN112366246A (zh) 一种辐射粒子探测器器件结构
CN115084304A (zh) 半导体结构及其形成方法
JPS62174915A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant