CN108666306B - 图案化基板与发光二极管晶圆 - Google Patents
图案化基板与发光二极管晶圆 Download PDFInfo
- Publication number
- CN108666306B CN108666306B CN201710188511.4A CN201710188511A CN108666306B CN 108666306 B CN108666306 B CN 108666306B CN 201710188511 A CN201710188511 A CN 201710188511A CN 108666306 B CN108666306 B CN 108666306B
- Authority
- CN
- China
- Prior art keywords
- substrate
- pattern structures
- patterned substrate
- shape
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000872 buffer Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种图案化基板与发光二极管晶圆。图案化基板包括基材以及多个图案结构。基材具有至少一元件配置区以及环绕元件配置区的切割区。图案结构与基材一体成型，且位于基材的切割区内。图案结构彼此分离且分布于切割区。
Description
技术领域
本发明涉及一种图案化基板与发光二极管晶圆，尤其涉及一种可提高磊晶品质的图案化基板与发光二极管晶圆。
背景技术
在制作发光二极管的处理中，需要在一种材料(如基板)上长出另一种不同的材料(如磊晶结构)，此时必须要考虑到两者晶格原子间的匹配程度。若是两个材料之间的晶格大小差距太大，必然会在两个材料的界面处产生应力场。缺陷或差排大多因此而存在于此界面之中，且在磊晶结构产生时就会发现有穿隧差排(threading dislocation)从此界面中延伸出来，导致磊晶品质不佳进而影响元件的效能。
发明内容
本发明提供一种图案化基板，可提高磊晶品质。
本发明还提供一种发光二极管晶圆，可解决现有因晶格不匹配而于磊晶时产生穿隧差排进而降低磊晶品质的问题。
本发明的发光二极管晶圆，其包括图案化基板以及配置于所述图案化基板上的磊晶结构层。图案化基板，其包括基材以及多个图案结构。基材具有至少一元件配置区以及环绕元件配置区的切割区。图案结构与基材一体成型，且位于基材的切割区内。图案结构彼此分离且分布于切割区。
在本发明的一实施例中，上述的图案结构突出配置于基材上，且图案结构的形状包括角锥形、圆锥形、球形或梯形。
在本发明的一实施例中，上述的图案结构内埋于基材内，且图案结构的形状包括凹角锥形、凹圆锥形、凹球形或凹梯形。
在本发明的一实施例中，上述的元件配置区的宽度介于1微米至15微米之间，且元件配置区的宽度的定义是分别位于元件配置区两侧且邻近元件配置区的图案结构的距离。
在本发明的一实施例中，每一图案结构的宽度与高度的比值介于0.8至1.5之间。
在本发明的一实施例中，上述的每一图案结构具有粗糙化表面。
在本发明的一实施例中，上述的磊晶结构层具有多个子磊晶结构，且子磊晶结构彼此分离且对应位于元件配置区上。
在本发明的一实施例中，上述的发光二极管晶圆，还包括：缓冲层，位于图案化基板与磊晶结构层之间，其中缓冲层具有多个彼此分离的缓冲部，每一缓冲部分别对应位于一个元件配置区上，子磊晶结构分别形成于缓冲部上。
在本发明的一实施例中，具有子磊晶结构的图案化基板上的每一图案结构的宽度与高度的比值介于0.2至1之间。
在本发明的一实施例中，上述的每一缓冲部具有与基材接触的下表面，以及与子磊晶结构接触的上表面，而下表面的面积小于上表面的面积。
基于上述，在本发明的图案化基板的设计中，图案结构与基材一体成型，且图案结构是彼此分离且分布于基材的切割区。后续于此图案化基板进行磊晶程序时，这些位于切割区的图案结构可有效减少在元件配置区内的磊晶结构层所受到的压缩应力和穿隧差排，可提高磊晶品质。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A显示为本发明的一实施例的一种发光二极管晶圆的俯视示意图；
图1B显示为图1A的发光二极管晶圆的局部剖面示意图；
图2显示为本发明的另一实施例的一种图案化基板的局部剖面示意图；
图3显示为本发明的另一实施例的一种图案化基板的局部剖面示意图；
图4显示为本发明的一实施例的一种发光二极管晶圆的俯视示意图；
图5A显示为本发明的另一实施例的一种发光二极管晶圆的俯视示意图；
图5B显示为图5A的发光二极管晶圆的局部剖面示意图；
图6显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图；
图7显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图；
图8显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图；
图9A至图9B显示为本发明的一实施例的一种发光二极管晶圆的制作方法的剖面示意图。
附图标记说明：
100a、100b、100c、100d、310：图案化基板
110、312、412：基材
111：上表面
112、312a、412a：元件配置区
114、312b：切割区
120a、120b、120c、314、314a：图案结构
140：辅助图案结构
200a、200b、300a、300b、300c、300d、400a：发光二极管晶圆
220、320、320’、420：缓冲层
320a：缓冲部
230、330、330’：磊晶结构层
231：无掺杂的半导体层
232：第一型半导体层
234：主动层
236：第二型半导体层
332、332’、432：子磊晶结构
332a’：上表面
332b’：下表面
440：磊晶阻隔层
L、W：宽度
H：高度
具体实施方式
图1A显示为本发明的一实施例的一种发光二极管晶圆的俯视示意图。图1B显示为图1A的发光二极管晶圆的局部剖面示意图。请同时参考图1A与图1B，本实施例的发光二极管晶圆200a包括图案化基板100a、缓冲层220以及磊晶结构层230。本实施例的图案化基板100a包括基材110以及多个图案结构120a。基材110具有至少一元件配置区112(图1A与图1B中示意地显示多个)以及环绕元件配置区112的切割区114。图案结构120a与基材110一体成型，且位于基材110的切割区114内。图案结构120a彼此分离且分布于切割区114。
详细来说，本实施例的图案化基板100a例如是蓝宝石晶圆(sapphire)，其中对此蓝宝石晶圆直接图案化之后即可形成图案结构120a。因此，本实施例的图案结构120a与基材110具有相同材质(即，蓝宝石)且一体成型。如图1B所示，本实施例的图案结构120a是配置于基材110上，如基材110的上表面111上，且仅位于切割区114内。意即，图案结构120a没有设置在基材110的元件配置区112内。因此，在后续切割基板或晶粒图案蚀刻的程序后，图案结构120a并不会存在于后续的产品内。此处，图案结构120a的形状例如是圆柱形，但并不以此为限。
再者，本实施例的磊晶结构层230覆盖于图案化基板100a的元件配置区112与切割区114以及图案结构120a，且位于缓冲层220上。此处，磊晶结构层230具体化是由依序堆叠的无掺杂的半导体层231、第一型半导体层232、主动层234以及第二型半导体层236所组成，其中第一型半导体层232例如是n型半导体层；第二型半导体层236例如是p型半导体层；缓冲层220例如是用晶格匹配或适于磊晶成长的材料成膜，如氮化铝(AlN)、氮化镓(GaN)；但并不以此为限。
于其他未显示的实施例中，图案化基板例如是硅基板(Si)、碳化硅基板(SiC)或玻璃基板，对上述的基板直接图案化之后即可形成只分布于在切割区的图案结构。更详细地说，缓冲层也是根据基板材料与后续的第一型半导体层的需要来选择不同的材料，甚至不需要缓冲层。换言之，缓冲层220为选择性的膜层。
此外，本实施例的每一图案结构120a的宽度W与高度H的比值例如是介于0.8至1.5之间。较佳地，每一图案结构120a的宽度W例如是介于0.5微米至3微米之间，而每一图案结构120a的高度H例如是介于0.4微米至3微米之间。另外，元件配置区112的宽度L，较佳地，介于1微米至15微米之间。更详细地说，元件配置区112的宽度L定义是：分别位于元件配置区112两侧且邻近元件配置区112的两图案结构120a之间的距离。
值得一提的是，若图案结构120a的尺寸大于上述所界定的范围，则表示后续成长在此图案化基板100a上的磊晶结构层230与图案化基板100a较难分离，且需要成长更厚的磊晶结构层，导致发光二极管晶片无法轻薄化。反之，若图案结构120a的尺寸小于上述所界定的范围，则图案结构120a导引元件配置区112内的磊晶结构层所受到的压缩应力和穿隧差排的能力减弱，无法有效提升磊晶品质。
简言之，在本实施例的图案化基板100a的设计中，图案结构120a与基材110一体成型，且图案结构120a是彼此分离且分布于基材110的切割区114。后续于此图案化基板100a进行磊晶程序时，这些位于切割区114的图案结构120a可有效减少在元件配置区112内的磊晶结构层230所受到的压缩应力和穿隧差排，可提高磊晶品质。
值得一提的是，本发明并不限制图案结构的结构型态。请参考图2，于另一实施例的图案化基板100b中，图案结构120b的形状可例如是角锥形、或圆锥形。或者是，请参考图3，于又一实施例的图案化基板100c中，图案结构120c也可内埋于基材110内，其中图案结构120c的形状可例如是凹角锥形。或者是，于其他未显示的实施例中，图案结构可配置于基材上且其形状可为球形、梯形或其他适当形状；或者是，图案结构可内埋于基板内且其形状可为凹角锥、凹圆锥、凹球形或其他适当形状，于此并不加以限制。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图4显示为本发明的另一实施例的一种发光二极管晶圆的俯视示意图。请参考图4，本实施例的发光二极管晶圆200b与图1A的发光二极管晶圆200a相似，两者的差异在于：本实施例的发光二极管晶圆200b的图案化基板100d还包括多个辅助图案结构140，与基材110一体成型，且分别位于基材110的元件配置区112内，其中辅助图案结构140彼此分离。辅助图案结构140于基材110上的投影面积会大于切割区114中的图案结构120a，更进一步，辅助图案结构140的高度(或深度)会小于图案结构120a的高度(或深度。)此处，辅助图案结构140可有效分散在元件配置区112内的磊晶结构层230所受到的压缩应力和穿隧差排，进而提高磊晶品质。
图5A显示为本发明的另一实施例的一种发光二极管晶圆的俯视示意图，图5B显示为图5A的发光二极管晶圆的局部剖面示意图。请同时参考图5A与图5B，本实施例的发光二极管晶圆300a包括图案化基板310、缓冲层320以及磊晶结构层330。图案化基板310包括基材312以及多个图案结构314。基材312具有多个元件配置区312a以及环绕元件配置区312a的切割区312b。图案结构314与基材312一体成型，且图案结构314位于基材312的切割区312b内，而图案结构314的宽高比在0.2～1之间。
缓冲层320形成于图案化基板310上，且用于后续磊晶结构层330的成长。磊晶结构层330形成于缓冲层320上且具有多个分隔独立的子磊晶结构332，每一子磊晶结构332是对应形成于元件配置区312a中。本实施例中图案结构314的宽高比对于形成分隔的子磊晶结构332是重要因素之一。若宽高比太大，则无法有效地分隔磊晶结构层330，因为在进行磊晶处理时有可能成长在图案结构314的表面，导致相邻的子磊晶结构332相连；相反的，若宽高比太小，也就是图案结构314的高度(或深度)较大，则受限于蚀刻尺寸的极限，同时较长的蚀刻时间也可能会造成基材312表面的磊晶品质降低。
由于本实施例的图案结构314密集的形成于切割区312b中，使得后续成膜的缓冲层320于切割区312b有较不均匀厚度、甚至不连续的膜层而导致磊晶结构层330不易在切割区312b成长，因此在磊晶过程中可直接形成独立分开的晶粒。也就是说，本实施例的发光二极管晶圆300a切割为多个发光二极管晶粒时，只需要切割图案化基板310，而已经独立分开的子磊晶结构332的表面不会再经过处理的破坏而使表面产生缺陷，影响发光效率。
图6显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图。本实施例的发光二极管晶圆300b与图5B的发光二极管晶圆300a相似，两者的差异在于：本实施例的发光二极管晶圆300b的缓冲层320’经过图案化而形成多个缓冲部320a，而只形成于元件配置区312a。与图5B实施例相同的是，磊晶结构层330也在磊晶处理中自动形成独立分开的多个子磊晶结构332。
图7显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图。请参考图7，本实施例的发光二极管晶圆300c与图6的发光二极管晶圆300b相似，两者的差异在于：本实施例的发光二极管晶圆300c的图案结构314a更进一步地做了粗糙化处理，可使得缓冲层320’与磊晶结构层330更加不易成长于切割区312b而自动生长为独立分开的缓冲部320a与子磊晶结构332。
图8显示为本发明的另一实施例的一种发光二极管晶圆的剖面示意图。请参考图8，本实施例的发光二极管晶圆300d与图7的发光二极管晶圆300c相似，两者的差异在于：本实施例的发光二极管晶圆300d的子磊晶结构层332’为倒梯形，子磊晶结构层332’与缓冲层320’接触的下表面332b’的面积小于上表面332a’的面积。由于穿隧差排主因是异质接面造成，因此通过调整磊晶直向、横向生长速率来达到晶粒大小的需求，但同时又可以令异质接面的面积减少以降低穿隧差排的产生。
图9A至图9B显示为本发明的一实施例的一种发光二极管晶圆的制作方法的剖面示意图。请先参考图9A，在基材412上设置磊晶阻隔层440，其中磊晶阻隔层440是图案化的层体，以在元件配置区412a显露出基材412。磊晶阻隔层440是由不易进行磊晶沉积的材料组成，例如是有机的光阻材料、或无机的氧化硅材料等等。接着，形成图案化的缓冲层420，其中缓冲层420只形成于元件配置区412a。然后，再进行磊晶结构432的沈积。由于磊晶阻隔层440不利于磊晶成长，加上图案化的缓冲层420令磊晶过程中磊晶结构层可以自动形成独立分开的子磊晶结构432。之后，请参考图9B，移除磊晶阻隔层440，即可得到独立分开子磊晶结构432而不需要再经过切割或蚀刻定义。相同地，本实施例的发光二极管晶圆400a切割为多个发光二极管晶粒时，只需要切割基材412，而已经独立分开的子磊晶结构432的表面不会再经过处理的破坏而使表面产生缺陷，影响发光效率，特别是针对小尺寸的微型发光二极管(例如，边长小于50um、或是子磊晶结构厚度小于6um的发光二极管晶粒)，可以改善磊晶结构表面因为切割缺陷导致的发光效率降低问题。
综上所述，在本发明的图案化基板的设计中，图案结构与基材一体成型，且图案结构是彼此分离且分布于基材的切割区。后续于此图案化基板进行磊晶程序时，这些位于切割区的图案结构可有效减少在元件配置区内的磊晶结构层所受到的压缩应力和穿隧差排，可提高磊晶品质。再者，在本发明利用图案化结构的设计中，可以令磊晶过程中磊晶结构层可以自动形成独立分开的子磊晶结构来减低后续切割处理造成的发光效率不佳问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (14)
1.一种图案化基板，其特征在于，包括：
基材，具有至少一元件配置区以及环绕所述元件配置区的切割区；以及
多个图案结构，与所述基材一体成型，且位于所述基材的所述切割区内，其中所述多个图案结构彼此分离且分布于所述切割区，每一所述多个图案结构的宽度与高度的比值介于0.8至1.5之间。
2.根据权利要求1所述的图案化基板，其特征在于，所述多个图案结构突出配置于所述基材上，且所述多个图案结构的形状包括角锥形、圆锥形、球形或梯形。
3.根据权利要求1所述的图案化基板，其特征在于，所述多个图案结构内埋于所述基材内，且所述多个图案结构的形状包括凹角锥形、凹圆锥形、凹球形或凹梯形。
4.根据权利要求1所述的图案化基板，其特征在于，所述至少一元件配置区的宽度介于1微米至15微米之间。
5.根据权利要求4所述的图案化基板，其特征在于，所述至少一元件配置区的宽度的定义是分别位于所述至少一元件配置区两侧且邻近所述至少一元件配置区的所述多个图案结构的距离。
6.根据权利要求1所述的图案化基板，其特征在于，每一所述多个图案结构具有粗糙化表面。
7.一种发光二极管晶圆，其特征在于，包括：
图案化基板，所述图案化基板包括，
基材，具有多个元件配置区以及环绕所述多个元件配置区的切割区；以及
多个图案结构，与所述基材一体成型，且位于所述基材的所述切割区内，其中所述多个图案结构彼此分离且分布于所述切割区，且每一所述多个图案结构的宽度与高度的比值介于0.8至1.5之间；以及
磊晶结构层，配置于所述图案化基板上。
8.根据权利要求7所述的发光二极管晶圆，其特征在于，所述多个图案结构突出配置于所述基材上，且所述多个图案结构的形状包括角锥形、圆锥形、球形或梯形。
9.根据权利要求7所述的发光二极管晶圆，其特征在于，所述多个图案结构内埋于所述基材内，且所述多个图案结构的形状包括凹角锥形、凹圆锥形、凹球形或凹梯形。
10.根据权利要求7所述的发光二极管晶圆，其特征在于，每一所述多个元件配置区的宽度介于1微米至15微米之间。
11.根据权利要求7所述的发光二极管晶圆，其特征在于，每一所述多个图案结构具有粗糙化表面。
12.一种发光二极管晶圆，其特征在于，包括：
图案化基板，所述图案化基板包括，
基材，具有多个元件配置区以及环绕所述多个元件配置区的切割区；以及
多个图案结构，与所述基材一体成型，且位于所述基材的所述切割区内，其中所述多个图案结构彼此分离且分布于所述切割区；以及
磊晶结构层，配置于所述图案化基板上，所述磊晶结构层具有多个子磊晶结构，所述多个子磊晶结构彼此分离且对应位于所述多个元件配置区上，且每一所述多个图案结构的宽度与高度的比值介于0.2至1之间。
13.根据权利要求12所述的发光二极管晶圆，其特征在于，还包括：
缓冲层，位于所述图案化基板与所述磊晶结构之间，其中所述缓冲层具有多个彼此分离的缓冲部，所述多个缓冲部对应位于所述多个元件配置区上，所述多个子磊晶结构分别形成于所述多个缓冲部上。
14.根据权利要求13所述的发光二极管晶圆，其特征在于，每一所述多个缓冲部具有与所述基材接触的下表面，以及与每一所述多个子磊晶结构接触的上表面，而所述下表面的面积小于所述上表面的面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710188511.4A CN108666306B (zh) | 2017-03-27 | 2017-03-27 | 图案化基板与发光二极管晶圆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710188511.4A CN108666306B (zh) | 2017-03-27 | 2017-03-27 | 图案化基板与发光二极管晶圆 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108666306A CN108666306A (zh) | 2018-10-16 |
| CN108666306B true CN108666306B (zh) | 2021-11-16 |
Family
ID=63786064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710188511.4A Active CN108666306B (zh) | 2017-03-27 | 2017-03-27 | 图案化基板与发光二极管晶圆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108666306B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962037A (zh) * | 2017-12-24 | 2019-07-02 | 成都海存艾匹科技有限公司 | 采用不连续边界结构的半导体基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296703A (ja) * | 2003-03-26 | 2004-10-21 | Kyocera Corp | 窒化物半導体素子の製造方法 |
| CN101414653A (zh) * | 2007-10-18 | 2009-04-22 | 泰谷光电科技股份有限公司 | 发光二极管结构及制造方法 |
| CN101604718A (zh) * | 2009-07-03 | 2009-12-16 | 武汉华灿光电有限公司 | 一种侧面倾斜的发光二极管芯片及其制备方法 |
| CN102956775A (zh) * | 2011-08-22 | 2013-03-06 | 山东浪潮华光光电子有限公司 | 一种发光二极管芯片及其制造方法 |
| CN103943744A (zh) * | 2013-01-23 | 2014-07-23 | 同方光电科技有限公司 | 一种能提高led光效的芯片加工方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8237246B2 (en) * | 2009-02-12 | 2012-08-07 | International Business Machines Corporation | Deep trench crackstops under contacts |
-
2017
- 2017-03-27 CN CN201710188511.4A patent/CN108666306B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296703A (ja) * | 2003-03-26 | 2004-10-21 | Kyocera Corp | 窒化物半導体素子の製造方法 |
| CN101414653A (zh) * | 2007-10-18 | 2009-04-22 | 泰谷光电科技股份有限公司 | 发光二极管结构及制造方法 |
| CN101604718A (zh) * | 2009-07-03 | 2009-12-16 | 武汉华灿光电有限公司 | 一种侧面倾斜的发光二极管芯片及其制备方法 |
| CN102956775A (zh) * | 2011-08-22 | 2013-03-06 | 山东浪潮华光光电子有限公司 | 一种发光二极管芯片及其制造方法 |
| CN103943744A (zh) * | 2013-01-23 | 2014-07-23 | 同方光电科技有限公司 | 一种能提高led光效的芯片加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108666306A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278125B2 (en) | Group-III nitride epitaxial layer on silicon substrate | |
| US7528055B2 (en) | Method of producing a nitride semiconductor device and nitride semiconductor device | |
| KR100797180B1 (ko) | 휘도가 향상된 반도체 발광 소자 및 그 제조 방법 | |
| JP5270088B2 (ja) | 垂直型発光素子及びその製造方法 | |
| US8519412B2 (en) | Semiconductor light-emitting device and method for manufacturing thereof | |
| US20140231748A1 (en) | Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode | |
| US20100006862A1 (en) | Substrate for fabricating light emitting device and light emitting device fabricated therefrom | |
| CN114388669B (zh) | 一种发光二极管、发光装置及发光二极管的制备方法 | |
| CN108666306B (zh) | 图案化基板与发光二极管晶圆 | |
| TWI664747B (zh) | 圖案化基板與發光二極體晶圓 | |
| TW201904018A (zh) | 在磊晶膜生長期間晶圓彎曲的減少 | |
| US10784402B2 (en) | Nanowire formation methods | |
| KR20090010569A (ko) | 반도체 발광소자 및 그 제조방법 | |
| US20230163243A1 (en) | Light-emitting device and method for manufacturing the same | |
| KR101382801B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN113302753B (zh) | 光电子半导体器件及其制造方法 | |
| CN111312800B (zh) | 具有外延层的半导体结构及其制作方法 | |
| CN111834206B (zh) | 外延GeSi量子点的方法 | |
| KR20140023754A (ko) | 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 | |
| CN108573932B (zh) | 磊晶用碳化硅基板及半导体芯片 | |
| KR101039970B1 (ko) | 반도체층 형성방법 및 발광 소자 제조방법 | |
| US9130114B2 (en) | Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication | |
| KR102591147B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR102618485B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR102656083B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240509 Address after: 8th Floor, No.13 Kezhong Road, Zhunan Town, Miaoli County, Hsinchu Science Park, Taiwan, China, China Patentee after: PlayNitride Inc. Country or region after: TaiWan, China Address before: Grand Cayman Island, Grand Exhibition Hall Commercial Center, Olander Road, 802 West Bay Road, PO Box 32052, KY1-1208, Cayman Islands Patentee before: PlayNitride Inc. Country or region before: Cayman Islands |