CN108665860A - 一种goa单元及其驱动方法、goa驱动电路、显示装置 - Google Patents

Abstract

本公开提供了一种GOA单元，包括：前端GOA单元，连接信号输入端、复位信号端、第一电源电压端、第二电源电压端、第三电源电压端、时钟信号端以及前端输出端，被配置以在信号输入端的输入信号处于有效输入电平时，将时钟信号端的时钟信号输出到前端输出端；以及修复电路，连接前端输出端、帧起始信号、第一电源电压端以及GOA单元的输出端，被配置以在帧起始信号处于有效输入电平时，将前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

Description

一种GOA单元及其驱动方法、GOA驱动电路、显示装置

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种具有自修复功能的阵列基板行驱动单元及其驱动方法、包含该GOA单元的GOA驱动电路以及包含该GOA驱动电路的显示装置。

背景技术

目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺节省了成本，是未来TFT-LCD的发展趋势。以OLED显示器为例，在显示驱动的过程中，GOA单元依次向各行栅线发出行扫描驱动信号，以打开各行像素中的TFT；然后，数据信号通过数据线，经过TFT的源极传输至与TFT的漏极相连接的像素电极上，并将所述数据信号转换为电流驱动OLED发光显示。

栅极驱动装置(即，GOA驱动电路)通常由多个级联的GOA单元构成，这样将各级GOA单元的驱动信号输出端分别对应一条栅线，用于沿扫描方向依次向各栅线输出扫描信号。然而GOA单元目前仍旧还有许多需要完善的地方，目前GOA单元输出异常绝大部分都是GOA单元多个输出(Multi-Output)，若GOA单元能够通过自身的设计达到自我修复多个输出的功能，提升产品良率，提升产品的抗干扰能力，提升产品品质和可靠性，另一方面增加设计边框(Margin)，从而增加设计的可调整性，降低设计难度。

GOA单元是为了代替栅极驱动器IC的功能，实现成本降低，目前GOA单元的功能还没有达到栅极驱动器IC那么全面稳定。由于制程当中的不稳定性及客户系统对面板时序的要求，GOA单元很可能因为各种各样的原因导致异常输出，即多个输出状况，一旦发生多个输出，由于GOA单元的级联特性，会影响到整个GOA单元的工作发生AD(Abnormal Display异常显示)不良；现有设计中没有针对多个输出进行自我修复的修复电路，所以GOA单元对于异常的工作信号极其敏感且无法修复(重启可恢复)。

发明内容

本发明的另外方面和优点部分将在后面的描述中阐述，还有部分可从描述中明显地看出，或者可以在本发明的实践中得到。

目前的GOA单元有抗干扰能力弱，一瞬间的输出异常后无法恢复正常状态，这种GOA不良很容易造成发生率极高风险极大的大批次异常，造成的损失无法估计。

在本公开中，在前端GOA单元后端增加修复电路，在每一帧的开始时，帧起始信号STV会导通第一修复控制晶体管M12，对每一行栅极的GOA单元的复位节点RE充电。当前端GOA单元输出多输出时，由于此时复位节点RE为高电平，导通第二修复控制晶体管M13，第一帧前端输出端的输出正常输出。同时前端输出端的输出会导通第三修复控制晶体管M14，从而拉低复位节点RE的电平，截止第二修复控制晶体管M13，屏蔽掉其他的异常输出。从而达到异常输出时的自我修复功能。

本公开可以通过在GOA输出单元后增加修复电路实现GOA单元的自我修复功能，提升产品良率，提升产品的抗干扰能力，提升产品品质和可靠性，另一方面增加设计Margin(容忍度)，从而增加设计的可调整性，降低设计难度。

本公开在现有的GOA架构上增加了自修复结构，通过3个TFT的导通和截止对前端输出进行合理选择性输出，从而达到消除多个输出状况和屏蔽异常干扰信号。提升产品品质，产品良率及产品可靠性；提升设计边框，降低设计难度；通过对前端输出端输出后的信号进行处理，达到对GOA单元的自修复功能和抗干扰功能。

本公开提供了一种阵列基板行驱动GOA单元，包括：前端GOA单元，连接信号输入端、复位信号端、第一电源电压端、第二电源电压端、第三电源电压端、时钟信号端以及前端输出端，被配置以在信号输入端的输入信号处于有效输入电平时，将时钟信号端的时钟信号输出到前端输出端；以及修复电路，连接前端输出端、帧起始信号、第一电源电压端以及GOA单元的输出端，被配置以在帧起始信号处于有效输入电平时，将前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

本公开还提供了一种GOA单元的驱动方法，该GOA单元包含如上所述的GOA单元，该方法包括：在帧起始信号处于有效输入电平时，通过修复电路将前端GOA单元的前端输出端的一个脉冲输出到GOA单元的输出端；在帧起始信号处于非有效输入电平时，通过修复电路使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

本公开还提供了一种GOA驱动电路，包括级联的N个GOA单元，该N个GOA单元是第一GOA单元至第N GOA单元，每一个GOA单元是如上所述的GOA单元，其中N为大于等于2的整数。

本公开还提供了一种显示装置，包括上述的GOA驱动电路。

附图说明

通过结合附图对本发明的优选实施例进行详细描述，本发明的上述和其他目的、特性和优点将会变得更加清楚，其中相同的标号指定相同结构的单元，并且在其中：

图1示出了根据本发明实施例具有自我修复功能的单一GOA单元的框图；

图2示出了根据本发明实施例具有自我修复功能的单一GOA单元的结构图；

图3示出了根据本发明实施例具有自我修复功能的单一GOA单元的示例电路图；

图4示出了根据本发明实施例当GOA单元异常时具有自我修复功能的GOA单元的时序图；

图5示出了根据本发明实施例当GOA单元正常时具有自我修复功能的GOA单元的时序图；

图6示出了根据本发明实施例GOA驱动电路的整体结构；

图7示出了根据本公开实施例的GOA单元的驱动方法的流程图。

具体实施方式

下面将参照示出本发明实施例的附图充分描述本发明。然而，本发明可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本发明的范围。在附图中，为了清楚起见放大了组件。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为N型晶体管，也可以为P型晶体管。在本公开实施例中，当采用N型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为N型晶体管为例进行的说明，即栅极的信号是高电平时，薄膜晶体管导通。可以想到，当采用P型晶体管时，需要相应调整驱动信号的时序。

图1示出了根据本发明实施例具有自我修复功能的单一GOA单元的框图。

如图1所示的，在一个实施例中，GOA单元包括前端GOA单元101和修复电路102。在根据本公开的GOA单元中，在前端GOA单元101的输出端之后增加了修复电路102。

在一个实施例中，例如前端GOA单元101连接信号输入端Input、复位信号端RESET、第一电源电压端VSS、第二电源电压端VDD1、第三电源电压端VDD2、时钟信号端CLK以及前端输出端，被配置以在信号输入端的输入信号Input处于有效输入电平时，将时钟信号端CLK的时钟信号输出到前端输出端。

在一个实施例中，例如修复电路102连接前端GOA单元101的前端输出端、帧起始信号STV、第一电源电压端VSS以及GOA单元的输出端，被配置以在帧起始信号STV处于有效输入电平时，将前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号STV处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。从而，根据本公开的GOA单元可以滤除掉异常输出和干扰信号。

其中，第一电源电压端VSS是低电源电压端。第二和第三电源电压端VDD1和VDD2是高电源电压端。

图2示出了根据本发明实施例具有自我修复功能的单一GOA单元的结构图。

如图2所示的，在一个实施例中，例如前端GOA单元101包括：输入电路201、复位电路202、下拉控制电路203、下拉电路204和输出电路205。

所述输入电路201连接信号输入端Input和上拉节点PU，被配置以在信号输入端的输入信号Input处于有效输入电平时，将所接收的输入信号传递到上拉节点PU。

所述复位电路202连接复位信号端RESET、第一电源电压端VSS和上拉节点PU，被配置以在复位信号端RESET的复位信号处于有效控制电平时将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压。

所述下拉控制电路203连接第二电源电压端VDD1、第三电源电压端VDD2、上拉节点PU、下拉节点PD1和PD2以及第一电源电压端VSS，被配置为控制下拉电路204是否进行操作。例如，下拉控制电路205在上拉节点PU处的上拉信号处于有效上拉电平时在下拉节点PD处产生处于非有效下拉电平的下拉信号；而在上拉节点PU处的上拉信号处于非有效上拉电平时，响应高电平电压信号VDD1或VDD2，将高电平电压信号VDD1或VDD2提供给下拉节点PD1和PD2。

所述下拉电路204连接下拉节点PD、上拉节点PU、第一电源电压端VSS和前端输出端，被配置以在下拉节点PD处的下拉信号处于有效下拉电平时将所述前端输出端和所述上拉节点PU下拉至所述第一电源电压端VSS的电源电压。

所述输出电路205连接时钟信号端CLK、上拉节点PU和前端输出端，被配置以在上拉节点PU处的上拉信号处于有效上拉电平时将时钟信号端CLK的时钟信号输出到前端输出端。

所述修复电路102连接前端输出端、帧起始信号STV和GOA单元的输出端，被配置以在帧起始信号STV来了之后，将前端输出端的一个脉冲输出到GOA单元的输出端，并且在其他时间段内，使得GOA单元的输出端无输出，以使得该GOA单元处于无输出状态。

图3示出了根据本发明实施例具有自我修复功能的单一GOA单元的示例电路图。

下面以图3中的晶体管均为在栅极输入高电平时导通的N型晶体管为例进行说明。

如图3所示，在一个实施例中，例如，输入电路201包括输入晶体管M1，输入晶体管M1的栅极和第一极与信号输入端INPUT连接，输入晶体管M1的第二极与上拉节点PU连接。在信号输入端INPUT的输入信号处于高电平时，输入晶体管M1导通，将信号输入端INPUT的输入信号传递到上拉节点PU。输入电路201的具体实现结构和控制方式等不构成对本公开实施例的限制。

在一个实施例中，例如，复位电路202包括复位晶体管M2，复位晶体管M2的栅极与复位信号端RESET连接，第一极与上拉节点PU连接，第二极与第一电源电压端VSS连接。在复位信号端RESET处的复位信号处于高电平时，复位晶体管M2导通，将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压。上述的复位电路202仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，下拉控制电路203包括第一下拉控制电路和第二下拉控制电路，下拉节点PD包括第一下拉节点PD1和第二下拉节点PD2。

第一下拉控制电路包括第一下拉控制晶体管M5、第二下拉控制晶体管M6、第三下拉控制晶体管M9和第四下拉控制晶体管M8。第一下拉控制晶体管M5的栅极和第一下拉控制节点PD_CN1连接，第一极与第二电源电压端VDD1连接，第二极与第一下拉节点PD1连接；第二下拉控制晶体管M6的栅极与上拉节点PU连接，第一极与第一下拉节点PD1连接，第二极与第一电源电压端VSS连接；第三下拉控制晶体管M9的栅极和第一极与第二电源电压端VDD1连接，第二极与第一下拉控制节点PD_CN1连接；第四下拉控制晶体管M8的栅极与上拉节点PU连接，第一极与第一下拉控制节点PD_CN1连接，第二极与第一电源电压端VSS连接。

第二下拉控制电路包括第五下拉控制晶体管M5’、第六下拉控制晶体管M6’、第七下拉控制晶体管M9’和第八下拉控制晶体管M8’。第五下拉控制晶体管M5’的栅极和第二下拉控制节点PD_CN2连接，第一极与第三电源电压端VDD2连接，第二极与第二下拉节点PD2连接；第六下拉控制晶体管M6’的栅极与上拉节点PU连接，第一极与第二下拉节点PD2连接，第二极与第一电源电压端VSS连接；第七下拉控制晶体管M9’的栅极和第一极与第三电源电压端VDD2连接，第二极与第二下拉控制节点PD_CN2连接；第八下拉控制晶体管M8’的栅极与上拉节点PU连接，第一极与第二下拉控制节点PD_CN2连接，第二极与第一电源电压端VSS连接。

在一个实施例中，例如，下拉电路204包括第一下拉电路和第二下拉电路。

第一下拉电路包括第一节点下拉晶体管M10和第一输出下拉晶体管M11，第一节点下拉晶体管M10的栅极和第一输出下拉晶体管M11的栅极与第一下拉节点PD1连接，第一节点下拉晶体管M10的第二极和第一输出下拉晶体管M11的第二极与第一电源电压端VSS连接，第一节点下拉晶体管M10的第一极与上拉节点PU连接，第一输出下拉晶体管M11的第一极与前端输出端连接。在第一下拉节点PD1处的下拉信号处于高电平时，第一节点下拉晶体管M10和第一输出下拉晶体管M11导通，分别将上拉节点PU和前端输出端下拉至第一电源电压端VSS的电源电压。

第二下拉电路包括第二节点下拉晶体管M10’和第二输出下拉晶体管M11’，第二节点下拉晶体管M10’的栅极和第二输出下拉晶体管M11’的栅极与第二下拉节点PD2连接，第二节点下拉晶体管M10’的第二极和第二输出下拉晶体管M11’的第二极与第一电源电压端VSS连接，第二节点下拉晶体管M10’的第一极与上拉节点PU连接，第二输出下拉晶体管M11’的第一极与前端输出端连接。在第二下拉节点PD2处的下拉信号处于高电平时，第二节点下拉晶体管M10’和第二输出下拉晶体管M11’导通，分别将上拉节点PU和前端输出端下拉至第一电源电压端VSS的电源电压。

上述的下拉控制电路203和下拉电路204仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，输出电路205包括输出晶体管M3和第二电容器C2，输出晶体管M3的栅极与上拉节点PU连接，输出晶体管M3的第一极与时钟信号端CLK连接，输出晶体管M3的第二极与前端输出端连接；第二电容器C2的第一端与上拉节点PU连接，第二电容器C2的第二端与前端输出端连接。在上拉节点PU处的上拉信号处于高电平时，输出晶体管M3导通，将时钟信号端CLK的第二时钟信号输出到前端输出端。

上述的输出电路205仅仅是示例，其还可以具有其它结构。

在一个实施例中，例如，修复电路102包括第一修复控制晶体管T12、第二修复控制晶体管T13、第三修复控制晶体管T14和第一电容器C1。第一修复控制晶体管T12的栅极和第一极与帧起始信号STV连接，第一修复控制晶体管T12的第二极与复位节点RE连接。第二修复控制晶体管T13的栅极和复位节点RE连接，第二修复控制晶体管T13的第一极与前端输出端连接，第二修复控制晶体管T13的第二极连接GOA单元的输出端。第一电容器C1第一端与复位节点RE连接，其第二端与第三修复控制晶体管T14的第一极连接。第三修复控制晶体管T14的栅极与下一级GOA单元的输出端连接，第三修复控制晶体管T14的第二极与第一电源电压端VSS连接。

在每一帧的开始时，帧起始信号STV会导通第一修复控制晶体管M12，对每一行栅极的GOA单元的复位节点RE充电。当前端GOA单元输出多输出时，由于此时复位节点RE为高电平，导通第二修复控制晶体管M13，第一帧前端输出端的输出正常输出。同时前端输出端的输出会导通第三修复控制晶体管M14，从而拉低复位节点RE的电平，截止第二修复控制晶体管M13，屏蔽掉其他的异常输出。从而达到异常输出时的自我修复功能。

上述的修复电路102仅仅是示例，其还可以具有能够实现相同功能的其它结构。

修复电路102的功能实现步骤如下：

每一帧开始时，帧起始信号STV使得每一行GOA单元的第一修复控制晶体管M12导通，给复位节点RE充电，通过第一电容器C1维持高电平。

复位节点RE置高电平使得第二修复控制晶体管M13维持导通状态。

此时前端输出端的输出通过导通状态的第二修复控制晶体管M13，输出一个脉冲到GOA单元的输出端。

前端输出端输出一个脉冲后反向导通第三修复控制晶体管M14拉低复位节点RE的电压。

复位节点RE的电压置低，截止第二修复控制晶体管M13。

由于第二修复控制晶体管M13截止，在下一个帧起始信号STV到来之前该行GOA单元锁定无输出状态。

图4示出了根据本发明实施例当GOA单元异常时具有自我修复功能的GOA单元的时序图。

图5示出了根据本发明实施例当GOA单元正常时具有自我修复功能的GOA单元的时序图。

参照图4，前端GOA单元的前端输出端输出异常，即具有多个输出。在前端输出端输出第一个脉冲期间，STV导通第一修复控制晶体管M12，给复位节点RE充电。复位节点RE置高电平使得第二修复控制晶体管M13维持导通状态。此时前端输出端的输出通过导通状态的第二修复控制晶体管M13，输出一个脉冲到GOA单元的输出端。前端输出端输出一个脉冲后反向导通第三修复控制晶体管M14拉低复位节点RE的电压。复位节点RE的电压置低，截止第二修复控制晶体管M13。因此，在下一个帧起始信号STV到来之前复位输出端处于无输出状态。因此，即使前端输出端产生多输出故障，通过修复电路也能够修复多输出的问题。

也即，根据本公开实施例的GOA单元的驱动方法包括：在帧起始信号处于有效输入电平时，将前端GOA单元的前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

参照图5，图5中的前端GOA单元的前端输出端未出现异常，此时，复位输出端保持了前端输出端的正常输出。

通过图4和图5的时序图可知，根据本发明实施例的具有自我修复功能的GOA单元能够很好地解决异常多个输出的问题。

图6示出了根据本发明实施例GOA驱动电路的整体结构。

图6所示的GOA驱动电路包括级联的N个GOA单元，该N个GOA单元是第一GOA单元至第N GOA单元，其中N为大于等于2的整数。每级GOA单元都可以采用上文中所描述的结构。

其中在所述级联的N个GOA单元中，

第一GOA单元的信号输入端连接帧起始信号，第N GOA单元的复位信号端连接帧起始信号。

第二GOA单元至第N GOA单元中的每个GOA单元的信号输入端连接到与其相邻的上一级GOA单元的输出端。

所述第一GOA单元至第N-1GOA单元中的每个GOA单元的复位信号端连接到与其相邻的下一级GOA单元的输出端。

其中，在GOA驱动电路中，将帧起始信号接入每一级GOA单元。

各级GOA单元的驱动信号输出端与栅线相连。

上述GOA驱动电路通过各级GOA单元的驱动信号输出端与对应的栅线连接，用于顺序地向对应的栅线输出扫描信号。

本公开还提供了一种包括上述的GOA驱动电路的显示装置。

图7示出了根据本公开实施例的GOA单元的驱动方法的流程图。

该GOA单元包括前端GOA单元和修复电路。如图7所示，在步骤S701，在帧起始信号处于有效输入电平时，通过修复电路将前端GOA单元的前端输出端的一个脉冲输出到GOA单元的输出端。

在步骤S702，在帧起始信号处于非有效输入电平时，通过修复电路使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

其中，在每一帧的开始时帧起始信号为有效输入电平。

除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。

Claims (17)

1.一种GOA单元，包括：

前端GOA单元，连接信号输入端、复位信号端、第一电源电压端、第二电源电压端、第三电源电压端、时钟信号端以及前端输出端，被配置以在信号输入端的输入信号处于有效输入电平时，将时钟信号端的时钟信号输出到前端输出端；以及

修复电路，连接前端输出端、帧起始信号、第一电源电压端以及GOA单元的输出端，被配置以在帧起始信号处于有效输入电平时，将前端输出端的一个脉冲输出到GOA单元的输出端；以及在帧起始信号处于非有效输入电平时，使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

2.根据权利要求1所述的GOA单元，其中，修复电路包括：

第一修复控制晶体管，其栅极和第一极与帧起始信号连接，第二极与复位节点连接；

第二修复控制晶体管，其栅极和复位节点连接，第一极与前端输出端连接，第二极连接GOA单元的输出端；

第一电容器，其第一端与复位节点连接，第二端与第三修复控制晶体管的第一极连接；以及

第三修复控制晶体管，其栅极与下一级GOA单元的输出端连接，第二极与第一电源电压端连接。

3.根据权利要求2所述的GOA单元，其中，前端GOA单元包括：

输入电路，连接信号输入端和上拉节点，被配置以在信号输入端的输入信号处于有效输入电平时，将所接收的输入信号传递到上拉节点；

复位电路，连接复位信号端、第一电源电压端和上拉节点，被配置以在复位信号端的复位信号处于有效控制电平时将上拉节点处的上拉信号下拉至第一电源电压端的电源电压；

下拉控制电路，连接第二电源电压端、第三电源电压端、上拉节点、下拉节点以及第一电源电压端，被配置为控制下拉电路是否进行操作；

下拉电路，连接下拉节点、上拉节点、第一电源电压端和前端输出端，被配置以在下拉节点处的下拉信号处于有效下拉电平时将所述前端输出端和所述上拉节点下拉至所述第一电源电压端的电源电压；以及

输出电路，连接时钟信号端、上拉节点和前端输出端，被配置以在上拉节点处的上拉信号处于有效上拉电平时将时钟信号端的时钟信号输出到前端输出端。

4.根据权利要求3所述的GOA单元，其中，输入电路包括：

输入晶体管，其栅极和第一极与信号输入端连接，第二极与上拉节点连接。

5.根据权利要求3所述的GOA单元，其中，复位电路包括：

复位晶体管，其栅极与复位信号端连接，第一极与上拉节点连接，第二极与第一电源电压端连接。

6.根据权利要求3所述的GOA单元，其中，下拉控制电路包括第一下拉控制电路和第二下拉控制电路，其中下拉节点包括第一下拉节点和第二下拉节点。

7.根据权利要求6所述的GOA单元，其中，第一下拉控制电路包括：

第一下拉控制晶体管，其栅极和第一下拉控制节点连接，第一极与第二电源电压端连接，第二极与第一下拉节点连接；

第二下拉控制晶体管，其栅极与上拉节点连接，第一极与第一下拉节点连接，第二极与第一电源电压端连接；

第三下拉控制晶体管，其栅极和第一极与第二电源电压端连接，第二极与第一下拉控制节点连接；以及

第四下拉控制晶体管，其栅极与上拉节点连接，第一极与第一下拉控制节点连接，第二极与第一电源电压端连接，

第二下拉控制电路包括：

第五下拉控制晶体管，其栅极和第二下拉控制节点连接，第一极与第三电源电压端连接，第二极与第二下拉节点连接；

第六下拉控制晶体管，其栅极与上拉节点连接，第一极与第二下拉节点连接，第二极与第一电源电压端连接；

第七下拉控制晶体管，其栅极和第一极与第三电源电压端连接，第二极与第二下拉控制节点连接；以及

第八下拉控制晶体管，其栅极与上拉节点连接，第一极与第二下拉控制节点连接，第二极与第一电源电压端连接。

8.根据权利要求3所述的GOA单元，其中，下拉电路包括第一下拉电路和第二下拉电路。

9.根据权利要求8所述的GOA单元，其中，第一下拉电路包括第一节点下拉晶体管和第一输出下拉晶体管，第一节点下拉晶体管的栅极和第一输出下拉晶体管的栅极与第一下拉节点连接，第一节点下拉晶体管的第二极和第一输出下拉晶体管的第二极与第一电源电压端连接，第一节点下拉晶体管的第一极与上拉节点连接，第一输出下拉晶体管的第一极与前端输出端连接；

第二下拉电路包括第二节点下拉晶体管和第二输出下拉晶体管，第二节点下拉晶体管的栅极和第二输出下拉晶体管的栅极与第二下拉节点连接，第二节点下拉晶体管的第二极和第二输出下拉晶体管的第二极与第一电源电压端连接，第二节点下拉晶体管的第一极与上拉节点连接，第二输出下拉晶体管的第一极与前端输出端连接。

10.根据权利要求3所述的GOA单元，其中，输出电路包括：

输出晶体管，其栅极与上拉节点连接，第一极与时钟信号端连接，第二极与前端输出端连接；

第二电容器，其第一端与上拉节点连接，第二端与前端输出端连接。

11.根据权利要求1-10中任一项所述的GOA单元，其中，在每一帧的开始时帧起始信号为有效输入电平。

12.一种GOA单元的驱动方法，该GOA单元包含如权利要求1-11的任意一项所述的GOA单元，该方法包括：

在帧起始信号处于有效输入电平时，通过修复电路将前端GOA单元的前端输出端的一个脉冲输出到GOA单元的输出端；

在帧起始信号处于非有效输入电平时，通过修复电路使得GOA单元的输出端无输出以使得该GOA单元处于无输出状态。

13.根据权利要求12所述的驱动方法，其中，在每一帧的开始时帧起始信号为有效输入电平。

14.一种GOA驱动电路，包括级联的N个GOA单元，该N个GOA单元是第一GOA单元至第NGOA单元，每一个GOA单元是如权利要求1至11中任一项所述的GOA单元，其中N为大于等于2的整数。

15.根据权利要求14的GOA驱动电路，其中在所述级联的N个GOA单元中，

第一GOA单元的信号输入端连接帧起始信号，第N GOA单元的复位信号端连接帧起始信号；

第二GOA单元至第N GOA单元中的每个GOA单元的信号输入端连接到与其相邻的上一级GOA单元的输出端，

所述第一GOA单元至第N-1GOA单元中的每个GOA单元的复位信号端连接到与其相邻的下一级GOA单元的输出端。

16.根据权利要求15的GOA驱动电路，其中，在GOA驱动电路中，将帧起始信号接入每一级GOA单元。

17.一种显示装置，包括根据权利要求14-16的任何一个所述的GOA驱动电路。