CN108664429B - 主从配置沟通协议、提高兼容性的方法以及电子设备 - Google Patents

主从配置沟通协议、提高兼容性的方法以及电子设备 Download PDF

Info

Publication number
CN108664429B
CN108664429B CN201810291971.4A CN201810291971A CN108664429B CN 108664429 B CN108664429 B CN 108664429B CN 201810291971 A CN201810291971 A CN 201810291971A CN 108664429 B CN108664429 B CN 108664429B
Authority
CN
China
Prior art keywords
configuration
master
slave
slave configuration
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810291971.4A
Other languages
English (en)
Other versions
CN108664429A (zh
Inventor
邓俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Ruiqin Technology Co Ltd
Original Assignee
Wuxi Ruiqin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Ruiqin Technology Co Ltd filed Critical Wuxi Ruiqin Technology Co Ltd
Priority to CN201810291971.4A priority Critical patent/CN108664429B/zh
Publication of CN108664429A publication Critical patent/CN108664429A/zh
Priority to US17/042,896 priority patent/US11175928B2/en
Priority to DE112018007129.4T priority patent/DE112018007129T5/de
Priority to PCT/CN2018/120263 priority patent/WO2019184444A1/zh
Application granted granted Critical
Publication of CN108664429B publication Critical patent/CN108664429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及电子通讯技术领域，具体公开了一种主从配置沟通协议、提高兼容性的方法以及电子设备，所述主从配置沟通协议包括：使主配置的一个GPIO引脚与至少一种从配置电连接；主配置通过所述GPIO引脚向所述从配置发送模拟地址；所述从配置接收所述模拟地址，并将所述模拟地址与所述从配置的本身地址比较：若所述模拟地址与所述本身地址相匹配，则所述从配置将自身的参数信息发送至所述主配置。本发明实施例提供的主从配置沟通协议，可以使主配置通过一个GPIO引脚就获取与之相连的一种或多种从配置的参数信息，进而使主配置与从配置实现兼容，大大的节约了GPIO引脚资源。本发明还提供了一种提高兼容性的方法及电子设备。

Description

主从配置沟通协议、提高兼容性的方法以及电子设备
技术领域
本发明涉及电子通讯技术领域，尤其涉及一种主从配置沟通协议、提高兼容性的方法以及电子设备。
背景技术
配置，是指电子产品的组成硬件。例如，电脑的配置主要有CPU、主板、内存、硬盘、显卡、声卡、网卡、机箱、电源、散热器、显示器、光驱、键盘、鼠标、音响等外部设备，相关的配置越高，则代表此电脑的综合性能越强悍。不同的配置之间要实现信息交换，就需要有相应的沟通协议。
专利CN106598887描述了一种根据GPIO(通用输入/输出，General Purpose InputOutput，简称为GPIO)引脚信息兼容不同硬件的方法，该技术方案虽然可以区分各个硬件配置，但是却会造成严重的GPIO资源浪费。例如，如果内存有ABC三个产商，硬盘有ABCDE五个产商，按照该专利提供的沟通协议，内存和硬盘无法共用GPIO引脚，且内存至少要用2个GPIO引脚，硬盘至少要用3个GPIO引脚，对于一些GPIO引脚较少的处理器而言，可能会出现GPIO引脚的数量严重不足的情况。
发明内容
本发明的一个目的在于：提供一种主从配置沟通协议，可以使主配置通过一个GPIO引脚就获取到与之相连的一种或多种从配置的参数信息。
本发明的另一个目的在于：提供一种提高兼容性的方法，可以使主配置兼容多种需要不同的初始化代码的从配置。
本发明的又一个目的在于提供一种电子设备，其主配置可以兼容多种需要不同的初始化代码的从配置。
为达此目的，本发明采用以下技术方案：
一方面，提供一种主从配置沟通协议，包括：
使主配置的一个GPIO引脚与至少一种从配置电连接；
主配置通过所述GPIO引脚向所述从配置发送模拟地址；
所述从配置接收所述模拟地址，并将所述模拟地址与所述从配置的本身地址比较：若所述模拟地址与所述本身地址相匹配，则所述从配置将自身的参数信息发送至所述主配置。
优选地，在所述主配置通过所述GPIO引脚向所述从配置发送模拟地址之前，还包括：
主配置把信号线从初始的高电平拉低(R+Y)个时钟周期作为预发送标志；
或者，
主配置把信号线从初始的低电平升高(R+Y)个时钟周期作为预发送标志；
其中，R和Y均为正整数。
优选地，所述R的数值与所述从配置(3)的种数N相关，关系如下：
R＝L(log2N)+1；
其中，L(log2N)表示大于或等于log2N的最小整数；
所述Y的数值与各种从配置的产商个数的最大值X相关，关系如下：
Y＝L(log2X)+1；
其中，L(log2X)表示大于或等于log2X的最小整数。
优选地，所述模拟地址的数据位为(R-1)个bit。
优选地，所述从配置将自身的参数信息发送至所述主配置之前，还包括：
所述从配置向所述主配置发送R个bit的0或1作为预反馈标志。
优选地，所述主配置把信号线从初始的高电平拉低(R+Y)个时钟周期作为预发送标志之前，还包括：所述主配置将所述GPIO引脚设置成输出态并输出高电平；
所述主配置把信号线从初始的低电平升高(R+Y)个时钟周期作为预发送标志之前，还包括：所述主配置将所述GPIO引脚设置成输出态并输出低电平。
优选地，所述参数信息为产商编号。
优选地，所述产商编号的数据位为V个bit，所述V的值与该种从配置的产商数量S相关，关系如下：V＝L(log2S)；其中，L(log2S)表示大于或等于log2S的最小整数。
另一方面，提供一种提高兼容性的方法，包括：
在软件中预设多套初始化代码，每套所述初始化代码对应至少一个厂商的一种从配置；
通过权利要求上述任一种主从配置沟通协议获取每一种从配置的参数信息；
根据所述参数信息在所述软件中调用相应的初始化代码。
又一方面，提供一种电子设备，包括：
主配置，所述主配置至少具备一个GPIO引脚；
至少一种从配置，所述从配置均与同一个所述GPIO引脚电连接；
所述主配置通过上述的提高兼容性的方法调用与所述从配置相应的初始化代码。
本发明的有益效果：本发明实施例提供的主从配置沟通协议、提高兼容性的方法以及电子设备，可以使主配置通过一个GPIO引脚就获取到与之相连的一种或多种从配置的参数信息。不管多少个从配置，每个从配置有多少个产商，均可通过同一个GPIO引脚进行识别，进而实现使用同一版软件兼容多种硬件配置，不仅大大节约了GPIO引脚资源，还可以降低对软件版本的管控成本和管控风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的主配置与从配置的连接示意图；
图2为本发明实施例一提供的主配置的流程图；
图3为本发明实施例一提供的从配置的流程图；
图4为本发明实施例四提供的主配置接收预反馈标志前的数据示意图；
图5为本发明实施例四提供的从配置接收预发送标志后的数据示意图。
图中：
1、主配置；
2、GPIO引脚；
3、从配置。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本发明的描述中，需要说明的是，术语“前”、“后”、“左”、“右”、“顶”、“底”等指示的方位或位置关系为基于图1所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例一
如图1～图3所示，本实施例提供一种主从配置沟通协议，包括以下步骤：
S10：使主配置1的一个GPIO引脚2与至少一种从配置3电连接。
具体地，于本实施例中，主配置1为具备至少一个GPIO引脚2的处理器，从配置3的数量为三种，分别为内存、硬盘和显卡。其中，内存可能由A产商或者B产商提供；硬盘可能由C产商、D产商或者E产商提供；显卡可能由F产商或者G产商提供。如图1所示，内存、硬盘和显卡等从配置3均通过导线等与处理器的一个GPIO引脚2连接。于本实施例中，处理器可以为普通单片机、ARM(Advanced RISC Machines，简称ARM)处理器、DSP(数字信号处理，DigitalSignal Processing，缩写为DSP)处理器或者Intel CPU等处理器。
S20：主配置1将GPIO引脚2设置成输出态并输出高电平。
具体地，初始状态，信号线初始化会被升高，处理器将用来通讯的GPIO引脚2设置成输出态并使该GPIO引脚2输出高电平。
S30：主配置1把信号线从初始的高电平拉低(R+Y)个时钟周期作为预发送标志，优选地，R和Y均为正整数。
具体地，检测开始，处理器将高电平信号降低(R+Y)个时钟周期，内存等从配置3接收到电平信号的变化信息，进入准备状态，做好接收模拟地址的准备。优选地，主配置1把信号线从初始的高电平拉低(R+Y)个时钟周期可以表现为处理器通过GPIO引脚2向从配置3发送(R+Y)个bit的二进制数值0。
于本实施例中，为了避免误响应，可以使R为与从配置3的种数N相关的正整数，进一步地，可以限定R与N的关系如下：
R＝L(log2N)+1
其中，L(log2N)表示大于或等于log2N的最小整数，比如L(2)＝2,L(2.1)＝3。
于本实施例中，从配置3为内存、硬盘和显卡，所以N为3，R＝L(log23)+1＝3。
于本实施例中，Y的数值与各种从配置的产商个数的最大值X相关，关系如下：
Y＝L(log2X)+1；
其中：
X为各种从配置2中产商个数的最大值，假如有内存有2个产商，硬盘有3个产商，显卡有2个产商，则X＝3；
L(log2X)表示大于或等于log2X的最小整数。
S40：主配置1通过GPIO引脚2向从配置3发送模拟地址。
具体地，处理器向内存、硬盘和显卡发送模拟地址。模拟地址可以预先输入到处理器中。例如，针对本实施例中的电子产品，程序员根据过往经验知道该处理器一般据需要与内存、硬盘和显卡连接，所以已经提前在处理器中植入了内存、硬盘和显卡的模拟地址。又如，如果针对手机，程序员根据过往经验知道手机的处理器一般需要与闪存、屏幕和摄像头连接，所以可以提前在处理器中植入闪存、屏幕和摄像头的模拟地址。
优选地，可以使模拟地址的数据位也与从配置3的种数相关，为(R-1)个bit。
S50：从配置3接收模拟地址，并将模拟地址与从配置3的本身地址比较：
若模拟地址与本身地址相匹配，则从配置3向主配置1发送R个bit的0(或1)作为预反馈标志，然后从配置3将自身的产商编号等参数信息发送至主配置1；若否，则忽略从主配置1发来的模拟地址信息。
具体地，于本实施例中，如果处理器发送内存的模拟地址，内存接收到该模拟地址后与本身地址比较，相匹配，则内存改变GPIO引脚2的输入/输出状态，把信号线升高并向处理器发送R个bit的0作为开始的标志(当然，也可以选择把信号线拉低并向处理器发送R个bit的1作为开始的标志)，然后再向处理器发送A产商或B产商的产商编号，于是，处理器就知道内存的相关信息，以便于后续调用相关的初始化代码。如果处理器发送硬盘的模拟地址，内存接收到该模拟地址后与本身地址比较，不匹配，内存忽略该模拟地址，然后由硬盘接收该模拟地址，硬盘接收到该模拟地址后与本身地址比较，相匹配，则硬盘改变GPIO引脚2的输入/输出状态，先向处理器发送R个bit的0(或1)作为开始的标志，然后再向处理器发送C产商、D产商或E产商的产商编号，于是，处理器就知道硬盘的相关信息，以便于后续调用相关的初始化代码。如此类推，显卡的地址匹配过程与上述过程相似，不再赘述。于本实施例中，从配置3返回的信息可以为产商编号，也可以为其它用于区分从配置3的信息。
优选地，可以使产商编号的数据位为V个bit，V的值与该种从配置3的产商数量S相关，关系如下：
V＝L(log2S)
同样的，L(log2S)表示大于或等于log2S的最小整数。
具体地，内存可能由A产商或者B产商提供，则内存的S＝2；硬盘可能由C产商、D产商或者E产商提供,则内存的S＝3；显卡由F产商或者G产商提供，则显卡的S＝2。
进一步地，作为主配置1的处理器对接收到的V个bit的数据进行解析便可以识别出各从配置2的产商。
S60：主配置1接收产商编号等参数信息后，将GPIO引脚2设置为输出态，从配置3则将GPIO引脚设置为输入态，重复执行S20～S50，直至检测完所有从配置的产商编号等参数信息为止。
具体地，通过本实施例提供的主从配置3沟通协议，主配置1仅通过一个GPIO引脚2就可以获取与之相连的一种或多种从配置3的参数信息，进而可以对各种从配置3进行区分，大大的节省了GPIO引脚2资源。
实施例二
本实施例也提供一种主从配置沟通协议，其步骤如下：
S10：使主配置的一个GPIO引脚与至少一种从配置电连接。
S20：主配置将GPIO引脚设置成输出态并输出低电平。
具体地，初始状态，信号线初始化会被拉低，处理器将用来通讯的GPIO引脚设置成输出态并使该GPIO引脚输出低电平。
S30：主配置把信号线从初始的低电平升高(R+Y)个时钟周期作为预发送标志。
具体地，检测开始，处理器将低电平信号升高(R+Y)个时钟周期，内存等从配置接收到电平信号的变化信息，进入准备状态，做好接收模拟地址的准备。优选地，主配置把信号线从初始的低电平升高(R+Y)个时钟周期可以表现为处理器通过GPIO引脚向从配置发送(R+Y)个bit的二进制数值1。于本实施例中，R与Y的定义与实施例一相同。
S40：主配置通过GPIO引脚向从配置发送模拟地址。
优选地，可以使模拟地址的数据位也与从配置的种数相关，为(R-1)个bit。
S50：从配置接收模拟地址，并将模拟地址与从配置的本身地址比较：
若模拟地址与本身地址相匹配，则把信号线拉高(或拉低)，接着从配置向主配置发送R个bit的0(或1)作为预反馈标志，然后从配置将自身的产商编号等参数信息发送至主配置；若否，则忽略从主配置发来的模拟地址信息。
S60：主配置接收产商编号等参数信息后，将GPIO引脚设置为输出态，从配置则将GPIO引脚设置为输入态，重复执行S20～S50，直至检测到所有从配置的产商编号等参数信息为止。
具体地，通过本实施例提供的主从配置沟通协议，主配置仅通过一个GPIO引脚就可以获取与之相连的一种或多种从配置的参数信息，进而可以对各种从配置进行区分，大大的节省了GPIO引脚资源。
实施例三
基于实施例一提供的主从配置沟通协议，本实施例提供一种提高兼容性的方法，包括：
A1：在软件中预设多套初始化代码，每套初始化代码对应至少一个厂商的一种从配置。
具体地，可以预先将包括A产商、B产商以及其它常见的内存产商的内存所需要的初始化代码集成到软件中，也将C产商、D产商和E产商等多个常见硬盘产商的硬盘所需要的初始化代码也集成到该软件中，也将F产商和G产商等多个常见显卡产商的显卡所需要的初始化代码以及其它常见从配置的常见厂家的初始化代码集成到该软件中，使该软件成为一个包含多种从配置的多种产商的初始化代码的代码库。结合实施例一，本实施例的软件至少包含A产商、B产商、C产商、D产商、E产商、F产商和G产商的初始化代码，也可以包含其它产商的初始化代码。
A2：通过实施例一提供的沟通协议，使主配置获取每种从配置的产商编号等关键的参数信息。
具体地，处理器获取到内存的A产商的产商编号或者B产商的产商编号，也获取到硬盘的C产商的产商编号、D产商的产商编号或者E产商的产商编号，还获取到显卡的F产商编号或者G产商编号。
A3：根据S20获取到的参数信息从软件中调用相应的初始化代码。
具体地，根据获取到的A产商、B产商、C产商、D产商、E产商、F产商或者G产商的产商编号，到软件中调用相应的A产商、B产商、C产商、D产商、E产商、F产商或者G产商的初始化代码。如此，便实现了通过一个软件使主配置兼容多种从配置，而且只使用了一个GPIO引脚作为通讯引脚，大大节省GPIO引脚资源。
实施例四
基于实施例三提供的提高兼容性的方法，本实施例提供一种电子设备，电子设备包括：
主配置，主配置至少具备一个GPIO引脚；
至少一种从配置，从配置均与同一个GPIO引脚电连接，且主配置通过实施例一的沟通协议获取从配置的产商编号等信息；
主配置通过实施例二提供的方法调用与从配置相应的初始化代码，进而使主配置与从配置实现兼容。
以下以一个电子设备中有两个从配置(内存和硬盘)为例，内存有三个产商(A、B、C)，硬盘有两个产商(D、E)，下面进行内存三个产商的识别。
(1)主配置把与从配置通讯的GPIO引脚初始化为输出态，并输出高电平；主配置输出R+Y＝L(log2N)+1+L(log2X)+1＝L(log22)+1+L(log23)+1＝5个时钟周期的低电平，即输出二进制数b'00000；
(2)主配置继续送出(R-1)＝1个bit的模拟地址，本实施例中预先定义内存的模拟地址为b'0，硬盘的模拟地址为b'1。则此步骤主配置送出b'0。
(3)把GPIO引脚设置成输入态。其中，步骤(1)～(3)的数据示意图如图4所示。
(4)内存和硬盘接收到预发送标志b'00000时开始等待地址的传输，当收到地址b'0时，硬盘检测到与自身地址不符，丢弃数据，继续等待预发送标志b'00的到来。内存检测到地址与自身相符，则设置GPIO引脚为输出引脚，并拉高信号线，接着输出预反馈标志，长度为R＝2个bit，即b'00。
(5)内存共有三个产商A、B、C，则产商编号的长度V＝L(log2S)＝L(log23)＝2，假设产商编号分别设为b'00、b'01、b'10。本实施例以产商B为例，假设现在硬件电路上接的是产商B，则内存这边返回的便是b'01。步骤(4)～(5)的数据示意图如图5所示。
(6)从配置发送完产商编号数据后，把GPIO引脚设置成输入态(即初始状态)。主配置收到预反馈标志b'00后，开始处理接下来收到的数据b'01，即识别出内存所用的是产商B的模块，接着把GPIO引脚设置成输出态，并拉高信号线，恢复成初始状态。
(7)然后从包含多种初始化代码的软件中调用产商B的初始化代码。同理，当硬件电路上接的是产商A和C，以同样的方法识别并执行产商A和C的初始化代码。
(8)同理，识别硬盘时，则在开始的地址处发送b'1。若硬件电路接的是产商D则收到b'0,若硬件电路接的是产商E则收到b'1，接着调用相应的初始化代码。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种主从配置沟通方法，其特征在于，包括：
使主配置（1）的一个GPIO引脚（2）与至少一种从配置（3）电连接；
主配置（1）把信号线从初始的高电平拉低（R+Y）个时钟周期作为预发送标志；或者，主配置（1）把信号线从初始的低电平升高（R+Y）个时钟周期作为预发送标志；其中，R和Y均为正整数；
所述R的数值与所述从配置（3）的种数N相关，关系如下：
R=L（log2N）+1；
其中，L(log2N)表示大于或等于log2N的最小整数；
所述Y的数值与各种从配置的产商个数的最大值X相关，关系如下：
Y=L（log2X）+1；
其中，L(log2X)表示大于或等于log2X的最小整数；
主配置（1）通过所述GPIO引脚（2）向所述从配置（3）发送模拟地址；
所述从配置（3）接收所述模拟地址，并将所述模拟地址与所述从配置（3）的本身地址比较：若所述模拟地址与所述本身地址相匹配，则所述从配置（3）将自身的参数信息发送至所述主配置（1）。
2.根据权利要求1所述的主从配置沟通方法，其特征在于，所述模拟地址的数据位为（R-1）个bit。
3.根据权利要求1所述的主从配置沟通方法，其特征在于，所述从配置（3）将自身的参数信息发送至所述主配置（1）之前，还包括：
所述从配置（3）向所述主配置（1）发送R个bit的0或1作为预反馈标志。
4.根据权利要求1所述的主从配置沟通方法，其特征在于，
所述主配置（1）把信号线从初始的高电平拉低（R+Y）个时钟周期作为预发送标志之前，还包括：所述主配置（1）将所述GPIO引脚（2）设置成输出态并输出高电平；
所述主配置（1）把信号线从初始的低电平升高（R+Y）个时钟周期作为预发送标志之前，还包括：所述主配置（1）将所述GPIO引脚（2）设置成输出态并输出低电平。
5.根据权利要求1所述的主从配置沟通方法，其特征在于，所述参数信息为产商编号。
6.根据权利要求5所述的主从配置沟通方法，其特征在于，所述产商编号的数据位为V个bit，所述V的值与该种从配置（3）的产商数量S相关，关系如下：
V=L（log2S）；
其中，L(log2S)表示大于或等于log2S的最小整数。
7.一种提高兼容性的方法，其特征在于，包括：
在软件中预设多套初始化代码，每套所述初始化代码对应至少一个厂商的一种从配置（3）；
通过权利要求1~6任一项所述的主从配置沟通方法获取每一种从配置（3）的参数信息；
根据所述参数信息在所述软件中调用相应的初始化代码。
8.一种电子设备，其特征在于，包括：
主配置（1），所述主配置（1）至少具备一个GPIO引脚（2）；
至少一种从配置（3），所述从配置（3）均与同一个所述GPIO引脚（2）电连接；
所述主配置（1）通过权利要求7所述的方法调用与所述从配置（3）相应的初始化代码。
CN201810291971.4A 2018-03-30 2018-03-30 主从配置沟通协议、提高兼容性的方法以及电子设备 Active CN108664429B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810291971.4A CN108664429B (zh) 2018-03-30 2018-03-30 主从配置沟通协议、提高兼容性的方法以及电子设备
US17/042,896 US11175928B2 (en) 2018-03-30 2018-12-11 Master-slave configuration communication protocol, method for improving compatibility, and electronic device
DE112018007129.4T DE112018007129T5 (de) 2018-03-30 2018-12-11 Kommunikationsprotokoll für Master-Slave-Konfiguration, Verfahren zur Erhöhung der Kompatibilität und elektrisches Gerät
PCT/CN2018/120263 WO2019184444A1 (zh) 2018-03-30 2018-12-11 一种主从配置沟通协议、提高兼容性的方法以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810291971.4A CN108664429B (zh) 2018-03-30 2018-03-30 主从配置沟通协议、提高兼容性的方法以及电子设备

Publications (2)

Publication Number Publication Date
CN108664429A CN108664429A (zh) 2018-10-16
CN108664429B true CN108664429B (zh) 2020-07-24

Family

ID=63782154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810291971.4A Active CN108664429B (zh) 2018-03-30 2018-03-30 主从配置沟通协议、提高兼容性的方法以及电子设备

Country Status (4)

Country Link
US (1) US11175928B2 (zh)
CN (1) CN108664429B (zh)
DE (1) DE112018007129T5 (zh)
WO (1) WO2019184444A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108664429B (zh) 2018-03-30 2020-07-24 无锡睿勤科技有限公司 主从配置沟通协议、提高兼容性的方法以及电子设备
JP2022529111A (ja) * 2019-04-15 2022-06-17 コヴィディエン リミテッド パートナーシップ ロボットカートアームのアセンブリ識別のためのシステムおよび方法
CN110750394B (zh) * 2019-09-25 2023-05-30 深圳震有科技股份有限公司 一种基于gpio管脚实现主备单板的控制方法及终端
CN111221583B (zh) * 2020-01-03 2022-02-25 广东岭南通股份有限公司 多智能卡启动管理装置及系统
CN112069103A (zh) * 2020-09-07 2020-12-11 歌尔科技有限公司 一种多模块与主机通信的方法及系统
CN117251403B (zh) * 2023-11-08 2024-05-14 北京紫光芯能科技有限公司 一种spi协议主从设备的通讯模式配置方法及装置
CN117851308A (zh) * 2024-02-18 2024-04-09 荣耀终端有限公司 一种集线电路、集线电路运行方法、pcb和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7779143B2 (en) * 2007-06-28 2010-08-17 Alcatel-Lucent Usa Inc. Scalable methods for detecting significant traffic patterns in a data network
US7912068B2 (en) * 2007-07-20 2011-03-22 Oracle America, Inc. Low-latency scheduling in large switches
US20110016310A1 (en) * 2009-07-20 2011-01-20 Infineon Technologies Ag Secure serial interface with trusted platform module
US20110161468A1 (en) * 2009-12-31 2011-06-30 Schneider Electric USA, Inc. Method and system for cascading peer-to-peer configuration of large systems of ieds
US10311010B2 (en) * 2011-10-05 2019-06-04 Analog Devices, Inc. Two-wire communication systems and applications
KR20150099269A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 펌웨어를 갱신하기 위한 전자 장치 및 방법
CN104571948A (zh) * 2014-12-11 2015-04-29 乐视致新电子科技（天津）有限公司 一种兼容多种ddr的方法及系统
WO2017000119A1 (en) * 2015-06-29 2017-01-05 Thomson Licensing Initialization method for use in i2c system and master device
KR102560778B1 (ko) * 2016-02-22 2023-07-27 삼성전자주식회사 데이터를 추출하는 장치 및 방법
CN106598887A (zh) * 2016-12-05 2017-04-26 北京小米移动软件有限公司 Ddr内存配置方法、装置以及电子设备
CN108664429B (zh) * 2018-03-30 2020-07-24 无锡睿勤科技有限公司 主从配置沟通协议、提高兼容性的方法以及电子设备
US10649945B1 (en) * 2018-12-10 2020-05-12 Analog Devices International Unlimited Company Non-native digital interface support over a two-wire communication bus

Also Published As

Publication number Publication date
US11175928B2 (en) 2021-11-16
CN108664429A (zh) 2018-10-16
DE112018007129T5 (de) 2020-12-10
US20210055939A1 (en) 2021-02-25
WO2019184444A1 (zh) 2019-10-03

Similar Documents

Publication Publication Date Title
CN108664429B (zh) 主从配置沟通协议、提高兼容性的方法以及电子设备
CN110837485B (zh) 接口配置方法、装置、电子器件以及电子设备
CN212135417U (zh) 一种配置从设备地址的装置及单板
CN107506323B (zh) 一种热插拔处理方法及装置
CN112187598A (zh) 组网方法、电子设备及存储介质
CN116226008A (zh) 端口地址配置器、配置方法及终端
CN113468027B (zh) 监测器件地址管理方法及装置、基板管理控制器、设备
CN114443445B (zh) 硬盘点灯方法、装置、电子设备及存储介质
CN114064545B (zh) 串口功能识别方法、装置、主控芯片、家电设备及介质
CN112527715B (zh) 一种服务器多io拓展的自动配置方法及相关设备
CN114116544B (zh) 插槽信息的获取方法、装置、设备及存储介质
CN115599727A (zh) 一种pcie设备带宽分配方法及相关装置
CN111444129B (zh) Mdb数据传输的方法及终端设备
JP4291368B2 (ja) メモリバスチェック手順
CN112069113A (zh) I2c设备配置方法和系统
CN113238918A (zh) 一种硬盘点灯方法、装置及相关组件
CN116483760B (zh) 交互方法、装置、芯片、键盘、电子设备及介质
CN217718675U (zh) Pcie接口、主板以及pcie扩展模块
TWI774429B (zh) 處理晶片、插件裝置以及運作方法
CN101303652B (zh) 组态设定方法、电子系统、计算机及通用串行总线设备
CN112162730B (zh) 一种实现多功能can总线通信的dsp软件设计方法
CN113515258B (zh) 音频器件的控制方法及装置
CN116010315A (zh) 一种硬盘背板识别系统、方法、设备及存储介质
CN113688085A (zh) 一种pci-e设备的服务器接口管理结构和方法
CN108932200B (zh) 一种测试电路及软件调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant