CN117851308A - 一种集线电路、集线电路运行方法、pcb和电子设备 - Google Patents

Abstract

本申请实施例提供一种集线电路、集线电路运行方法、PCB和电子设备，涉及电子电路技术领域。通过设置集线电路，可以将信号输入端的中断信号汇聚在信号输出端，避免了芯片上过多的输入/输出引脚占用。集线电路包括：一个信号输出端，信号输出端连接主设备；一个以上的信号输入端，每个信号输入端对应连接一个从设备的中断引脚；主设备与从设备之间均通过通信信号线连接；集线电路用于获取从设备的中断信号，将中断信号传输至主设备。

Description

一种集线电路、集线电路运行方法、PCB和电子设备

技术领域

本申请涉及电子电路技术领域，尤其涉及一种集线电路、集线电路运行方法、PCB和电子设备。

背景技术

随着技术的发展，电子设备朝着高集成度的方向发展，电子设备内部的复杂程度逐渐提高。

然而，随着电子设备内部的复杂程度提高，电子设备内的芯片之间的通信需求也越来越多。但芯片上的输入/输出引脚有限，无法提供如此之多的物理通信信道，如何解决这一矛盾成了亟待探究的问题。

发明内容

为了解决上述技术问题，本申请提供一种集线电路、集线电路运行方法、PCB和电子设备，能够解决中断信号线占用芯片上的输入/输出引脚过多的问题。

第一方面，本申请实施例提供了一种集线电路，包括：一个信号输出端，信号输出端连接主设备；一个以上的信号输入端，每个信号输入端对应连接一个从设备的中断引脚；主设备与从设备之间均通过通信信号线连接；集线电路用于获取从设备的中断信号，将中断信号传输至主设备。通过设置集线电路，可以将信号输入端的中断信号汇聚在信号输出端，避免了芯片上过多的输入/输出引脚占用。

在一些可能实现的方式中，在集线电路内部，信号输入端均连接于信号输出端。该结构简单，可靠性高，成本较低。

在一些可能实现的方式中，还包括保护电阻，在集线电路内部，两个信号输入端之间均连接有保护电阻，信号输出端连接一个保护电阻的任意一端。该结构可以避免连入信号输入端的推挽结构电路损坏。提高使用推挽结构电路的芯片连入集线电路后的可靠性。

在一些可能实现的方式中，主设备包括片上系统。

在一些可能实现的方式中，从设备包括片上系统的外围芯片。

在一些可能实现的方式中，外围芯片之间均为同簇关系。同簇芯片连接于同一集线器，更利于片上系统进行寻址并确认中断信号来源。

在一些可能实现的方式中，外围芯片包括充电芯片、音频芯片和传感器芯片。

在一些可能实现的方式中，通信信号线包括集成电路总线信号线或者电源管理接口信号线。利用上述总线信号线，可以在不增加信号线的基础上实现判断中断信号来源，更有利于避免芯片上过多的输入/输出引脚占用。

第二方面，本申请实施例又提供了一种集线电路运行方法，适用于上述任意一种集线电路，包括：主设备通过信号输出端获得中断信号；主设备依次访问从设备，确定从设备是否发出中断请求；如果从设备发出中断请求，则主设备处理中断请求所对应的中断事件。该方法配合集线电路，能够使主设备找出发送中断请求的从设备。

第三方面，本申请实施例又提供了一种PCB，包括上述任意一种集线电路，或者运行上述集线电路运行方法。避免了芯片上过多的输入/输出引脚占用。

第四方面，本申请实施例又提供了一种电子设备，包括上述任意一种集线电路，或者运行上述集线电路运行方法。避免了芯片上过多的输入/输出引脚占用。

附图说明

图1为相关技术提供的一种手机的正面示意图；

图2为相关技术提供的一种手机的背面示意图；

图3为相关技术提供的一种中断信号传输电路的电路连接示意图；

图4为相关技术提供的一种漏极开路门电路的电路连接示意图；

图5为本申请实施例提供的一种集线电路的电路连接示意图；

图6为相关技术提供的一种推挽结构电路的电路连接示意图；

图7为本申请实施例提供的另一种集线电路的电路连接示意图；

图8为本申请实施例提供的集线电路运行方法的方法流程图；

图9为本申请实施例提供的一种应用场景下集线电路的电路连接示意图；

图10为本申请实施例提供的一种可弯折手机的结构示意图；

图11为本申请实施例提供的另一种应用场景下集线电路的电路连接示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。

本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一目标对象和第二目标对象等是用于区别不同的目标对象，而不是用于描述目标对象的特定顺序。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个处理单元是指两个或两个以上的处理单元；多个系统是指两个或两个以上的系统。

本申请实施例提供一种电子设备，电子设备可以是手机、电脑、平板电脑、个人数字助理（personal digital assistant，简称PDA）、车载电脑、电视、智能穿戴式设备、智能家居设备等任何一种电子设备。下面以电子设备是手机为例，对电子设备的结构进行介绍。

图1为相关技术提供的一种手机的正面示意图，图2为相关技术提供的一种手机的背面示意图，参见图1和图2，示例性的，电子设备可以是手机，包括显示屏001、电池盖002和中框003，三者围成容纳腔体，在容纳腔体内可以设有电池（图中未示出）和印刷电路板（PCB）（图中未示出），PCB上设有用于控制电子设备执行相应功能的电路。电路中可以包括片上系统芯片（System On Chip，SOC），用于管理手机充电相关功能的充电芯片，用于执行手机音频播放功能的音频芯片，以及用于控制和管理手机上传感器的传感器芯片等SOC的外围芯片。在充电芯片、音频芯片和传感器芯片中，一般均设置有功率引脚和控制引脚，功率引脚包括电源引脚和接地引脚，控制引脚包括用于传输数据和控制指令等通信信号的通信引脚，传输复位信号的复位引脚，传输中断信号的中断引脚等。其中中断信号是充电芯片、音频芯片和传感器芯片等外设芯片发给SOC的单相信号。图3为相关技术提供的一种中断信号传输电路的电路连接示意图，参见图3。在一些相关技术中，充电芯片1包括充电芯片中断引脚INT1，音频芯片2包括音频芯片中断引脚INT2，传感器芯片3包括传感器芯片中断引脚INT3。SOC4包括连接于充电芯片中断引脚INT1，用于接收充电芯片中断信号的现有第一输入/输出引脚GPIO01；连接于音频芯片中断引脚INT2，用于接收音频芯片中断信号的现有第二输入/输出引脚GPIO02；连接于传感器芯片中断引脚INT3，用于接收传感器芯片中断信号的现有第三输入/输出引脚GPIO03。以充电芯片1为例，在充电芯片1通过充电芯片中断引脚INT1向SOC4发出中断请求时， SOC4的现有第一输入/输出引脚GPIO01获取到中断请求信号，SOC4可以因此确定充电芯片1发出中断请求，立即处理相应请求。换句话说， SOC4的输入/输出引脚与SOC的外围芯片的中断引脚之间存在着一一对应的关系。SOC4可以根据接收到中断信号的具体引脚，确定接收到的中断请求信号由哪一外围芯片发出，进而响应中断请求。因此，该方案中各个外围芯片的中断引脚均占用SOC4的一个输入/输出引脚，使得SOC4本就紧缺的输入/输出引脚被大量占用。

基于上述问题，本发明实施例提供了一种集线电路，包括一个以上的信号输入端和一个信号输出端，每个信号输入端对应连接外围芯片的中断引脚，用于接收外围芯片所发出的中断信号。信号输出端连接于SOC4的第一输入/输出引脚GPIO1，用于在信号输入端接收到输入的中断信号时，向SOC4输出中断信号。其中，集线电路的具体构成可以根据实际需要确定，本发明实施例不针对其具体结构进行限定，任意一种能够满足上述功能的电路即可作为集线电路。本文将在下文中介绍两种具体的集线电路。

外围芯片可以通过中断引脚向外发送中断信号，中断信号作为一种数字信号，其本质上是由高电平、低电平或者高电平与低电平的组合构成。其中的高电平和低电平是由芯片内部，与中断引脚相连接的电平输出电路产生。电平输出电路的结构多种多样。图4为相关技术提供的一种漏极开路门电路的电路连接示意图，参见图4。示例性的，电平输出电路可以是漏极开路（Open Drain，OD）门电路，OD门电路可以包括第一金属氧化物半导体场效应晶体管（Metal-Oxide Semiconductor Field-Effect Transistor，MOSFET），即第一MOS管T1。第一MOS管T1包括第一源极s，第一栅极g和第一漏极d。第一源极s连接上拉电源VCC，上拉电源VCC用于提供正电压。第一栅极g连接外围芯片内部的控制电路，通过控制电路向第一栅级输出导通信号和关断信号。第一漏极d接地。外围芯片的中断引脚连接第一源极s。控制电路向第一栅级输出导通信号时，第一MOS管T1导通，第一源极s与第一漏极d之间形成通路，第一源极s的电压被拉低，连接于第一源级的外围芯片中断引脚输出低电平。控制电路向第一栅级输出关断信号时，第一MOS管T1截止，第一源极s与第一漏极d之间形成断路，第一源极s的电压与上拉电源VCC电压相等，连接于第一源级的外围芯片中断引脚输出高电平。事实上，第一MOS管T1还可以根据实际需要采用不同的连接方式进行连接。例如，将上拉电源VCC和外围芯片的中断引脚连接于第一MOS管T1的漏极，第一MOS管T1的源极接地。或者，还可以用三极管替换第一MOS管T1，达到相同的功能，本文不再赘述。

图5为本申请实施例提供的一种集线电路的电路连接示意图，参见图5。图中示出了一组外围芯片，包括第一外围芯片5和第二外围芯片6，第一外围芯片5包括第一外围芯片中断引脚INT5，第二外围芯片6包括第二外围芯片中断引脚INT6。可以设置与外围芯片数量相等的信号输入端，将两个信号输入端与本组的第一外围芯片中断引脚INT5和第二外围芯片中断引脚INT6一一对应连接。芯片内产生中断信号的电平输出电路均为OD门电路的情况下，第一外围芯片中断引脚INT5和第二外围芯片中断引脚INT6均连接于信号输入端，两信号输入端之间直接连接，汇集于信号输出端。信号输出端连接于SOC4的第一输入/输出引脚GPIO1。如果第一外围芯片5通过第一外围芯片中断引脚INT5输出中断信号，则中断信号可以通过信号输入端和信号输出端，到达SOC4的第一输入/输出引脚GPIO1。同理，如果第二外围芯片6通过第二外围芯片中断引脚INT6输出中断信号，则中断信号可以通过信号输入端和信号输出端，到达SOC4的第一输入/输出引脚GPIO1。SOC4通过第一输入/输出引脚GPIO1获取到中断信号后，可以通过SOC4与本组外围芯片之间的通信信号线，查询发出中断信号的具体外围芯片。

如上文所说，电平输出电路的结构多种多样。图6为相关技术提供的一种推挽结构电路的电路连接示意图，参见图6。电平输出电路还可以是推挽结构。推挽结构可以包括第一三极管T2、第二三极管T3和接地电阻R1，其中第一三极管T2和第二三极管T3需为不同类型的三极管。例如，第一三极管T2为NPN型三极管，第二三极管T3为PNP型三极管。第一三极管T2的集电极连接上拉电源VCC，上拉电源VCC提供正电压。第二三极管T3的集电极连接下拉电源VEE，下拉电源VEE提供负电压。第一三极管T2的发射极、第二三极管T3的发射极、外围芯片的中断引脚和接地电阻R1的第一端之间连接，接地电阻R1的第二端接地。第一三极管T2的基极和第二三极管T3的基极均连接于外围芯片内部的控制电路，通过控制电路向第一三极管T2的基极和第二三极管T3的基极输出高电平或低电平的控制信号。由于第一三极管T2和第二三极管T3为不同类型的三极管，因此两个三极管在接收外围芯片内部的控制电路所提供的控制信号后，必然出现两个三极管中，其中一个导通，另一个关断的现象。如果第一三极管T2导通，第二三极管T3关断，则上拉电源VCC通过外围芯片的中断引脚向外输出正电压，中断引脚为高电平。如果第一三极关断，第二三极管T3导通，则下拉电源VEE通过外围芯片的中断引脚向外输出负电压，中断引脚为低电平。当然，上文仅示例性的介绍了一种推挽结构，推挽结构还可以是其他结构，比如第一三极管T2为PNP型三极管，第二三极管T3为NPN型三极管；或者采用两个MOS管分别替代第一三极管T2和第二三极管T3等方案来达到相同的功能，本文不再赘述。

图7为本申请实施例提供的另一种集线电路的电路连接示意图，参见图7。图中示出了另一组外围芯片，包括第三外围芯片7和第四外围芯片8，第三外围芯片7包括第三外围芯片中断引脚INT7，第四外围芯片8包括第四外围芯片中断引脚INT8。可以设置与外围芯片数量相等的信号输入端，将两个信号输入端与本组的第三外围芯片中断引脚INT7和第四外围芯片中断引脚INT8一一对应连接。第三外围芯片7和第四外围芯片8内产生中断信号的电平输出电路均为推挽结构的情况下，第三外围芯片中断引脚INT7和第四外围芯片中断引脚INT8均连接于信号输入端，两信号输入端之间通过保护电阻Rp相连接。由于第三外围芯片7发出中断信号的时间和第四外围芯片8发出中断信号的时间大多情况下并不一致，因此会存在第三外围芯片中断引脚INT7为高电平状态，而第四外围芯片中断引脚INT8为低电平状态的情况。此时，第三外围芯片中断引脚INT7通过外围芯片内部的推挽结构接通上拉电源VCC，而第四外围芯片中断引脚INT8通过外围芯片内部的推挽结构接通下拉电源VEE。如果将两芯片的引脚直接相连，则会在上拉电源VCC和下拉电源VEE的作用下，有较大的电流流经推挽结构中开路状态的三极管。因此可以在第三外围芯片中断引脚INT7所连接的信号输入端和第四外围芯片中断引脚INT8所连接的信号输入端之间加入保护电阻Rp，限制两芯片的引脚之间的电流，防止推挽结构的三极管因过流损坏。在集线电路内部，信号输出端可以连接于保护电阻Rp的任意一端，信号输出端用于连接SOC4的第二输入/输出引脚GPIO2。如果第三外围芯片7通过第三外围芯片中断引脚INT7输出中断信号，则中断信号可以通过信号输入端和信号输出端，到达SOC4的第二输入/输出引脚GPIO2。同理，如果第四外围芯片8通过第四外围芯片中断引脚INT8输出中断信号，则中断信号可以通过信号输入端和信号输出端，到达SOC4的第二输入/输出引脚GPIO2。SOC4通过第二输入/输出引脚GPIO2获取到中断信号后，可以通过SOC4与本组外围芯片之间的通信信号线，查询发出中断信号的具体外围芯片。

对于外围芯片的分组，可以按照将同簇芯片分为一组的原则执行。所谓同簇芯片，是指挂载在同一集线器的芯片。示例性的，市面上的某些SOC4会将充电芯片1、音频芯片2和传感器芯片3等待机时也会使用的芯片挂载在传感器集线器（sensorhub）上，可以将挂载在传感器集线器上的充电芯片1、音频芯片2和传感器芯片3等芯片分为一组，将显示屏芯片等正常工作状态使用的芯片分为另一组。

SOC4得到中断信号之后，可以根据获得中断信号的引脚，确定中断信号来自于与该引脚相连接的一组外围芯片。然后通过SOC4与本组外围芯片之间的通信信号线，例如集成电路总线（Inter-Integrated Circuit，I2C）或者电源管理接口（System PowerManagement Interface，SPMI）等任何通信协议，一一查询这一组外围芯片是否发送了中断信号。本发明实施例不针对上述方法中的具体执行流程进行限定，任意一种能够实现上述中断信号查询的方法均可以作为中断信号的确定方法。图8为本申请实施例提供的集线电路运行方法的方法流程图，参见图8。示例性的，可以通过如下方式确定发送中断信号的外围芯片。本组外围芯片包括第五外围芯片n、第六外围芯片n+1和第七外围芯片m，其中上述序号可以遵循n，n+1，…m的排列方式，即上述序号逐个加1，直到m。SOC4在接收到对应本组的输出引脚的中断信号时，SOC4寻址本组中的第五外围芯片n，并通过读取第五外围芯片n的中断寄存器确定第五外围芯片n是否发出中断信号，如果第五外围芯片n发出了中断信号，则SOC4处理第五外围芯片n的中断事件，并将n的数字加1。如果第五外围芯片n没有发出中断信号，直接将n的数字加1。而后开始下一个芯片的检查，SOC4寻址本组中的第六外围芯片n+1，通过读取第六外围芯片n+1的中断寄存器确定第六外围芯片n+1是否发出中断信号，如果第六外围芯片n+1发出了中断信号，则SOC4处理第六外围芯片n+1的中断事件，并将序号加1。如果第六外围芯片n+1没有发出中断信号，直接将序号加1。而后开始下一个芯片的检查，SOC4寻址本组中的第七外围芯片m，通过读取第七外围芯片m的中断寄存器确定第七外围芯片m是否发出中断信号， 如果第七外围芯片m发出了中断信号，则SOC4处理第七外围芯片m的中断事件，并将序号加1。如果第七外围芯片m没有发出中断信号，直接将序号加1。此时 n的取值范围达成了n＞m这一预设条件，此次中断信号的检查结束。

应当注意的是，本发明实施例不针对 SOC4处理中断事件，以及确定下一芯片是否发出中断信号的时序进行限定。在实际实施时， SOC4可以先处理中断事件，而后寻址下一芯片。 SOC4也可以在确定当前芯片发出了中断信号后，继续寻址下一芯片，直到确定完毕所有芯片是否发出中断信号后，再开始处理中断事件。或者，SOC4也可以将处理当前芯片的中断事件和确定下一芯片是否发出了中断信号同时进行。

另外，为了便于理解，上文仅给出了 SOC4获取SOC的外围芯片中断信号的电路和方法。事实上，上述电路和方法不仅限于SOC4获取SOC的外围芯片中断信号，还可以应用于任意一种挂载在总线的主设备和从设备之间。由于其设计思路和主旨与上文中的SOC4获取SOC的外围芯片中断信号的电路和方法一致，本文不再赘述。

场景一

提供一种手机，包括显示屏、电池盖和中框，三者围成容纳腔体，在容纳腔体内可以设有电池和PCB，PCB上设有用于控制电子设备执行相应功能的电路。图9为本申请实施例提供的一种应用场景下集线电路的电路连接示意图，参见图9。电路中可以包括SOC4，以及用于管理手机充电相关功能的充电芯片1，用于执行手机音频播放功能的音频芯片2，以及用于控制和管理手机上传感器的传感器芯片3。充电芯片1、音频芯片2和传感器芯片3均挂载在传感器集线器上，三者之间属于同簇关系，将挂载在传感器集线器上的充电芯片1、音频芯片2和传感器芯片3分为一组。充电芯片1包括充电芯片中断引脚INT1，音频芯片2包括音频芯片中断引脚INT2，传感器芯片3包括传感器芯片中断引脚INT3。充电芯片中断引脚INT1、音频芯片中断引脚INT2和传感器芯片中断引脚INT3所对应的电平输出电路均为OD门电路。

PCB上还包括集线电路，集线电路包括三个信号输入端和一个信号输出端，三个信号输入端分别连接充电芯片中断引脚INT1、音频芯片中断引脚INT2和传感器芯片中断引脚INT3。SOC4包括第三输入/输出引脚GPIO3，信号输出端连接第三输入/输出引脚GPIO3。在集线电路内部，三个信号输入端合为一束后，与信号输出端直接连接。当SOC4的第三输入/输出引脚GPIO3收到中断信号后，通过I2C总线寻址本组中的充电芯片1，并通过读取充电芯片1的中断寄存器确定充电芯片1是否发出中断信号，如果充电芯片1发出了中断信号，则SOC4处理充电芯片1的中断事件，开始下一个芯片的检查；如果充电芯片1没有发出中断信号，直接开始下一个芯片的检查。SOC4寻址本组中的音频芯片2，通过读取音频芯片2的中断寄存器确定音频芯片2是否发出中断信号， 如果音频芯片2发出了中断信号，则SOC4处理音频芯片2的中断事件，开始下一个芯片的检查；如果音频芯片2没有发出中断信号，直接开始下一个芯片的检查。SOC4寻址本组中的传感器芯片3，通过读取传感器芯片3的中断寄存器确定传感器芯片3是否发出中断信号， 如果传感器芯片3发出了中断信号，则SOC4处理传感器芯片3的中断事件，并结束检查；如果传感器芯片3没有发出中断信号，直接结束检查。

场景二

图10为本申请实施例提供的一种可弯折手机的结构示意图，参见图10。提供一种可弯折手机，包括可弯折的柔性显示屏01、第一机身02、第二机身03和转轴结构04，第一机身02和第二机身03通过转轴结构04连接。通过转轴结构04的旋转，实现手机的打开和闭合。柔性显示屏01和第一机身02合围构成第一腔体，柔性显示屏01和第二机身03合围构成第二腔体。在第一腔体和第二腔体内分别容置有第一PCB和第二PCB。可弯折手机内部还设置有穿过转轴结构04，实现第一PCB和第二PCB电路连接的柔性电路板（FPC）。第一PCB和第二PCB上设有用于控制电子设备执行相应功能的电路。图11为本申请实施例提供的另一种应用场景下集线电路的电路连接示意图，参见图11。其中第一PCB上可以包括SOC4，第二PCB上包括用于管理手机充电相关功能的充电芯片1，用于执行手机音频播放功能的音频芯片2，以及用于控制和管理手机上传感器的传感器芯片3。充电芯片1、音频芯片2和传感器芯片3均挂载在传感器集线器上，三者之间属于同簇关系，将挂载在传感器集线器上的充电芯片1、音频芯片2和传感器芯片3分为一组。充电芯片1包括充电芯片中断引脚INT1，音频芯片2包括音频芯片中断引脚INT2，传感器芯片3包括传感器芯片中断引脚INT3。充电芯片中断引脚INT1、音频芯片中断引脚INT2和传感器芯片中断引脚INT3所对应的电平输出电路均为OD门电路。

继续参见图11，此外，还包括第八外围芯片9和第九外围芯片10，均是在待机时处于休眠状态的芯片，例如用于支持显示屏显示功能的芯片。第八外围芯片9和第九外围芯片10处于同一集线器上，属于同簇关系，将第八外围芯片9和第九外围芯片10分为另一组。第八外围芯片9包括第八外围芯片中断引脚INT9，第九外围芯片10包括第九外围芯片中断引脚INT10。第八外围芯片中断引脚INT9和第九外围芯片中断引脚INT10所对应的电平输出电路均为推挽结构电路。

继续参见图11，第二PCB上还包括第一集线电路和第二集线电路，第一集线电路包括三个信号输入端和一个信号输出端，三个信号输入端分别接充电芯片中断引脚INT1、音频芯片中断引脚INT2和传感器芯片中断引脚INT3。SOC4包括第三输入/输出引脚GPIO3，信号输出端连接第三输入/输出引脚GPIO3。在集线电路内部，三个信号输入端合为一束后，与信号输出端直接连接。当SOC4的第三输入/输出引脚GPIO3收到中断信号后，通过I2C总线寻址本组中的充电芯片1，并通过读取充电芯片1的中断寄存器确定充电芯片1是否发出中断信号，如果充电芯片1发出了中断信号，则SOC4处理充电芯片1的中断事件，开始下一个芯片的检查；如果充电芯片1没有发出中断信号，直接开始下一个芯片的检查。SOC4寻址本组中的音频芯片2，通过读取音频芯片2的中断寄存器确定音频芯片2是否发出中断信号， 如果音频芯片2发出了中断信号，则SOC4处理音频芯片2的中断事件，开始下一个芯片的检查；如果音频芯片2没有发出中断信号，直接开始下一个芯片的检查。SOC4寻址本组中的传感器芯片3，通过读取传感器芯片3的中断寄存器确定传感器芯片3是否发出中断信号， 如果传感器芯片3发出了中断信号，则SOC4处理传感器芯片3的中断事件，并结束检查；如果传感器芯片3没有发出中断信号，直接结束检查。

继续参见图11，第二集线电路包括两个信号输入端和一个信号输出端，两个信号输入端分别连接第八外围芯片中断引脚INT9和第九外围芯片中断引脚INT10。信号输出端连接SOC4的第四输入/输出引脚GPIO4。在集线电路内部，两个信号输入端之间通过保护电阻Rp连接，信号输出端连接电阻的任意一端。当SOC4的第四输入/输出引脚GPIO4收到中断信号后，通过I2C总线寻址本组中的第八外围芯片9，并通过读取第八外围芯片9的中断寄存器确定第八外围芯片9是否发出中断信号，如果第八外围芯片9发出了中断信号，则SOC4处理第八外围芯片9的中断事件，开始下一个芯片的检查；如果第八外围芯片9没有发出中断信号，直接开始下一个芯片的检查。SOC4寻址本组中的第九外围芯片10，通过第九外围芯片10的中断寄存器确定第九外围芯片10是否发出中断信号， 如果第九外围芯片10发出了中断信号，则SOC4处理音频芯片2的中断事件，并结束检查；如果第九外围芯片10没有发出中断信号，直接结束检查。

第二PCB上的第一集线电路的信号输出端和第二集线电路的信号输出端均通过FPC，连接到第一PCB的SOC4。相比相关技术中，每一个外围芯片的中断引脚均连接 SOC4的输入/输出引脚的设置方式，将用于实现中断信号传输的FPC信号线由五条减少到两条，大大减少了 FPC走线的数量，缓解了当前FPC走线过多的问题。

上文仅示例性的介绍了两种集线电路的应用场景，集线电路不仅限于应用手机，还可以应用于类似的任何电子设备上。本发明实施例不针对电子设备的具体种类进行限定。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (11)

1.一种集线电路，其特征在于，包括：

一个信号输出端，所述信号输出端连接主设备；

一个以上的信号输入端，每个所述信号输入端对应连接一个从设备的中断引脚；

所述主设备与所述从设备之间均通过通信信号线连接；

所述集线电路用于获取所述从设备的中断信号，将所述中断信号传输至所述主设备。

2.根据权利要求1所述的集线电路，其特征在于，在所述集线电路内部，所述信号输入端均连接于所述信号输出端。

3.根据权利要求1所述的集线电路，其特征在于，还包括保护电阻，在所述集线电路内部，两个所述信号输入端之间均连接有所述保护电阻，所述信号输出端连接一个所述保护电阻的任意一端。

4.根据权利要求1所述的集线电路，其特征在于，所述主设备包括片上系统。

5.根据权利要求4所述的集线电路，其特征在于，所述从设备包括所述片上系统的外围芯片。

6.根据权利要求5所述的集线电路，其特征在于，所述外围芯片之间均为同簇关系。

7.根据权利要求5所述的集线电路，其特征在于，所述外围芯片包括充电芯片、音频芯片和传感器芯片。

8.根据权利要求1所述的集线电路，其特征在于，所述通信信号线包括集成电路总线信号线或者电源管理接口信号线。

9.一种集线电路运行方法，其特征在于，适用于权利要求1~7任一所述的集线电路，包括：

所述主设备通过所述信号输出端获得中断信号；

所述主设备依次访问所述从设备，确定所述从设备是否发出中断请求；

如果所述从设备发出所述中断请求，则所述主设备处理所述中断请求所对应的中断事件。

10.一种PCB，其特征在于，包括权利要求1~8任一所述的集线电路，或者运行权利要求9所述的集线电路运行方法。

11.一种电子设备，其特征在于，包括权利要求1~8任一所述的集线电路，或者运行权利要求9所述的集线电路运行方法。