CN110750394B - 一种基于gpio管脚实现主备单板的控制方法及终端 - Google Patents

一种基于gpio管脚实现主备单板的控制方法及终端 Download PDF

Info

Publication number
CN110750394B
CN110750394B CN201910912035.5A CN201910912035A CN110750394B CN 110750394 B CN110750394 B CN 110750394B CN 201910912035 A CN201910912035 A CN 201910912035A CN 110750394 B CN110750394 B CN 110750394B
Authority
CN
China
Prior art keywords
single board
board
gpio
main
gpio1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912035.5A
Other languages
English (en)
Other versions
CN110750394A (zh
Inventor
杨超
吴闽华
孟庆晓
梁栋
戴瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201910912035.5A priority Critical patent/CN110750394B/zh
Publication of CN110750394A publication Critical patent/CN110750394A/zh
Application granted granted Critical
Publication of CN110750394B publication Critical patent/CN110750394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于GPIO管脚实现主备单板的控制方法及终端，所述方法包括：第一单板和第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。本发明可以通过GPIO1互相对接两个单板，控制两个单板中的一个设置为主用单板，另一个设置为备用单板，操作简单，设置方便。

Description

一种基于GPIO管脚实现主备单板的控制方法及终端
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及一种基于GPIO管脚实现主备单板的控制方法、终端及存储介质。
背景技术
电信设备一般都有主控单板和业务单板同在一个机框内，共同完成复杂的通讯业务。主控单板负责管理其他的业务单板，同时向网管提供配置功能。电信设备一般要求主控单板提供1+1备份，即一块主用单板处于工作状态，另外一块主控单板处于就绪状态,一旦主用主控单板发生故障异常不能工作，备用主控板立刻接手主用单板的工作，整个设备不会因为主用主控板的故障而导致不能使用，因此，主备功能是电信设备非常重要的特性。
在整个设备上电启动时，两个主控单板如何分工，一个是主用一个是备用，涉及到主备竞争机制，实现这个功能有很多方法，例如现有技术中通过CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件)逻辑实现主备仲裁的，或者通过软件启动快慢作为主备的依据。
但是现有技术来实现主控单板作为主用地位的方式的操作过于复杂，实现起来不方便，用户接受程度不高。
因此，现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种基于GPIO管脚实现主备单板的控制方法、终端及存储介质，旨在解决现有技术的上述缺陷。
为实现上述目的，本发明提供一种基于GPIO管脚实现主备单板的控制方法，所述基于GPIO管脚实现主备单板的控制方法包括如下步骤：
第一单板和第二单板通过同一个GPIO1相互连接；
当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；
当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。
可选地，所述的基于GPIO管脚实现主备单板的控制方法，其中，所述第一单板和第二单板通过同一个GPIO1相互连接，之前还包括：
预先设置GPIO的属性为输入输出功能，当CPU往GPIO写0时，对外呈现低电平，当CPU往GPIO写1时，对外呈现高电平。
可选地，所述的基于GPIO管脚实现主备单板的控制方法，其中，所述第一单板和所述第二单板的CPU通过同一个GPIO连接，所述第一单板的GPIO1和所述第二单板的GPIO1连接同一个电源VCC。
可选地，所述的基于GPIO管脚实现主备单板的控制方法，其中，当设置所述第一单板为主用单板后，所述第一单板向GPIO1写入高电平。
可选地，所述的基于GPIO管脚实现主备单板的控制方法，其中，所述基于GPIO管脚实现主备单板的控制方法还包括：
当所述第一单板和所述第二单板同时设置为主用单板时，所述第一单板中GPIO2保存的值和所述第二单板中GPIO2保存的值同时输入到或门，或门的输出引入到CPU的复位信号；
如果两个GPIO2输出都为0时，则或门输出为0，则复位所述第一单板和所述第二单板，重新设置主用单板，直到出现一个单板为主用单板，另一个单板为备用单板为止。
此外，为实现上述目的，本发明还提供一种基于GPIO管脚实现主备单板的控制系统，其中，所述系统包括：第一单板和第二单板；
所述第一单板和所述第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。
此外，为实现上述目的，本发明还提供一种终端，其中，所述终端包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于GPIO管脚实现主备单板的控制程序，所述基于GPIO管脚实现主备单板的控制程序被所述处理器执行时实现如上所述的基于GPIO管脚实现主备单板的控制方法的步骤。
此外，为实现上述目的，本发明还提供一种存储介质，其中，所述存储介质存储有基于GPIO管脚实现主备单板的控制程序，所述基于GPIO管脚实现主备单板的控制程序被处理器执行时实现如上所述的基于GPIO管脚实现主备单板的控制方法的步骤。
本发明中，第一单板和第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。本发明通过一个GPIO互相对接两个单板，如果当前第一单板要成为为主用单板时，向GPIO1写入低电平，写完后立刻读取GPIO1的电平，如果读取的也是低电平，立刻将自己置为主用单板，同时拉低GPIO为高电平，此后如果第二单板同样执行此过程后，写入后读取的电压是不一致的，无法获设置为主用单板。
附图说明
图1是本发明基于GPIO管脚实现主备单板的控制方法的较佳实施例的流程图；
图2是本发明基于GPIO管脚实现主备单板的控制系统的较佳实施例的功能原理图；
图3是本发明基于GPIO管脚实现主备单板的控制方法中两个单板连接方式的示意图；
图4是本发明基于GPIO管脚实现主备单板的控制方法中通过或门控制单板复位的示意图；
图5为本发明终端的较佳实施例的运行环境示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明较佳实施例所述的基于GPIO管脚实现主备单板的控制方法，如图1和图2所示，所述基于GPIO管脚实现主备单板的控制方法包括以下步骤：
步骤S10、第一单板和第二单板通过同一个GPIO1相互连接；
步骤S20、当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；
步骤S30、当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。
具体地，如图2所示，所述第一单板和所述第二单板通过GPIO1(GPIO，General-purpose input/output，通用型之输入输出的简称，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用)相互连接，并预先将GPIO的属性设置为输入输出功能，CPU往其写0，对外呈现低电平，CPU往其写1，对外则呈现高电平；数字电路中，把电压的高低用逻辑电平来表示，逻辑电平包括高电平和低电平这两种，不同的元器件形成的数字电路，电压对应的逻辑电平也不同；在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电平从低电平(数字“0”)变为高电平(数字“1”)的那一瞬间(时刻)叫作上升沿。
其中，GPIO的优点(端口扩展器)是低功耗：GPIO具有更低的功率损耗(大约1μA，μC的工作电流则为100μA)。集成IIC从机接口：GPIO内置IIC从机接口，即使在待机模式下也能够全速工作。
进一步地，两个单板CPU的同一个GPIO相连，如图3所示，每个单板的GPIO是一个OD(open drain)门电路，两个GPIO连一个电源VCC；如果所述第一单板要竞争主用单板(想要设置为主用单板)，就向GPIO1写入低电平0，并且回读GPIO1，如果回读到是0，则表示所述第二单板没有竞争主用单板，所述第一单板将自己设置为主用单板，同时向GPIO1写入高电平1，避免所述第二单板再次竞争为主用单板。此后，所述第二单板是不知道所述第一单板已经变成了主用单板，它也会去竞争主用单板，所述第二单板写入GPIO1低电平0，回读到仍然为1(因为所述第一单板设置为主用单板后，向GPIO1写入高电平1)，那么所述第二单板就认为所述第一单板已经变成了主用单板，则所述第二单板放弃竞争，将自己设置为备用单板。
进一步地，如图4所示，如果两个单板(第一单板和第二单板)同时竞争主用单板，同时写入GPIO1为低电平，那么就会出现两个主用单板，为了避免双主用的现象出现，增加一个GPIO2，用于保存从GPIO1读取出来的电平；然后通过一个或门(或门又称或电路、逻辑和电路。如果几个条件中，只要有一个条件得到满足，某事件就会发生，这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门)，将两个单板的GPIO1的回读值引入此或门，或门的输出引入到CPU的复位信号；如果两个GPIO2输出都为0，那么或门输出也为低电平0，CPU的复位信号是低电平有效，或门直接复位整个CPU和单板，两个单板重启后，再次重新竞争主备单板，直到出现一个设置为主用单板，另一个设置为备用单板为止。
进一步地，如图2所示，本发明还提供了一种基于GPIO管脚实现主备单板的控制系统，其中，所述系统包括：第一单板和第二单板；所述第一单板和所述第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。
进一步地，如图5所示，基于上述基于GPIO管脚实现主备单板的控制方法，本发明还相应提供了一种终端，所述终端包括处理器10、存储器20及显示器30。图5仅示出了终端的部分组件，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。
所述存储器20在一些实施例中可以是所述终端的内部存储单元，例如终端的硬盘或内存。所述存储器20在另一些实施例中也可以是所述终端的外部存储设备，例如所述终端上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器20还可以既包括所述终端的内部存储单元也包括外部存储设备。所述存储器20用于存储安装于所述终端的应用软件及各类数据，例如所述安装终端的程序代码等。所述存储器20还可以用于暂时地存储已经输出或者将要输出的数据。在一实施例中，存储器20上存储有基于GPIO管脚实现主备单板的控制程序40，该基于GPIO管脚实现主备单板的控制程序40可被处理器10所执行，从而实现本申请中基于GPIO管脚实现主备单板的控制方法。
所述处理器10在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)，微处理器或其他数据处理芯片，用于运行所述存储器20中存储的程序代码或处理数据，例如执行所述基于GPIO管脚实现主备单板的控制方法等。
所述显示器30在一些实施例中可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。所述显示器30用于显示在所述终端的信息以及用于显示可视化的用户界面。所述终端的部件10-30通过系统总线相互通信。
在一实施例中，当处理器10执行所述存储器20中基于GPIO管脚实现主备单板的控制程序40时实现以下步骤：
第一单板和第二单板通过同一个GPIO1相互连接；
当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；
当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。
所述第一单板和第二单板通过同一个GPIO1相互连接，之前还包括：
预先设置GPIO的属性为输入输出功能，当CPU往GPIO写0时，对外呈现低电平，当CPU往GPIO写1时，对外呈现高电平。
所述第一单板和所述第二单板的CPU通过同一个GPIO连接，所述第一单板的GPIO1和所述第二单板的GPIO1连接同一个电源VCC。
当设置所述第一单板为主用单板后，所述第一单板向GPIO1写入高电平。
所述基于GPIO管脚实现主备单板的控制方法还包括：
当所述第一单板和所述第二单板同时设置为主用单板时，所述第一单板中GPIO2保存的值和所述第二单板中GPIO2保存的值同时输入到或门，或门的输出引入到CPU的复位信号；
如果两个GPIO2输出都为0时，则或门输出为0，则复位所述第一单板和所述第二单板，重新设置主用单板，直到出现一个单板为主用单板，另一个单板为备用单板为止。
进一步地，本发明还提供一种存储介质，其中，所述存储介质存储有基于GPIO管脚实现主备单板的控制程序，所述基于GPIO管脚实现主备单板的控制程序被处理器执行时实现如上所述的基于GPIO管脚实现主备单板的控制方法的步骤。
综上所述，本发明提供一种基于GPIO管脚实现主备单板的控制方法及终端，所述方法包括：第一单板和第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板。本发明通过一个GPIO互相对接两个单板，如果当前第一单板要成为为主用单板时，向GPIO1写入低电平，写完后立刻读取GPIO1的电平，如果读取的也是低电平，立刻将自己置为主用单板，同时拉低GPIO为高电平，此后如果第二单板同样执行此过程后，写入后读取的电压是不一致的，无法获设置为主用单板。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (7)

1.一种基于GPIO管脚实现主备单板的控制方法，其特征在于，所述基于GPIO管脚实现主备单板的控制方法包括：
第一单板和第二单板通过同一个GPIO1相互连接；
当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；
当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板；
当所述第一单板和所述第二单板同时设置为主用单板时，所述第一单板中GPIO2保存的值和所述第二单板中GPIO2保存的值同时输入到或门，或门的输出引入到CPU的复位信号；
如果两个GPIO2输出都为0时，则或门输出为0，则复位所述第一单板和所述第二单板，重新设置主用单板，直到出现一个单板为主用单板，另一个单板为备用单板为止。
2.根据权利要求1所述的基于GPIO管脚实现主备单板的控制方法，其特征在于，所述第一单板和第二单板通过同一个GPIO1相互连接，之前还包括：
预先设置GPIO的属性为输入输出功能，当CPU往GPIO写0时，对外呈现低电平，当CPU往GPIO写1时，对外呈现高电平。
3.根据权利要求1所述的基于GPIO管脚实现主备单板的控制方法，其特征在于，所述第一单板和所述第二单板的CPU通过同一个GPIO1连接，所述第一单板的GPIO1和所述第二单板的GPIO1连接同一个电源VCC。
4.根据权利要求1所述的基于GPIO管脚实现主备单板的控制方法，其特征在于，当设置所述第一单板为主用单板后，所述第一单板向GPIO1写入高电平。
5.一种基于GPIO管脚实现主备单板的控制系统，其特征在于，所述系统包括：第一单板和第二单板；
所述第一单板和所述第二单板通过同一个GPIO1相互连接；当所述第一单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当回读的值为低电平时，则设置所述第一单板为主用单板；当所述第二单板上电启动后，向GPIO1写入低电平，回读GPIO1的值并写入GPIO2，当所述第一单板已被设置为主用单板后，所述第二单板回读的值为高电平，则设置所述第二单板为备用单板；
当所述第一单板和所述第二单板同时设置为主用单板时，所述第一单板中GPIO2保存的值和所述第二单板中GPIO2保存的值同时输入到或门，或门的输出引入到CPU的复位信号；如果两个GPIO2输出都为0时，则或门输出为0，则复位所述第一单板和所述第二单板，重新设置主用单板，直到出现一个单板为主用单板，另一个单板为备用单板为止。
6.一种终端，其特征在于，所述终端包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的基于GPIO管脚实现主备单板的控制程序，所述基于GPIO管脚实现主备单板的控制程序被所述处理器执行时实现如权利要求1-4任一项所述的基于GPIO管脚实现主备单板的控制方法的步骤。
7.一种存储介质，其特征在于，所述存储介质存储有基于GPIO管脚实现主备单板的控制程序，所述基于GPIO管脚实现主备单板的控制程序被处理器执行时实现如权利要求1-4任一项所述的基于GPIO管脚实现主备单板的控制方法的步骤。
CN201910912035.5A 2019-09-25 2019-09-25 一种基于gpio管脚实现主备单板的控制方法及终端 Active CN110750394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910912035.5A CN110750394B (zh) 2019-09-25 2019-09-25 一种基于gpio管脚实现主备单板的控制方法及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910912035.5A CN110750394B (zh) 2019-09-25 2019-09-25 一种基于gpio管脚实现主备单板的控制方法及终端

Publications (2)

Publication Number Publication Date
CN110750394A CN110750394A (zh) 2020-02-04
CN110750394B true CN110750394B (zh) 2023-05-30

Family

ID=69277069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912035.5A Active CN110750394B (zh) 2019-09-25 2019-09-25 一种基于gpio管脚实现主备单板的控制方法及终端

Country Status (1)

Country Link
CN (1) CN110750394B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992649A (zh) * 2005-12-27 2007-07-04 迈普（四川）通信技术有限公司 一种主备单板在线检测的方法及电路
CN101359316B (zh) * 2007-08-03 2010-06-30 联芯科技有限公司 一种实现通用串行总线usb otg的方法及装置
CN101242310B (zh) * 2008-03-21 2010-09-08 北京佳讯飞鸿电气股份有限公司 一种通信接口板主备用切换方法
CN201590076U (zh) * 2010-02-10 2010-09-22 青岛海信移动通信技术股份有限公司 一种接口扩展电路及具有所述电路的移动终端
CN104143350A (zh) * 2013-05-10 2014-11-12 鸿富锦精密工业（深圳）有限公司 电子装置
CN107807630B (zh) * 2017-11-29 2020-06-16 瑞斯康达科技发展股份有限公司 一种主备设备的切换控制方法、其切换控制系统及装置
CN108563537A (zh) * 2018-03-13 2018-09-21 珠海慧联科技有限公司 一种usb主从检测装置和方法
CN108664429B (zh) * 2018-03-30 2020-07-24 无锡睿勤科技有限公司 主从配置沟通协议、提高兼容性的方法以及电子设备
CN109408297A (zh) * 2018-10-30 2019-03-01 北京东土军悦科技有限公司 一种主备竞争的方法、装置、设备和储存介质

Also Published As

Publication number Publication date
CN110750394A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US20120151231A1 (en) Power supply switching device, a power supply switching device control method and a power supply control program
CN104424044A (zh) 伺服器系统
CN109388345B (zh) 存储器的数据读取方法、显示装置及计算机可读存储介质
CN103842968A (zh) 一种内存数据的迁移方法、计算机和装置
CN107273245B (zh) 运算装置与运作方法
CN114003538B (zh) 一种智能网卡的识别方法及智能网卡
CN111800658B (zh) 一种芯片参数写入方法、电视机及存储介质
US9835682B2 (en) Debugging system and method
CN103827834A (zh) 一种内存数据的迁移方法、计算机和装置
US20160092201A1 (en) Method and Device for Updating Program Data
WO2022222293A1 (zh) 存储设备测试方法、装置、电视机以及存储介质
US8484447B2 (en) Selecting a compatible processor to control a peripheral component interconnect express (PCI-E) slot unit within a predetermined interval via a setting menu
TW201426629A (zh) 超頻設定系統及其超頻設定方法
CN110750394B (zh) 一种基于gpio管脚实现主备单板的控制方法及终端
CN112084064B (zh) 主从bios切换方法、板卡及设备
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
CN116775413A (zh) 一种pcie拓扑扫描方法、装置、设备及可读存储介质
WO2020199009A1 (zh) 启动装置的处理方法、装置、设备及存储介质
CN114461142B (zh) 一种读写Flash数据的方法、系统、装置及介质
WO2022194068A1 (zh) 闪存配置方法、装置、电子设备和存储介质
CN110362430A (zh) 一种服务器的自动重启的方法、系统及存储介质
CN115543246A (zh) 一种bmc和服务器
CN105068835B (zh) 移动终端及其调试信息显示方法
CN110554731B (zh) 一种时钟同步控制方法、智能终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant