CN109408297A - 一种主备竞争的方法、装置、设备和储存介质 - Google Patents
一种主备竞争的方法、装置、设备和储存介质 Download PDFInfo
- Publication number
- CN109408297A CN109408297A CN201811280969.3A CN201811280969A CN109408297A CN 109408297 A CN109408297 A CN 109408297A CN 201811280969 A CN201811280969 A CN 201811280969A CN 109408297 A CN109408297 A CN 109408297A
- Authority
- CN
- China
- Prior art keywords
- main
- board
- standby
- standby competition
- competition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明实施例公开了一种主备竞争的方法、装置、设备和储存介质。主备竞争的方法，包括：设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。本发明实施例的技术方案，可提高设备启动性能，避免了默认主用板卡因启动异常造成设备启动异常，提高了选择主用板卡槽位和备用板卡槽位的灵活性。
Description
技术领域
本发明实施例涉及通信技术，尤其涉及一种主备竞争的方法、装置、设备和储存介质。
背景技术
框式设备为了防止控制板卡运行或启动异常后造成不可预估的损失，会有两个主控板卡插槽，但两个插槽分别有主用主控和备用主控的角色，当主用主控槽位运行发生异常后，备用主控槽位将接替主用主控槽位的工作，将数据备份的同时，继续正常运行。在这两个控制板卡启动过程中，需要确定一块为主用板卡和一块为备用板卡的状态，为主备竞争过程。
现有技术中，主备模式一般在启动阶段确认，一般默认一个槽位为主控槽位，另一个为备用主控槽位。但当默认主用主控被固定，如果设备上电启动时，默认主用主控启动到boot引导阶段后发生异常，但此时此槽位为主控槽位，很可能导致设备启动异常。而且一块主控板卡长期运行导致性能下降后，整个设备的运行性能也会下降。现有技术中的设计在启动的时候主备就固定了，软件无法控制。如果在通信设备运行的时候，主用板卡发生了故障，就会发生主备倒换，但是下次通信设备启动的时候，根据槽位设置，故障板卡仍可以竞争为主用状态，阻碍通信设备正常的运行，延误工程。
发明内容
本发明实施例提供一种主备竞争的方法、装置、设备和储存介质，以实现提高设备启动性能，提高选择主用板卡槽位和备用板卡槽位的灵活性。
第一方面，本发明实施例提供了一种主备竞争的方法，包括：
设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；
当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；
当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。
第二方面，本发明实施例还提供了一种主备竞争的装置，包括：
竞争输入信号判断模块，用于设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；
主用身份配置模块，用于当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；
备用身份配置模块，用于当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。
第三方面，本发明实施例还提供了一种设备，所述设备包括：
一个或多个处理器；
存储器，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本发明任意实施例所提供的主备竞争的方法。
第四方面，本发明实施例还提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如本发明任意实施例所提供的主备竞争的方法。
本发明实施例通过板卡获取对端板卡发送的主备竞争输出信号，确定自身的主备状态，解决默认主用板卡因启动异常造成设备启动异常的问题，实现提高设备启动性能，提高选择主用板卡槽位和备用板卡槽位的灵活性的效果。
附图说明
图1是本发明实施例一中的一种主备竞争的方法的流程图；
图2a是本发明实施例二中的一种主备竞争的方法的流程图；
图2b是本发明实施例二中的一种设备的结构示意图；
图3是本发明实施例三中的一种主备竞争的方法的流程图；
图4是本发明实施例四中的一种主备竞争的装置的结构示意图；
图5是本发明实施例五中的一种设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种主备竞争的方法的流程图，本实施例可适用于框式设备中主控板卡进行主备竞争的情况，该方法可以由主备竞争的装置来执行，该装置可以由软件和/或硬件实现，主备竞争的方法具体包括如下步骤：
步骤110、设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型。
其中，设备中配置有两个主控槽位，设备上电启动后，插在主控槽位上的板卡要进行主备竞争，如果当前设备中板卡主备竞争采用自动模式，即根据启动性能决定是否为主或备，那么，启动速度更快的板卡将作为主用板卡，另一个则作为备用板卡。其中一个板卡的主备竞争输出信号，作为对端板卡的主备竞争输入信号，也就是板卡获取到的主备竞争输入信号是由对端板卡输出的。且在设备上电启动的时候，板卡上用于输出主备竞争输出信号的输出端，初始状态为输出第一预设电平。示例的，第一预设电平为逻辑0对应的电平。
步骤120、当主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的主备竞争输出信号。
其中，第一预设电平不同于第二预设电平，示例的，第一预设电平为逻辑0对应的电平，则第二预设电平为逻辑1对应的电平。设备上电启动时，板卡输出的主备竞争输出信号默认为第一预设电平，板卡完成启动则向对端板卡输出第二预设电平的主备竞争输出信号，所以，当板卡获取到的主备竞争输入信号为第一预设电平，说明对端板卡未完成启动，则配置自身为主用板卡，并向对端板卡输出第二预设电平的主备竞争输出信号，以通知对端板卡自身完成启动，以便对端板卡配置自身为备用板卡。
步骤130、当主备竞争输入信号为第二预设电平，配置自身为备用板卡。
其中，如果板卡获取到的主备竞争输入信号为第二预设电平，说明对端板卡已经完成启动，则配置自身为备用板卡。
可以理解的是，步骤120和步骤130两者依判断条件执行，图1中所示并不限定两者的执行顺序。
本实施例的技术方案，通过板卡获取对端板卡发送的主备竞争输出信号，确定自身的主备状态，解决默认主用板卡因启动异常造成设备启动异常的问题，实现提高设备启动性能，提高选择主用板卡槽位和备用板卡槽位的灵活性的效果。
实施例二
图2a为本发明实施例二提供的一种主备竞争的方法的流程图，本实施例的技术方案在上述技术方案的基础上进一步细化，该方法包括：
步骤210、设备上电启动，板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式。
其中，逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中相连，且在设备上电启动时，输出端输出第一预设电平的主备竞争输出信号。示例的，如图2b所示，设备20中配置有第一板卡201和第二板卡202，第一板卡201配置有相互连接的第一CPU2011和第一逻辑FPGA芯片2012，第二板卡202配置有相互连接的第二CPU2021和第二逻辑FPGA芯片2022，第一逻辑FPGA芯片2012的输入端与第二逻辑FPGA芯片2022的输出端相连，第一逻辑FPGA芯片2012的输出端与第二逻辑FPGA芯片2022的输入端相连。
设备上电启动，逻辑FPGA芯片启动比CPU系统启动快，逻辑FPGA芯片启动完成后，状态处于主备待选模式。上电时，逻辑FPGA芯片用于输出主备竞争输出信号的输出端输出第一预设电平，示例的，第一预设电平为逻辑0，同时，逻辑FPGA芯片用于接收主备竞争输入信号的输入端，接收到的主备竞争输入信号为对端板卡配置的逻辑FPGA芯片输出的主备竞争输出信号，所以，逻辑FPGA芯片用于接收主备竞争输入信号的输入端的电平也为第一预设电平。
步骤220、板卡中配置的CPU启动完成后，向与其相连的逻辑FPGA芯片发送主备竞争触发信号。
其中，板卡的CPU系统启动完成后，触发开始主备竞争信号，即CPU正常启动后，给逻辑FPGA芯片一个主备竞争触发信号，告诉它开始主备竟争，也就是让本板卡上的逻辑FPGA芯片给对端的逻辑FPGA芯片发主备竟争信号，即向对端发主备竟争输出信号，该主备竟争输出信号对于对端板卡来说，是主备竟争输入信号。
步骤230、当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型。
其中，逻辑FPGA芯片收到主备竞争触发信号后，查看输入端获取的主备竞争输入信号的电平类型。
步骤240、当逻辑FPGA芯片获取到的主备竞争输入信号为第一预设电平，配置板卡为主用板卡，并向对端板卡中配置的FPGA芯片发送第二预设电平的主备竞争输出信号。
其中，如果逻辑FPGA芯片获取到主备竞争输入信号为第一预设电平，则配置主备竞争输出信号为第二预设电平，同时配置本板卡为主用板卡。
步骤250、当逻辑FPGA芯片获取到的主备竞争输入信号为第二预设电平，配置板卡为备用板卡。
其中，如果逻辑FPGA芯片获取到的主备竞争输入信号为第二预设电平，则配置本板卡为备用板卡。对于性能好先启动的板卡来说，它的逻辑FPGA芯片先向对端逻辑FPGA芯片输出第二预设电平的信号，不会收到对端逻辑FPGA芯片发的第二预设电平的信号，它的主备竟争输入信号和主备竟争输出信号为01；而对于正常启动较晚的板卡来说，它先收到对端逻辑FPGA芯片输出的第二预设电平的信号，后收到本板卡CPU发的触发信号，因此，它检测到自己的主备竟争输入信号和主备竟争输出信号为10。
本实施例的技术方案，在板卡启动时，通过板卡中的逻辑FPGA芯片互通启动状态，将启动较早的板卡自动配置为主用板卡，也就是根据启动时板卡自身的性能确定板卡自身是否为主用板卡,提高设备的启动性能。
实施例三
图3为本发明实施例三提供的一种主备竞争的方法的流程图，本实施例的技术方案在上述技术方案的基础上进一步细化，该方法包括：
步骤310、设备上电启动，板卡获取预设主用状态信息。
其中，设备启动过程中选择主备板卡，除了自动模式，还有指定优先主用板卡模式，即手动配置某一板卡为优先选择主用板卡。
步骤320、当板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型。
步骤330、当板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型。
其中，用户预先指定优先作为主用板卡的槽位，设备上电启动，板卡获取当前所处槽位是否为优先主用板卡的槽位，如果获取到预设主用状态信息，板卡中配置的CPU启动后即向逻辑FPGA芯片发送主备竞争触发信号，如果未获取到预设主用状态信息，CPU启动后延时向逻辑FPGA芯片发送主备竞争触发信号。用户指定优先主用板卡的方法，可以在BOOTLOADER引导程序中加一段代码，配置主用板卡，即启动后即触发开始主备竟争；配置备用板卡，即启动后延时触发开始主备竟争。另外，也可以在CPU启动后的正常执行程序中加一段代码。
步骤340、当主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的主备竞争输出信号。
步骤350、当主备竞争输入信号为第二预设电平，配置自身为备用板卡。
示例的，一台框式设备有1号槽位和2号槽位，其中2号槽位为主控槽位，用户指定2号槽为优先主用板卡状态；1号槽位的板卡在正常启动后延时触发开始主备竞争触发信号，延时时间由用户指定，可以为1s，在此期间，2号槽位正常启动到触发主备竞争触发信号，如果1号槽位主控板卡在延时1s后检测主备状态，主备竞争输入信号为0，则系统认为2号槽位的性能不能够充当主用主控角色，1号槽位获取主控角色状态启动。
可选的，设备上电启动，板卡获取预设主用状态信息，包括：
设备上电启动，板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式；
板卡中配置的CPU启动完成后，获取预设主用状态信息。
可选的，当板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型，包括：
当板卡中配置的CPU获取到预设主用状态信息，向与其相连的逻辑FPGA芯片发送主备竞争触发信号；其中，逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中用于接收主备竞争输入信号的输入端相连；
当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型；
可选的，当板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型，包括：
当板卡中配置的CPU未获取到预设主用状态信息，在预设延时时间后，向与其相连的逻辑FPGA芯片发送主备竞争触发信号；
当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型。
本实施例的技术方案，用户可以预先指定优先主用板卡，手动配置某一板卡为主另一板卡为备，可灵活的依据用户配置完成主备竞争。
实施例四
图4为本发明实施例四提供的一种主备竞争的装置的结构示意图，该装置包括：
竞争输入信号判断模块410，用于设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，主备竞争输入信号由对端板卡输出；
主用身份配置模块420，用于当主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的主备竞争输出信号；
备用身份配置模块430，用于当主备竞争输入信号为第二预设电平，配置自身为备用板卡。
可选的，竞争输入信号判断模块410具体用于：设备上电启动，板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式；其中，逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中用于接收主备竞争输入信号的输入端相连；
板卡中配置的CPU启动完成后，向与其相连的逻辑FPGA芯片发送主备竞争触发信号；
当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型。
可选的，主用身份配置模块420，具体用于：当逻辑FPGA芯片获取到的主备竞争输入信号为第一预设电平，配置板卡为主用板卡，并向对端板卡中配置的FPGA芯片发送第二预设电平的主备竞争输出信号。
可选的，备用身份配置模块430，具体用于当逻辑FPGA芯片获取到的主备竞争输入信号为第二预设电平，配置板卡为备用板卡。
可选的，竞争输入信号判断模块410，具体用于：
设备上电启动，板卡获取预设主用状态信息；
当板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型；
当板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型。
可选的，设备上电启动，板卡获取预设主用状态信息，包括：
设备上电启动，板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式；
板卡中配置的CPU启动完成后，获取预设主用状态信息。
可选的，当板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型，包括：
当板卡中配置的CPU获取到预设主用状态信息，向与其相连的逻辑FPGA芯片发送主备竞争触发信号；其中，逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中用于接收主备竞争输入信号的输入端相连；
当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型；
可选的，当板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型，包括：
当板卡中配置的CPU未获取到预设主用状态信息，在预设延时时间后，向与其相连的逻辑FPGA芯片发送主备竞争触发信号；
当逻辑FPGA芯片接收到主备竞争触发信号，判断其输入端获取到的主备竞争输入信号的电平类型。
本发明实施例所提供的主备竞争的装置可执行本发明任意实施例所提供的主备竞争的方法，具备执行方法相应的功能模块和有益效果。
实施例五
图5为本发明实施例五提供的一种设备的结构示意图，如图5所示，该设备包括处理器510、存储器520、输入装置530和输出装置540；设备中处理器510的数量可以是一个或多个，图5中以一个处理器510为例；设备中的处理器510、存储器520、输入装置530和输出装置540可以通过总线或其他方式连接，图5中以通过总线连接为例。
存储器520作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的主备竞争的方法对应的程序指令/模块(例如，主备竞争的装置中的竞争输入信号判断模块410、主用身份配置模块420和备用身份配置模块430)。处理器510通过运行存储在存储器520中的软件程序、指令以及模块，从而执行设备的各种功能应用以及数据处理，即实现上述的主备竞争的方法。
存储器520可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器520可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器520可进一步包括相对于处理器510远程设置的存储器，这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置530可用于接收输入的数字或字符信息，以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置540可包括显示屏等显示设备。
实施例六
本发明实施例六还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种主备竞争的方法，该方法包括：
设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；
当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；
当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。
当然,本发明实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的主备竞争的方法中的相关操作。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
值得注意的是，上述主备竞争的装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种主备竞争的方法，其特征在于，包括：
设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；
当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；
当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。
2.根据权利要求1所述的主备竞争的方法，其特征在于，所述设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型包括：
设备上电启动，所述板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式；其中，所述逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中用于接收主备竞争输入信号的输入端相连；
所述板卡中配置的CPU启动完成后，向与其相连的所述逻辑FPGA芯片发送主备竞争触发信号；
当所述逻辑FPGA芯片接收到所述主备竞争触发信号，判断其输入端获取到的所述主备竞争输入信号的电平类型。
3.根据权利要求2所述的主备竞争的方法，其特征在于，所述当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号，包括：
当所述逻辑FPGA芯片获取到的所述主备竞争输入信号为第一预设电平，配置所述板卡为主用板卡，并向对端板卡中配置的FPGA芯片发送第二预设电平的主备竞争输出信号。
4.根据权利要求3所述的主备竞争的方法，其特征在于，所述当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡，包括：
当所述逻辑FPGA芯片获取到的所述主备竞争输入信号为第二预设电平，配置所述板卡为备用板卡。
5.根据权利要求1所述的主备竞争的方法，其特征在于，所述设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型包括：
设备上电启动，所述板卡获取预设主用状态信息；
当所述板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型；
当所述板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型。
6.根据权利要求5所述的主备竞争的方法，其特征在于，所述设备上电启动，所述板卡获取预设主用状态信息，包括：
设备上电启动，所述板卡中配置的逻辑FPGA芯片启动完成后，进入主备待选模式；
所述板卡中配置的CPU启动完成后，获取所述预设主用状态信息。
7.根据权利要求6所述的主备竞争的方法，其特征在于，所述当所述板卡获取到预设主用状态信息，判断获取到的主备竞争输入信号的电平类型，包括：
当所述板卡中配置的CPU获取到所述预设主用状态信息，向与其相连的所述逻辑FPGA芯片发送主备竞争触发信号；其中，所述逻辑FPGA芯片中用于输出主备竞争输出信号的输出端与对端板卡中配置的逻辑FPGA芯片中用于接收主备竞争输入信号的输入端相连；
当所述逻辑FPGA芯片接收到所述主备竞争触发信号，判断其输入端获取到的所述主备竞争输入信号的电平类型；
所述当所述板卡未获取到预设主用状态信息，在预设延时时间后，判断获取到的主备竞争输入信号的电平类型，包括：
当所述板卡中配置的CPU未获取到所述预设主用状态信息，在预设延时时间后，向与其相连的所述逻辑FPGA芯片发送主备竞争触发信号；
当所述逻辑FPGA芯片接收到所述主备竞争触发信号，判断其输入端获取到的所述主备竞争输入信号的电平类型。
8.一种主备竞争的装置，其特征在于，包括：
竞争输入信号判断模块，用于设备上电启动，板卡判断获取到的主备竞争输入信号的电平类型；其中，所述主备竞争输入信号由对端板卡输出；
主用身份配置模块，用于当所述主备竞争输入信号为第一预设电平，配置自身为主用板卡，向对端板卡输出第二预设电平的所述主备竞争输出信号；
备用身份配置模块，用于当所述主备竞争输入信号为第二预设电平，配置自身为备用板卡。
9.一种设备，其特征在于，所述设备包括：
一个或多个处理器；
存储器，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的主备竞争的方法。
10.一种包含计算机可执行指令的存储介质，其特征在于，所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求1-7中任一所述的主备竞争的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811280969.3A CN109408297A (zh) | 2018-10-30 | 2018-10-30 | 一种主备竞争的方法、装置、设备和储存介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811280969.3A CN109408297A (zh) | 2018-10-30 | 2018-10-30 | 一种主备竞争的方法、装置、设备和储存介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109408297A true CN109408297A (zh) | 2019-03-01 |
Family
ID=65470591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811280969.3A Pending CN109408297A (zh) | 2018-10-30 | 2018-10-30 | 一种主备竞争的方法、装置、设备和储存介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109408297A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110750394A (zh) * | 2019-09-25 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种基于gpio管脚实现主备单板的控制方法及终端 |
| CN110912839A (zh) * | 2019-12-24 | 2020-03-24 | 北京东土军悦科技有限公司 | 一种主备用交换机检测方法、系统、终端及存储介质 |
| CN112416445A (zh) * | 2020-11-19 | 2021-02-26 | 北京天融信网络安全技术有限公司 | 确定板卡主备的设备和方法 |
| CN113312289A (zh) * | 2021-06-04 | 2021-08-27 | 河南诺一电气有限公司 | 一种解决智能板卡通信即插即用的方法 |
| CN113485877A (zh) * | 2021-06-17 | 2021-10-08 | 新华三信息安全技术有限公司 | 检测方法及装置 |
| CN117434824A (zh) * | 2023-12-20 | 2024-01-23 | 天津航空机电有限公司 | 一种冗余控制板卡上电主备确定方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494228A (zh) * | 2002-11-02 | 2004-05-05 | 华为技术有限公司 | 一种实现单板主备倒换的方法及其电路 |
| CN1968075A (zh) * | 2006-05-23 | 2007-05-23 | 华为技术有限公司 | 一种分布式热备份逻辑设备及主备板设置方法 |
| CN105471619A (zh) * | 2015-08-03 | 2016-04-06 | 汉柏科技有限公司 | 网络节点设备及其主从配置方法和系统 |
| CN106161086A (zh) * | 2016-06-23 | 2016-11-23 | 杭州迪普科技有限公司 | 主控板重启的控制方法及装置 |
-
2018
- 2018-10-30 CN CN201811280969.3A patent/CN109408297A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494228A (zh) * | 2002-11-02 | 2004-05-05 | 华为技术有限公司 | 一种实现单板主备倒换的方法及其电路 |
| CN1968075A (zh) * | 2006-05-23 | 2007-05-23 | 华为技术有限公司 | 一种分布式热备份逻辑设备及主备板设置方法 |
| CN105471619A (zh) * | 2015-08-03 | 2016-04-06 | 汉柏科技有限公司 | 网络节点设备及其主从配置方法和系统 |
| CN106161086A (zh) * | 2016-06-23 | 2016-11-23 | 杭州迪普科技有限公司 | 主控板重启的控制方法及装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110750394A (zh) * | 2019-09-25 | 2020-02-04 | 深圳震有科技股份有限公司 | 一种基于gpio管脚实现主备单板的控制方法及终端 |
| CN110912839A (zh) * | 2019-12-24 | 2020-03-24 | 北京东土军悦科技有限公司 | 一种主备用交换机检测方法、系统、终端及存储介质 |
| CN110912839B (zh) * | 2019-12-24 | 2021-11-26 | 北京东土军悦科技有限公司 | 一种主备用交换机检测方法、系统、终端及存储介质 |
| CN112416445A (zh) * | 2020-11-19 | 2021-02-26 | 北京天融信网络安全技术有限公司 | 确定板卡主备的设备和方法 |
| CN112416445B (zh) * | 2020-11-19 | 2023-07-04 | 北京天融信网络安全技术有限公司 | 确定板卡主备的设备和方法 |
| CN113312289A (zh) * | 2021-06-04 | 2021-08-27 | 河南诺一电气有限公司 | 一种解决智能板卡通信即插即用的方法 |
| CN113312289B (zh) * | 2021-06-04 | 2024-03-01 | 北京北瑞达电力自动化设备有限公司 | 一种解决智能板卡通信即插即用的方法 |
| CN113485877A (zh) * | 2021-06-17 | 2021-10-08 | 新华三信息安全技术有限公司 | 检测方法及装置 |
| CN117434824A (zh) * | 2023-12-20 | 2024-01-23 | 天津航空机电有限公司 | 一种冗余控制板卡上电主备确定方法 |
| CN117434824B (zh) * | 2023-12-20 | 2024-04-09 | 天津航空机电有限公司 | 一种冗余控制板卡上电主备确定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109408297A (zh) | 一种主备竞争的方法、装置、设备和储存介质 | |
| CN104750510B (zh) | 一种芯片启动方法及多核处理器芯片 | |
| CN101329632B (zh) | 一种使用boot启动cpu的方法与装置 | |
| US7216223B2 (en) | Configuring multi-thread status | |
| CN109117195B (zh) | 一种uefi模式调整启动顺序的方法、装置及设备 | |
| CN111176739A (zh) | 一种系统启动方法、装置、设备及存储介质 | |
| CN109168088A (zh) | 一种智能电视系统的启动方法、装置及智能电视 | |
| CN108132797A (zh) | 一种遥控器、SoC芯片及其应用程序的升级方法 | |
| CN116243996B (zh) | 业务的运行切换方法、装置、存储介质及电子装置 | |
| CN109857471A (zh) | 一种bios和bmc下电策略实时同步的方法、装置、终端及存储介质 | |
| CN113746821A (zh) | 智能设备控制方法、装置、存储介质及电子设备 | |
| CN109582324B (zh) | 一种ic烧录方法及板卡 | |
| CN105930190B (zh) | 一种基于操作系统的程序自启动方法和装置 | |
| US10169281B2 (en) | Switch system and operation method thereof | |
| CN104184614B (zh) | 一种配置回滚方法及装置 | |
| CN110362430A (zh) | 一种服务器的自动重启的方法、系统及存储介质 | |
| CN108182157B (zh) | 一种实现异构混合内存的方法、bmc、装置及存储介质 | |
| TW201022881A (en) | Method of overclocking central processing unit in a computer mother board | |
| CN109308234B (zh) | 一种控制板卡上多个控制器进行主备切换的方法 | |
| CN116361114A (zh) | 一种ai板卡监控保活方法、装置、设备及介质 | |
| CN115951949A (zh) | 一种bios的配置参数的恢复方法、装置及计算设备 | |
| CN115658157A (zh) | 一种固件程序启动方法、系统、存储介质及设备 | |
| CN108418720A (zh) | 一种路由设备配置信息的恢复方法、装置以及路由设备 | |
| KR102414206B1 (ko) | 오토사 표준 응용 소프트웨어 컴포넌트 | |
| CN103595781A (zh) | 一种基于zookeeper的服务提供方法、第一服务器及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190301 |
|
| RJ01 | Rejection of invention patent application after publication |