CN108630542A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108630542A CN108630542A CN201710160284.4A CN201710160284A CN108630542A CN 108630542 A CN108630542 A CN 108630542A CN 201710160284 A CN201710160284 A CN 201710160284A CN 108630542 A CN108630542 A CN 108630542A
- Authority
- CN
- China
- Prior art keywords
- doped region
- transoid
- substrate
- source
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 56
- 150000002500 ions Chemical class 0.000 claims abstract description 201
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000010410 layer Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- CSJDCSCTVDEHRN-UHFFFAOYSA-N methane;molecular oxygen Chemical compound C.O=O CSJDCSCTVDEHRN-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。本发明形成的半导体结构的可靠性得到提高。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。
目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channel effects)成为一个至关重要的技术问题。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。
然而，现有技术形成的半导体结构的可靠性有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的可靠性。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。
可选的，所述源漏重掺杂区的掺杂离子类型为P型时，所述反型掺杂区的掺杂离子类型为N型；或者，所述源漏重掺杂区的掺杂离子类型为N型时，所述反型掺杂区的掺杂离子类型为P型。
可选的，在所述栅极结构两侧的基底中形成轻掺杂区的步骤包括：对位于所述栅极结构两侧的基底进行轻掺杂离子注入，形成所述轻掺杂区。
可选的，对位于所述栅极结构两侧的基底进行轻掺杂离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为15度至30度。
可选的，在部分所述轻掺杂区中形成反型掺杂区的步骤包括：对轻掺杂区的部分基底进行反型离子注入，形成所述反型掺杂区。
可选的，对轻掺杂区的部分基底进行反型离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为5度至20度。
可选的，所述反型掺杂区的底部与所述轻掺杂区的底部齐平；或者，所述反型掺杂区的底部低于所述轻掺杂区的底部。
可选的，所述反型掺杂区的掺杂离子为P型离子；对轻掺杂区的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为B离子时，所述B离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为0.5kev至5kev。
可选的，所述反型掺杂区的掺杂离子为N型离子；对轻掺杂区的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为As离子或者P离子时，所述As离子或者P离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为1kev至15kev。
可选的，形成所述源漏重掺杂区的步骤包括：刻蚀位于所述栅极结构两侧的部分基底，形成凹槽；形成填充所述凹槽的源漏外延掺杂层，对所述源漏外延掺杂层进行原位掺杂处理，形成所述源漏重掺杂区。
可选的，所述源漏重掺杂区的掺杂离子为P型离子；所述原位掺杂处理的工艺步骤中，对所述源漏外延掺杂层掺杂的P型离子的浓度为6E20atom/cm3至1.8E21atom/cm3。
可选的，形成轻掺杂区的步骤之后，形成源漏重掺杂区的步骤之前，所述形成方法还包括：在所述栅极结构的侧壁上形成侧墙。
可选的，形成所述反型掺杂区的步骤包括：在沿平行于基底表面的方向上，去除部分宽度的侧墙，对剩余侧墙露出的轻掺杂区的部分基底进行反型离子注入，在所述轻掺杂区中形成反型掺杂区。
可选的，在沿平行于基底表面的方向上，去除部分宽度侧墙的宽度尺寸在15nm至50nm范围内。
可选的，在沿平行于基底表面的方向上，去除部分宽度的侧墙的工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为CH3F、N2以及O2的混合气体，CH3F的气体流量为8sccm至50sccm，N2的气体流量为100sccm至500sccm，O2的气体流量为5sccm至200sccm，压强为10mtorr至200mtorr，刻蚀时间为4s至50s，RF功率为50至500W，电压为30V至100V。
可选的，所述侧墙包括单层结构或者叠层结构；所述侧墙的材料包括：氮化硅、碳氮化硅以及碳氧化硅中的一种或者多种。
可选的，所述基底包括衬底以及位于所述衬底上的多个分立的鳍部；在所述基底上形成栅极结构的步骤包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁。
相应的，本发明还提供一种半导体结构，包括：基底；位于所述基底上的栅极结构；位于所述栅极结构两侧的基底中的轻掺杂区；位于所述栅极结构两侧的基底中的源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂的掺杂离子浓度；位于部分所述轻掺杂区中的反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与所述轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。
可选的，所述反型掺杂区的底部与所述轻掺杂的底部齐平；或者，所述反型掺杂区的底部低于所述轻掺杂区的底部。
可选的，所述基底包括衬底以及位于所述衬底上的多个分立的鳍部；所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部；所述轻掺杂区位于所述栅极结构两侧的鳍部中；所述源漏重掺杂区位于所述栅极结构两侧的鳍部中；所述反型掺杂区位于所述轻掺杂区的部分鳍部中。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，形成所述源漏重掺杂区的步骤之后，在部分轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。由于位于源漏重掺杂区的高浓度离子与位于所述反型掺杂区的掺杂离子之间会发生相互扩散，降低了所述源漏重掺杂区的掺杂离子浓度，从而使得所述源漏重掺杂区和所述轻掺杂区之间的掺杂离子浓度梯度减小，即在所述源漏重掺杂区和所述轻掺杂区之间容易形成缓变结，从而改善了半导体结构的栅极诱导漏极泄露电流的问题，提高了半导体结构的可靠性。
可选方案中，所述反型掺杂区的底部与所述轻掺杂区的底部齐平，或者所述反型掺杂区的底部低于所述轻掺杂区的底部，使得所述源漏重掺杂区的掺杂离子与所述反型掺杂区的掺杂离子发生充分地扩散，从而降低了所述源漏重掺杂区的掺杂离子浓度，进而降低了所述源漏重掺杂区与所述轻掺杂区之间的掺杂离子浓度梯度，因此进一步改善了半导体结构的栅极诱导漏极泄露电流的问题。
附图说明
图1至图3是一种半导体结构形成方法各步骤对应的剖面结构示意图；
图4至图17是本发明半导体结构一实施例形成方法各步骤对应的剖面结构示意图。
具体实施方式
根据背景技术形成的半导体结构的可靠性有待提高。现结合一种半导体结构的形成过程对半导体结构的可靠性有待提高的原因进行分析。
图1至图3为一种半导体结构形成方法各步骤对应的剖面结构示意图。
参考图1，提供基底；所述基底包括：衬底100，所述衬底100上具有多个分立的鳍部110；在所述鳍部110露出的衬底100上形成隔离结构120，所述隔离结构120覆盖所述鳍部110的部分侧壁，且所述隔离结构120顶部低于所述鳍部110顶部；形成横跨所述鳍部110的栅极结构130，所述栅极结构130覆盖所述鳍部110的部分顶部和侧壁；在所述栅极结构130的两侧形成侧墙150；形成侧墙150的步骤之后，在所述鳍部110中形成轻掺杂区(图未示)。
参考图2，刻蚀位于栅极结构130两侧的鳍部110，在所述栅极结构130两侧的鳍部110中形成凹槽160。
参考图3，形成填充所述凹槽160(参考图2)的源漏外延掺杂层170，对所述源漏外延掺杂层170进行原位掺杂处理，形成源漏掺杂区(图未示)。
上述形成方法所形成半导体结构的可靠性有待提高。
经分析发现，导致半导体结构可靠性有待提高的原因包括：由于形成所述源漏掺杂区的步骤中所掺杂的离子浓度较高，使得所述源漏掺杂区与轻掺杂区之间的离子浓度梯度较大，在所述源漏掺杂区和所述轻掺杂区之间容易形成突变结，从而导致所形成的半导体结构容易出现栅极诱导漏极泄露电流现象，进而造成半导体结构的可靠性有待提高的问题。
所述半导体结构既可以用来形成输入输出器件(IO Device)，也可以用来形成核心器件(Core Device)，由于输入输出器件的工作电压比核心器件的工作电压高，因此输入输出器件发生栅极诱导漏极漏电的问题更为严重。
进一步分析，导致所述源漏掺杂区的掺杂离子浓度较高的原因包括：在对所述源漏外延掺杂层170进行原位掺杂处理的步骤中，通常采用较高浓度的掺杂离子，以减小所述源漏外延掺杂层170产生的应力释放，以及改善源漏外延掺杂层170表面的晶格缺陷。由于对所述源漏外延掺杂层170进行较高浓度的离子原位掺杂处理，相应地导致形成的所述源漏掺杂区的掺杂离子浓度较高。
为了解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。
本发明提供的技术方案在形成所述源漏重掺杂区的步骤之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同，使得所述源漏重掺杂区的掺杂离子与所述反型掺杂区的掺杂离子发生相互扩散，从而降低了所述源漏重掺杂区的掺杂离子浓度；由于所述源漏重掺杂区的掺杂离子浓度得到降低，使得所述源漏重掺杂区和所述轻掺杂区之间的掺杂离子浓度梯度得到减小，即在所述源漏重掺杂区和所述轻掺杂区之间容易形成缓变结，从而改善了栅极诱导漏极泄露电流的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图17是本发明半导体结构一实施例形成方法各步骤对应的剖面结构示意图。
参考图4，提供基底。其中图4为沿垂直于鳍部210延伸方向上的剖面结构示意图。
本实施例以形成的半导体结构为鳍式场效应管为例，所述基底包括衬底200以及位于衬底200上的多个鳍部210。在本发明其他实施例中，形成的半导体结构为平面结构，相应的，所述基底为平面衬底。
本实施例中，所述衬底200包括用于形成核心器件的第一区域I和用于形成输入输出器件的第二区域II。在本发明其他实施例中，所述衬底还可以仅包括第一区域或者第二区域中的一种，相应形成的半导体结构为核心器件或者输入输出器件。
本实施例中，所述衬底200的材料为硅。在本发明其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部210的材料为硅。在本发明其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述鳍部210露出的衬底200上还形成有隔离结构220，所述隔离结构220覆盖所述鳍部210的部分侧壁，且所述隔离结构220顶部低于所述鳍部210顶部。
所述隔离结构220可以起到电学隔离相邻所述鳍部210的作用。
本实施例中，所述隔离结构220的材料为氧化硅。在本发明其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
本实施例中，形成所述隔离结构220之后，还可以在隔离结构220露出的鳍部210表面形成栅氧层(图未示)，所述栅氧层的材料为氧化硅。
参考图5和图6，在所述基底上形成栅极结构230。其中图5是沿垂直于鳍部210延伸方向上的剖面结构示意图，图6是沿平行于鳍部210延伸方向上的剖面结构示意图。
本实施例中，所述栅极结构230横跨位于第一区域I的鳍部210以及位于第二区域II的鳍部210，且所述栅极结构230覆盖位于第一区域I的鳍部210的部分侧壁和顶部以及位于第二区域II的鳍部210的部分侧壁和顶部。
所述栅极结构230为多晶硅栅极结构或金属栅极结构。本实施例中，所述栅极结构230为伪栅工艺中的多晶硅栅极结构。
形成所述栅极结构230的步骤包括：形成覆盖所述鳍部210的栅极层；在所述栅极层上形成图形化的硬掩膜240；以所述硬掩膜240为掩膜刻蚀所述栅极层，形成所述栅极结构230；保留位于所述栅极结构230顶部上的硬掩膜240。
参考图7和图8，在所述栅极结构230的侧壁上形成偏移侧墙250。其中图7是沿垂直于鳍部210延伸方向上的剖面结构示意图，图8是沿平行于鳍部210延伸方向上的剖面结构示意图。
所述偏移侧墙250用于后续工艺中定义轻掺杂区的位置。
所述偏移侧墙250包括单层结构或者叠层结构。所述偏移侧墙250的材料包括：氮化硅、碳氧化硅以及碳氮化硅中的一种或者多种。本实施例中，所述偏移侧墙250的材料为氮化硅。
参考图9，在所述栅极结构230两侧的基底中形成轻掺杂区251。其中图9是沿平行于鳍部210延伸方向上的剖面结构示意图。
所述轻掺杂区251为后续形成的源漏重掺杂区提供杂质浓度梯度，减小了结与沟道区之间的电场，能够防止热载流子的产生。
形成所述轻掺杂区251的步骤包括：对位于所述栅极结构230两侧的基底进行轻掺杂离子注入，形成所述轻掺杂区251。具体的，对位于所述栅极结构230两侧的鳍部210进行轻掺杂离子注入，形成所述轻掺杂区251。
具体地，所述轻掺杂离子注入的注入离子为P型离子时，所述P型离子包括硼、镓或者铟；所述轻掺杂离子注入的注入离子为N型离子时，所述N型离子包括磷、砷或者锑。
所述轻掺杂离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角既不能过大也不能过小，控制离子注入方向与基底顶部表面夹角的作用是为了使形成的轻掺杂区251靠近半导体结构的沟道区。若所述夹角过大，则会造成半导体结构的遮蔽效应较为严重；若所述夹角过小，则会导致离子注入的深度不够。本实施例中，所述轻掺杂离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为15度至30度。
结合参考图10至图12，形成轻掺杂区251之后，在位于所述栅极结构230两侧的基底中形成源漏重掺杂区280，所述源漏重掺杂区280的掺杂离子浓度大于所述轻掺杂区251的掺杂离子浓度。
以下将结合附图对形成所述源漏重掺杂区280的步骤做详细的说明。
参考图10，在所述栅极结构230的侧壁上形成侧墙260。
本实施例中，在位于栅极结构230侧壁上的偏移侧墙250上形成所述侧墙260。所述侧墙260的作用是用于定义后续形成的源漏重掺杂区的位置。
所述侧墙260包括单层结构或者叠层结构。所述侧墙260的材料包括：氮化硅、碳氧化硅以及碳氮化硅中的一种或者多种。本实施例中，所述侧墙260的材料为氮化硅。
参考图11，刻蚀位于所述栅极结构230两侧的部分基底，形成凹槽270。
所述凹槽270为后续形成所述源漏重掺杂区提供工艺基础。
本实施例中，形成所述凹槽270的步骤包括：刻蚀位于所述栅极结构230两侧的部分鳍部210，形成所述凹槽270。
所述凹槽270的形状可以是倒梯形或者方形。本实施例中，所述凹槽270的形状为方形，相应的后续形成的源漏重掺杂区的形状也是方形。
刻蚀位于所述栅极结构230两侧的部分基底的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。本实施例中，采用干法刻蚀工艺刻蚀位于所述栅极结构230两侧的部分基底，形成所述凹槽270。
参考图12，形成填充所述凹槽270的源漏外延掺杂层，对所述源漏外延掺杂层进行原位掺杂处理，形成所述源漏重掺杂区280。
所述源漏重掺杂区280的掺杂离子浓度大于所述轻掺杂区251的掺杂离子浓度。本实施例中，形成填充所述凹槽270的源漏外延掺杂层的工艺为选择性外延生长工艺。
本实施例中，为了减少源漏外延生长时产生的较大应力，以及防止采用离子注入工艺造成晶格缺陷，采用原位掺杂处理所述源漏外延掺杂层。所述原位掺杂处理步骤中掺杂离子浓度较高。例如，所述源漏重掺杂区280的掺杂离子为P型离子时，所述原位掺杂处理的工艺步骤中，对所述源漏外延掺杂层掺杂的P型离子的浓度为6E20atom/cm3至1.8E21atom/cm3。因此，相应形成的所述源漏重掺杂区280的掺杂离子浓度较高。
具体地，所述原位掺杂处理的掺杂离子为P型离子时，所述P型离子包括硼、镓或者铟；所述原位掺杂处理的掺杂离子为N型离子时，所述N型离子包括磷、砷或者锑。
结合参考图13至图15，形成所述源漏重掺杂区280之后，在部分所述轻掺杂区中形成反型掺杂区261，且所述反型掺杂区261位于所述源漏重掺杂区280与剩余轻掺杂区251之间，所述反型掺杂区261的掺杂离子类型与所述源漏重掺杂区280的掺杂离子类型不同。
以下将结合附图对形成所述反型掺杂区261的步骤做详细的说明。
参考图13，在沿平行于基底表面的方向上，去除部分宽度的侧墙260。
本实施例中，去除部分宽度的侧墙260的作用是使得剩余侧墙260用于定义后续形成所述反型掺杂区的位置。
在沿平行于基底表面的方向上，去除部分宽度侧墙260的宽度尺寸既不能过大也不能过小。若去除部分宽度侧墙260的宽度尺寸过大，则会使得后续形成的反型掺杂区的位置离沟道区较近，从而导致半导体结构的电阻增大；若去除部分宽度侧墙260的宽度尺寸过小，则会使得后续形成的反型掺杂区的掺杂离子注入的深度不够。本实施例中，在沿平行于基底表面的方向上，去除部分宽度侧墙260的宽度尺寸在15nm至50nm范围内。
为了更好地控制去除部分宽度侧墙260的宽度尺寸，采用干法刻蚀工艺去除部分宽度的侧墙260；所述干法刻蚀工艺的参数包括：刻蚀气体为CH3F、N2以及O2的混合气体，CH3F的气体流量为8sccm至50sccm，N2的气体流量为100sccm至500sccm，O2的气体流量为5sccm至200sccm，压强为10mtorr至200mtorr，刻蚀时间为4s至50s，RF功率为50至500W，电压为30V至100V。
参考图14，对剩余侧墙260露出的轻掺杂区251的部分基底进行反型离子注入，在所述轻掺杂区251中形成反型掺杂区261。
所述反型掺杂区261的作用是降低所述源漏重掺杂区280的掺杂离子浓度，使得所述源漏重掺杂区280与所述轻掺杂区251之间形成缓变结，从而缓解栅极诱导漏极泄露电流的问题。
具体的，由于所述反型掺杂区261位于所述源漏重掺杂区280和所述轻掺杂区251之间，使得所述源漏重掺杂区280的高浓度掺杂离子和所述反型掺杂区261的掺杂离子发生相互扩散，从而降低了所述源漏重掺杂区280的掺杂离子浓度。
若所述半导体结构不形成所述反型掺杂区，则由于所述源漏重掺杂区与所述轻掺杂区的掺杂离子浓度梯度较大，导致在所述源漏重掺杂区和所述轻掺杂区之间形成突变结，从而造成栅极诱导漏极泄露电流的问题更为严重。本实施例中，通过在所述源漏重掺杂区280和所述轻掺杂区251之间形成缓变结，改善了栅极诱导源极泄露电流的问题。
本实施例中，在所述轻掺杂区251中形成反型掺杂区261的步骤包括：对剩余侧墙260露出的轻掺杂区251的部分鳍部210进行反型离子注入，形成所述反型掺杂区261。
对轻掺杂区251的部分基底进行反型离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角既不能过大也不能过小。若所述夹角过小，则会导致反型离子注入的深度不够；若所述夹角过大，则会导致半导体结构的遮蔽效应较为严重。本实施例中，离子注入方向与基底顶部表面法线的夹角为5度至20度。
通过控制所述反型掺杂区261的离子注入深度来调节所述源漏重掺杂区280的掺杂离子浓度。所述反型掺杂区261的离子注入深度越大，则所述反型掺杂区261的掺杂离子与所述源漏重掺杂区280的扩散程度越大，从而使得所述源漏重掺杂区280的掺杂离子浓度减小的程度越大。所述反型掺杂区261的离子注入深度不能过小，否则会导致所述源漏重掺杂区280的掺杂离子浓度减小的程度过小，从而还会产生栅极诱导漏极泄露电流的问题。因此，本实施例中，所述反型掺杂区261的底部低于所述轻掺杂区251的底部。在本发明其他实施例中，所述反型掺杂区261的底部还可以与所述轻掺杂区251的底部齐平(参考图15)。
所述源漏重掺杂区280的掺杂离子类型为P型时，所述反型掺杂区261的掺杂离子类型为N型；或者，所述源漏重掺杂区280的掺杂离子类型为N型时，所述反型掺杂区261的掺杂离子类型为P型。
所述反型掺杂区261的掺杂离子为P型离子；对轻掺杂区251的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为B离子时，所述B离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为0.5kev至5kev。
所述反型掺杂区261的掺杂离子为N型离子；对轻掺杂区251的部分鳍部210进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为As离子或者P离子时，所述As离子或者P离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为1kev至15kev。
结合参考图16和图17，形成所述反型掺杂区261之后，所述形成方法还包括：形成覆盖所述鳍部210以及所述栅极结构230的刻蚀停止层290；形成所述刻蚀停止层290之后，对所述源漏重掺杂区280进行离子注入处理。
本实施例中，在对所述源漏重掺杂区280进行离子注入处理的步骤之后，还会在所述源漏重掺杂区280顶部形成导电插塞，所述刻蚀停止层290为后续形成所述导电插塞提供工艺基础。所述刻蚀停止层290的材料为氮化硅。
本实施例中，对所述源漏重掺杂区280进行离子注入处理的目的是减小形成的半导体结构的接触电阻，从而提高所述半导体结构的电学性能。
相应的，本发明还提供一种半导体结构，参考图14，所述半导体结构包括：基底；位于所述基底上的栅极结构230；位于所述栅极结构230两侧的基底中的轻掺杂区251；位于所述栅极结构230两侧的基底中的源漏重掺杂区280，所述源漏重掺杂区280的掺杂离子浓度大于所述轻掺杂251的掺杂离子浓度；位于部分所述轻掺杂区251中的反型掺杂区261，且所述反型掺杂区261位于所述源漏重掺杂区280与所述轻掺杂区251之间，所述反型掺杂区261的掺杂离子类型与所述源漏重掺杂区280的掺杂离子类型不同。
以下将结合附图14对本实施例提供的半导体结构进行详细的说明。
本实施例以形成的半导体结构为鳍式场效应管为例，所述基底包括衬底200以及位于衬底200上的多个鳍部210。在本发明其他实施例中，形成的半导体结构为平面结构，相应的，所述基底为平面衬底。
本实施例中，所述衬底200包括用于形成核心器件的第一区域I和用于形成输入输出器件的第二区域II。在本发明其他实施例中，所述衬底还可以仅包括第一区域或者第二区域中的一种，相应形成的半导体结构为核心器件或者输入输出器件。
本实施例中，所述衬底200的材料为硅。在本发明其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部210的材料为硅。在本发明其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述鳍部210露出的衬底200上还具有隔离结构220，所述隔离结构220覆盖所述鳍部210的部分侧壁，且所述隔离结构220顶部低于所述鳍部210顶部。
所述隔离结构220可以起到电学隔离相邻所述鳍部210的作用。
本实施例中，所述隔离结构220的材料为氧化硅。在本发明其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
本实施例中，所述栅极结构230横跨所述鳍部210，且覆盖所述鳍部210的部分侧壁和顶部。
所述栅极结构230为多晶硅栅极结构或金属栅极结构。本实施例中，所述栅极结构230为伪栅工艺中的多晶硅栅极结构。
本实施例中，所述半导体结构还包括：位于所述栅极结构230侧壁上的偏移侧墙250。所述偏移侧墙250用于定义所述轻掺杂区251的位置。
所述偏移侧墙250包括单层结构或者叠层结构。所述偏移侧墙250的材料包括：氮化硅、碳氧化硅以及碳氮化硅中的一种或者多种。本实施例中，所述偏移侧墙250的材料为氮化硅。
本实施例中，所述轻掺杂区251位于所述栅极结构230两侧的鳍部210中。所述轻掺杂区251的作用是为所述源漏重掺杂区280提供杂质浓度梯度，减小结与沟道区之间的电场，防止热载流子的产生。
具体地，所述轻掺杂离子注入的注入离子为P型离子时，P型离子包括硼、镓或者铟；所述轻掺杂离子注入的注入离子为N型离子时，N型离子包括磷、砷或者锑。
本实施例中，所述半导体结构还包括：位于所述偏移侧墙250侧壁上的侧墙260。所述侧墙260用于定义所述源漏重掺杂区280的位置。
所述侧墙260包括单层结构或者叠层结构。所述侧墙260的材料包括：氮化硅、碳氧化硅以及碳氮化硅中的一种或者多种。本实施例中，所述侧墙260的材料为氮化硅。
本实施例中，所述源漏重掺杂区280位于所述栅极结构230两侧的鳍部210中，所述反型掺杂区261位于所述轻掺杂区251的部分鳍部210中。
所述反型掺杂区261的作用是降低所述源漏重掺杂区280的掺杂离子浓度，使得所述源漏重掺杂区280与所述轻掺杂区251之间形成缓变结，从而缓解栅极诱导漏极泄露电流的问题。
具体的，由于所述反型掺杂区261位于所述源漏重掺杂区280和所述轻掺杂区251之间，使得所述源漏重掺杂区280的高浓度掺杂离子和所述反型掺杂区261的掺杂离子发生相互扩散，从而降低了所述源漏重掺杂区280的掺杂离子浓度。
具体地，通过控制所述反型掺杂区261的离子注入深度来调节所述源漏重掺杂区280的掺杂离子浓度。所述反型掺杂区261的离子注入深度越大，则所述反型掺杂区261的掺杂离子与所述源漏重掺杂区280的扩散程度越大，从而使得所述源漏重掺杂区280的掺杂离子浓度减小的程度越大。因此，本实施例中，所述反型掺杂区261的底部低于所述轻掺杂区251的底部。在本发明其他实施例中，所述反型掺杂区261的底部还可以与所述轻掺杂区251的底部齐平(参考图15)。
具体地，所述源漏重掺杂区280的掺杂离子类型为P型时，所述反型掺杂区261的掺杂离子类型为N型；或者，所述源漏重掺杂区280的掺杂离子类型为N型时，所述反型掺杂区261的掺杂离子类型为P型。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极结构；
在所述栅极结构两侧的基底中形成轻掺杂区；
形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；
形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏重掺杂区的掺杂离子类型为P型时，所述反型掺杂区的掺杂离子类型为N型；
或者，所述源漏重掺杂区的掺杂离子类型为N型时，所述反型掺杂区的掺杂离子类型为P型。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构两侧的基底中形成轻掺杂区的步骤包括：对位于所述栅极结构两侧的基底进行轻掺杂离子注入，形成所述轻掺杂区。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，对位于所述栅极结构两侧的基底进行轻掺杂离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为15度至30度。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在部分所述轻掺杂区中形成反型掺杂区的步骤包括：对轻掺杂区的部分基底进行反型离子注入，形成所述反型掺杂区。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，对轻掺杂区的部分基底进行反型离子注入的步骤中，离子注入方向与基底顶部表面法线的夹角为5度至20度。
7.如权利要求1所述的半导体结构的形成方法，所述反型掺杂区的底部与所述轻掺杂区的底部齐平；或者，所述反型掺杂区的底部低于所述轻掺杂区的底部。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述反型掺杂区的掺杂离子为P型离子；对轻掺杂区的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为B离子时，所述B离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为0.5kev至5kev。
9.如权利要求5所述的半导体结构的形成方法，其特征在于，所述反型掺杂区的掺杂离子为N型离子；对轻掺杂区的部分基底进行反型离子注入的步骤中，所述反型离子注入的工艺参数包括：所述反型离子注入的离子为As离子或者P离子时，所述As离子或者P离子的注入剂量为1.0E13atom/cm2至1.0E15atom/cm2，注入能量为1kev至15kev。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏重掺杂区的步骤包括：
刻蚀位于所述栅极结构两侧的部分基底，形成凹槽；
形成填充所述凹槽的源漏外延掺杂层，对所述源漏外延掺杂层进行原位掺杂处理，形成所述源漏重掺杂区。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述源漏重掺杂区的掺杂离子为P型离子；所述原位掺杂处理的工艺步骤中，对所述源漏外延掺杂层掺杂的P型离子的浓度为6E20atom/cm3至1.8E21atom/cm3。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成轻掺杂区的步骤之后，形成源漏重掺杂区的步骤之前，所述形成方法还包括：
在所述栅极结构的侧壁上形成侧墙。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述反型掺杂区的步骤包括：
在沿平行于基底表面的方向上，去除部分宽度的侧墙，对剩余侧墙露出的轻掺杂区的部分基底进行反型离子注入，在所述轻掺杂区中形成反型掺杂区。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在沿平行于基底表面的方向上，去除部分宽度侧墙的宽度尺寸在15nm至50nm范围内。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，在沿平行于基底表面的方向上，去除部分宽度的侧墙的工艺为干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为CH3F、N2以及O2的混合气体，CH3F的气体流量为8sccm至50sccm，N2的气体流量为100sccm至500sccm，O2的气体流量为5sccm至200sccm，压强为10mtorr至200mtorr，刻蚀时间为4s至50s，RF功率为50至500W，电压为30V至100V。
16.如权利要求12所述的半导体结构的形成方法，其特征在于，所述侧墙包括单层结构或者叠层结构；所述侧墙的材料包括：氮化硅、碳氮化硅以及碳氧化硅中的一种或者多种。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的多个分立的鳍部；
在所述基底上形成栅极结构的步骤包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁。
18.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的栅极结构；
位于所述栅极结构两侧的基底中的轻掺杂区；
位于所述栅极结构两侧的基底中的源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂的掺杂离子浓度；
位于部分所述轻掺杂区中的反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与所述轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同。
19.如权利要求18所述的半导体结构，其特征在于，所述反型掺杂区的底部与所述轻掺杂的底部齐平；或者，所述反型掺杂区的底部低于所述轻掺杂区的底部。
20.如权利要求18所述的半导体结构，其特征在于，所述基底包括衬底以及位于所述衬底上的多个分立的鳍部；
所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部；
所述轻掺杂区位于所述栅极结构两侧的鳍部中；
所述源漏重掺杂区位于所述栅极结构两侧的鳍部中；
所述反型掺杂区位于所述轻掺杂区的部分鳍部中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710160284.4A CN108630542B (zh) | 2017-03-17 | 2017-03-17 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710160284.4A CN108630542B (zh) | 2017-03-17 | 2017-03-17 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108630542A true CN108630542A (zh) | 2018-10-09 |
| CN108630542B CN108630542B (zh) | 2021-12-10 |
Family
ID=63686366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710160284.4A Active CN108630542B (zh) | 2017-03-17 | 2017-03-17 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108630542B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613672A (zh) * | 2019-02-22 | 2020-09-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111725067A (zh) * | 2019-03-21 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113327855A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144068A (en) * | 1996-08-09 | 2000-11-07 | Micron Technology, Inc. | Transistor device structures, and methods for forming such structures |
| US6190981B1 (en) * | 1999-02-03 | 2001-02-20 | United Microelectronics Corp. | Method for fabricating metal oxide semiconductor |
| US20010016392A1 (en) * | 2000-02-17 | 2001-08-23 | U.S. Philips Corporation | Method of manufacturing a semiconductor device |
| US6391728B1 (en) * | 2001-03-12 | 2002-05-21 | Advanced Micro Devices, Inc. | Method of forming a highly localized halo profile to prevent punch-through |
| CN108573869A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
-
2017
- 2017-03-17 CN CN201710160284.4A patent/CN108630542B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144068A (en) * | 1996-08-09 | 2000-11-07 | Micron Technology, Inc. | Transistor device structures, and methods for forming such structures |
| US6190981B1 (en) * | 1999-02-03 | 2001-02-20 | United Microelectronics Corp. | Method for fabricating metal oxide semiconductor |
| US20010016392A1 (en) * | 2000-02-17 | 2001-08-23 | U.S. Philips Corporation | Method of manufacturing a semiconductor device |
| US6391728B1 (en) * | 2001-03-12 | 2002-05-21 | Advanced Micro Devices, Inc. | Method of forming a highly localized halo profile to prevent punch-through |
| CN108573869A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613672A (zh) * | 2019-02-22 | 2020-09-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111613672B (zh) * | 2019-02-22 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111725067A (zh) * | 2019-03-21 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113327855A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
| CN113327855B (zh) * | 2020-02-28 | 2022-07-26 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108630542B (zh) | 2021-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108573869A (zh) | 鳍式场效应管及其形成方法 | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
| WO2015049815A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2014146417A1 (zh) | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US10304930B2 (en) | Semiconductor device implanted with arsenic and nitrogen | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| CN107564816A (zh) | Ldmos晶体管及其形成方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN102891180B (zh) | 一种包含mosfet器件的半导体器件和制作方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN109148578A (zh) | 半导体结构及其形成方法 | |
| CN108630542A (zh) | 半导体结构及其形成方法 | |
| CN108074973A (zh) | 半导体结构及其形成方法 | |
| US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2009010379A (ja) | 半導体素子及びその製造方法 | |
| CN113809145A (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN107887437A (zh) | Ldmos晶体管及其形成方法、半导体器件及其形成方法 | |
| CN106548983B (zh) | 半导体器件及其形成方法 | |
| CN109427681A (zh) | 半导体结构及其形成方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |