CN108617077A - 印制电路板及电子终端 - Google Patents

印制电路板及电子终端 Download PDF

Info

Publication number
CN108617077A
CN108617077A CN201810383807.6A CN201810383807A CN108617077A CN 108617077 A CN108617077 A CN 108617077A CN 201810383807 A CN201810383807 A CN 201810383807A CN 108617077 A CN108617077 A CN 108617077A
Authority
CN
China
Prior art keywords
layer
vacancy section
circuit board
printed circuit
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810383807.6A
Other languages
English (en)
Other versions
CN108617077B (zh
Inventor
徐波
殷向兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN201810383807.6A priority Critical patent/CN108617077B/zh
Publication of CN108617077A publication Critical patent/CN108617077A/zh
Application granted granted Critical
Publication of CN108617077B publication Critical patent/CN108617077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种印制电路板及电子终端,印制电路板包括第一布线层、第二布线层、第一高频高速材料层、第二高频高速材料层以及第一电路层;第一布线层与第二布线层依次层叠设置,第一布线层具有第一镂空区,第二布线层具有第二镂空区,第一镂空区与第二镂空区相对,第一高频高速材料层填充第一镂空区,第二高频高速材料层填充第二镂空区;第一电路层内包含高频高速信号线,高频高速信号线被第一高频高速材料层与第二高频高速材料层封装。电子终端包括的印制电路板。本发明实施例所提供的印制电路板及电子终端能够减少高频高速材料的使用量,节约成本。

Description

印制电路板及电子终端
技术领域
本发明涉及电子技术领域,尤其涉及一种印制电路板及电子终端。
背景技术
随着当前电子产品的高速发展,手机等电子终端产品也向着高速传输的方向发展,终端产品对应用于终端产品的器件也有了高频传输条件下低传输损耗的要求。而应用于高频低损印制板的材料也朝着低介电常数(LowDk)及低介电损耗(LowDf)的方向发展,并陆续出现了LCP(英文全称:Liquid Crystal Polymer,中文名称:液晶聚合物)基材的FCCL(英文全称:Flexible Copper Clad Laminate,中文名称:软性铜箔基材)以及改性PI(英文全称:Polyimide,中文名称:聚酰亚胺)、纯胶、覆盖膜、以及低介电损耗的CCL(英文全称:Copper Clad Laminate中文名称:铜箔基材)等适用于高频传输条件下地传输损耗的高频高速材料。
低介电常数及低介电损耗的FCCL、CCL、盖膜等高频高速材料作为印制电路板制作材料,通常代替主材进行叠层与布线。参见图1,相关技术中的印制电路板中顶层为第一保护层1,底层为第二保护层2,第一保护层与第二保护层2之间为多层布线层(图1中为三层,分别为第一布线层3、第二布线层4以及第三布线层5),其中带有高频高速信号线60的第一电路6位于第一布线层3内。有方案将第一布线层3、第二布线层4以及第三布线层5的材料全部由常规材料替换为高频高速材料,由于高频高速材料价格高昂,因此该方案的成本极高。
为了节约成本,如图2所示,相关技术中还有第二种方案在高频高速信号线1的相邻两层即第一布线层3与第二布线层4采用高频高速材料,而其它布线层例如第三布线层5采用常规材料。
然而,即使是采用第二种方案,由于需要至少叠层完整的两层高频高速材料,因此成本依然较高。
发明内容
本发明实施例提供一种印制电路板及电子终端,以解决设置高频高速材料成本过高的问题。
本发明实施例采用下述技术方案:
第一方面,本发明实施例的提供了一种印制电路板,包括第一布线层、第二布线层以及第一电路层;
所述第一布线层与所述第二布线层依次层叠设置,所述第一布线层具有第一镂空区,所述第二布线层具有第二镂空区,所述第一镂空区与所述第二镂空区相对,所述第一高频高速材料层填充所述第一镂空区,所述第二高频高速材料层填充所述第二镂空区;
所述第一电路层内包含高频高速信号线,所述高频高速信号线被所述第一高频高速材料层与所述第二高频高速材料层封装。
优选地,前述的印制电路板中,还包括第一覆盖层与第一屏蔽电路层;
所述第一布线层包括第一封装层以及第一粘结层,所述第一封装层具有第一封装镂空区,所述第一粘结层具有第一粘结镂空区,所述第一封装镂空区与所述第一粘结镂空区相对且共同组成所述第一镂空区,所述第一封装层与所述第二布线层贴合;
所述第一屏蔽电路层内包含第一屏蔽电路,所述第一屏蔽电路层设置在所述第一粘结层背离所述第一封装层的一侧,且所述第一屏蔽电路贴合所述第一高频高速材料层,所述第一覆盖层覆盖所述第一粘结层背离所述第一封装层的一侧并封装所述第一屏蔽电路层。
优选地,前述的印制电路板中,所述第一覆盖层为第一保护层。
优选地,前述的印制电路板中,第一封装层与所述第一粘结层的材质相同。
优选地,前述的印制电路板中,所述第一屏蔽电路覆盖所述第一高频高速材料层。
优选地,前述的印制电路板中,还包括第二覆盖层与第二屏蔽电路层;
所述第二布线层包括第二封装层以及第二粘结层,所述第二封装层具有第二封装镂空区,所述第二粘结层具有第二粘结镂空区,所述第二封装镂空区与所述第二粘结镂空区相对且共同组成所述第二镂空区,所述第二封装层与所述第一布线层贴合;
所述第二屏蔽电路层内包含第二屏蔽电路,所述第二屏蔽电路层设置在所述第二粘结层背离所述第二封装层的一侧,且所述第二屏蔽电路贴合所述第二高频高速材料层,所述第二覆盖层覆盖所述第二粘结层背离所述第二封装层的一侧并封装所述第二屏蔽电路层。
优选地,前述的印制电路板中,所述第二覆盖层包括第三布线层或第二保护层。
优选地,前述的印制电路板中,所述第二覆盖层包括第三布线层以及第二保护层,所述第三布线层覆盖所述第二粘结层背离所述第二封装层的一侧并封装所述第二屏蔽电路层,所述第二保护层覆盖所述第三布线层背离所述第二粘结层的一侧。
优选地,前述的印制电路板中,第二封装层与所述第二粘结层的材质相同。
优选地,前述的印制电路板中,所述第二屏蔽电路覆盖所述第二高频高速材料层。
优选地,前述的印制电路板中,所述第一电路层内还包含普通信号线,所述第一布线层与所述第二布线层共同封装所述普通信号线。
第二方面,本发明实施例的提供了一种电子终端,包括所述的印制电路板。
本发明实施例采用的上述至少一个技术方案能够达到以下有益效果:
本发明实施例公开的印制电路板及电子终端通过在第一布线层与第二布线层内开设第一镂空区以及第二镂空区,仅在第一镂空区与第二镂空区内填充高频高速材料并封装高频高速信号线,而在第一布线层与第二布线层的其它区域可以依旧采用常规材料,既满足了高频高速信号线的高频高速通信又减少了高频高速材料的使用量,节约了成本。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明背景技术提供的第一种印制电路板的层结构视图;
图2为本发明背景技术提供的第二种印制电路板的层结构视图;
图3为本发明实施例提供的印制电路板的层结构视图;
图4为本发明实施例提供的印制电路板的每步制造过程对应的结构视图。
附图标记说明:
1-第一保护层、2-第二保护层、3-第一布线层、3a-第一封装层、30a-第一封装镂空区、3b-第一粘结层、30b-第一粘结镂空区、30-第一镂空区、32-第一高频高速材料层、4-第二布线层、4a-第二封装层、40a-第二封装镂空区、4b-第二粘结层、40b-第二粘结镂空区、40-第二镂空区、42-第二高频高速材料层、5-第三布线层、6-第一电路层、60-高频高速信号线、62-普通信号线、7-第一屏蔽电路层、70-第一屏蔽电路、8-第二屏蔽电路层、80-第二屏蔽电路、9-载膜。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合附图,详细说明本发明各实施例提供的技术方案。
本发明实施例公开了一种电子终端,该电子终端可以是智能手机、平板电脑、笔记本电脑、智能手环等具有高频高速通信需求的电子终端。如图3所示,为了实现高频高速通信,该电子终端的内部设置的印制电路板包括第一布线层3、第二布线层4、第一高频高速材料层32、第二高频高速材料层42以及第一电路层6。
第一电路层6内部包含有高频高速信号线60,相对于整个印制电路板的面积,第一电路层6内部的高频高速信号线60所占有的面积通常只会占用整个印刷电路板中的很少面积,其它区域可能没有信号线,也可能设置有普通信号线62,而普通信号线62并不需要高频高速通信,因此只需要保证这部分高频高速信号线60处于高频高速材料的封装范围内便可实现高频高速通信的目的。
因此,本实施例中的第一布线层3与第二布线层4依次层叠设置,并且,第一布线层3与第二布线层4均采用常规介质材料,而非高频高速材料。在第一布线层3上具有第一镂空区30,第二布线层4上则具有第二镂空区40,第一镂空区30与第二镂空区40相对。
以第一电路层6同时包含高频高速信号线60以及普通信号线62为例,在形成印制电路板时,第一电路层6被第一布线层3以及第二布线层4封装,其中,高频高速信号线60在布线时被布设在第一镂空区30与第二镂空区40内,之后在第一镂空区30内部填充第一高频高速材料层32,同时在第二镂空区40内填充第二高频高速材料层42,因此在封装完成后,高频高速信号线60被第一高频高速材料层32与第二高频高速材料层42封装。而第一电路层6内部的普通信号线62则被常规介质材料的第一布线层3与第二布线层4封装。
这样所形成的印制电路板结构仅在第一镂空区30与第二镂空区40内使用高频高速材料,而在其它部位依然采用常规介质材料,因此能够大幅减少高频高速材料的使用量,节约制造成本。
本实施例由于需要在镂空区内填充高频高速材料,因此为了使高频高速材料与常规介质材料融合固定,需要填充高频高速材料之后进行压合。然而,经过压合之后的材料会失去粘结性能,很难再与其它材料层粘结。如果印制电路板仅包含第一布线层3与第二布线层4两层结构,则无需考虑这一问题,然而随着技术的发展,印制电路板的层结构数量越来越多。例如,为了保证高频高速信号线60使用时不受到干扰,通常需要在高频高速信号线60的上下两侧设置屏蔽电路。因此就需要考虑此时的第一布线层3与第二布线层4如何与其它材料层粘结。
为了解决上述问题,在本实施例中,第一布线层3包括第一封装层3a以及第一粘结层3b,第一封装层3a具有第一封装镂空区30a,第一粘结层3b具有第一粘结镂空区30b,第一封装镂空区30a与第一粘结镂空区30b相对且共同组成第一镂空区30。与此同时,第二布线层4包括第二封装层4a以及第二粘结层4b,第二封装层4a具有第二封装镂空区40a,第二粘结层4b具有第二粘结镂空区40b,第二封装镂空区40a与第二粘结镂空区40b相对且共同组成第二镂空区40。
此时,第一封装层3a与第二封装层3b贴合并用于封装第一电路层6的普通信号线62,高频高速信号线60被布设在第一封装镂空区30a与第二封装镂空区40a内,并首先在第一封装镂空区30a与第二封装镂空区40a内填充高频高速材料并封装高频高速信号线60。在第一封装层3a与第二封装层3b完成封装后,将第一粘结层3b设置在第一封装层3a背离第二封装层4a的一侧,同时将第二粘结层4b设置在第二封装层4a背离第一封装层3a的一侧,也就是说第一粘结层3b与第二粘结层4b分别位于最外层,并用于与其它材料层粘结。
此时在第一粘结镂空区30b与第二粘结镂空区40b内也填充高频高速材料,第一封装镂空区30a、第一粘结镂空区30b、第二封装镂空区40a与第二粘结镂空区40b内部的高频高速材料形成统一的结构。通常情况下,第一封装层3a与第一粘结层3b采用同种常规介质材料,但在某些情况下也不排除采用不同的常规介质材料。同样的,第二封装层4a与第二粘结层4b之间的材质也可以相同或不同,在此不再赘述。
印刷电路板内还包括第一屏蔽电路层7以及第二屏蔽电路层8,第一屏蔽电路层7内包含第一屏蔽电路70,第一屏蔽电路层7设置在第一粘结层3b背离第一封装层3a的一侧,并且为了起到屏蔽效果,第一屏蔽电路70需要贴合第一高频高速材料层32。第一屏蔽电路70的面积与高频高速材料的面积越接近,覆盖的面积越大,则屏蔽的效果越好,因此,最好将第一屏蔽电路70覆盖第一高频高速材料层32,以获得最佳的屏蔽效果。第一屏蔽电路层7需要封装,具体地,采用第一覆盖层覆盖第一粘结层3b背离第一封装层3a的一侧并将第一屏蔽电路层7整体封装。
与第一屏蔽电路层7类似,第二屏蔽电路层8内包含第二屏蔽电路80,第二屏蔽电路层8设置在第二粘结层4b背离第二封装层4a的一侧,且第二屏蔽电路80贴合第二高频高速材料层42。与第一屏蔽电路70相同,第二屏蔽电路80也最好覆盖第二高频高速材料层42,以获得最佳的屏蔽效果。同样的,第二屏蔽电路层8也需要被封装,具体地,采用第二覆盖层覆盖第二粘结层4b背离第二封装层4a的一侧并将第二屏蔽电路层8整体封装。
根据印制电路板的结构设计差异,第一覆盖层与第二覆盖层可以为印制电路板中的不同功能层。例如,第一覆盖层可以位于印制电路板的最顶层,成为第一保护层1,第二覆盖层可以位于印制电路板的最底层,成为第二保护层2。在可能的实施例中,第一覆盖层与第二覆盖层还可以为多层结构。例如如图3所示,第二覆盖层包括第三布线层5以及第二保护层2,第三布线层5可以采用常规介质材料,并且第三布线层5覆盖第二粘结层4b背离第二封装层4a的一侧并封装第二屏蔽电路层8,第二保护层2覆盖第三布线层5背离第二粘结层4b的一侧。第一保护层1与第二保护层2均优选为阻焊保护层。
以图3所示的印制电路板为例,结合图4介绍该印制电路板的制造过程。根据前述介绍,图3所示的印制电路板包含第一保护层1、第二保护层2、第一布线层3、第二布线层4、第三布线层5、第一电路层6、第一屏蔽电路层7以及第二屏蔽电路层8。其制造过程如下:
S01、在第二封装层4a上开设第二封装镂空区40a,然后在第二封装镂空区40内部暂时固定一个载膜9填充第二封装镂空区40a。
S02、在第二封装层4a上压合铜箔层。
S03、刻蚀铜箔层形成第一电路层6。
S04、撕掉载膜9。
S05、在第二封装层4a上压合开设有第一封装镂空区30a的第一封装层3a。
S06、在第一封装镂空区30a与第二封装镂空区40a内部预固定由高频高速材料制造的胶膜或者丝印高频高速材料的胶液并固化。
S07、在第一封装层3a的上表面预固定开设有第一粘结镂空区30b的第一粘结层3b,并在第一粘结镂空区30b内预固定由高频高速材料制造的胶膜进行填充,同时在第二封装层4a的下表面预固定开设有第二粘结镂空区40b的第二粘结层4b,并在第二粘结镂空区40b内预固定由高频高速材料制造的胶膜进行填充。
S08、在第一粘结层3b的上表面与第二粘结层4b的下表面均压合铜箔层。
S09、刻蚀形成第一屏蔽电路层7以及第二屏蔽电路层8。
S10、在第一粘结层3b的上表面形成封装第一屏蔽电路层7的第一保护层1,在第二粘结层4b的下表面形成封装第二屏蔽电路层8的第三布线层5,并在第三布线层5的下表面形成第二保护层2。
本发明实施例所提供的印制电路板及电子终端能够减少高频高速材料的使用量,节约成本。
本发明上文实施例中重点描述的是各个实施例之间的不同,各个实施例之间不同的优化特征只要不矛盾,均可以组合形成更优的实施例,考虑到行文简洁,在此则不再赘述。
以上所述仅为本发明的实施例而已,并不用于限制本发明。对于本领域技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。

Claims (12)

1.一种印制电路板,其特征在于,包括第一布线层、第二布线层、第一高频高速材料层、第二高频高速材料层以及第一电路层;
所述第一布线层与所述第二布线层依次层叠设置,所述第一布线层具有第一镂空区,所述第二布线层具有第二镂空区,所述第一镂空区与所述第二镂空区相对,所述第一高频高速材料层填充所述第一镂空区,所述第二高频高速材料层填充所述第二镂空区;
所述第一电路层内包含高频高速信号线,所述高频高速信号线被所述第一高频高速材料层与所述第二高频高速材料层封装。
2.根据权利要求1所述的印制电路板,其特征在于,还包括第一覆盖层与第一屏蔽电路层;
所述第一布线层包括第一封装层以及第一粘结层,所述第一封装层具有第一封装镂空区,所述第一粘结层具有第一粘结镂空区,所述第一封装镂空区与所述第一粘结镂空区相对且共同组成所述第一镂空区,所述第一封装层与所述第二布线层贴合;
所述第一屏蔽电路层内包含第一屏蔽电路,所述第一屏蔽电路层设置在所述第一粘结层背离所述第一封装层的一侧,且所述第一屏蔽电路贴合所述第一高频高速材料层,所述第一覆盖层覆盖所述第一粘结层背离所述第一封装层的一侧并封装所述第一屏蔽电路层。
3.根据权利要求2所述的印制电路板,其特征在于,所述第一覆盖层为第一保护层。
4.根据权利要求2或3所述的印制电路板,其特征在于,第一封装层与所述第一粘结层的材质相同。
5.根据权利要求2或3所述的印制电路板,其特征在于,所述第一屏蔽电路覆盖所述第一高频高速材料层。
6.根据权利要求1所述的印制电路板,其特征在于,还包括第二覆盖层与第二屏蔽电路层;
所述第二布线层包括第二封装层以及第二粘结层,所述第二封装层具有第二封装镂空区,所述第二粘结层具有第二粘结镂空区,所述第二封装镂空区与所述第二粘结镂空区相对且共同组成所述第二镂空区,所述第二封装层与所述第一布线层贴合;
所述第二屏蔽电路层内包含第二屏蔽电路,所述第二屏蔽电路层设置在所述第二粘结层背离所述第二封装层的一侧,且所述第二屏蔽电路贴合所述第二高频高速材料层,所述第二覆盖层覆盖所述第二粘结层背离所述第二封装层的一侧并封装所述第二屏蔽电路层。
7.根据权利要求6所述的印制电路板,其特征在于,所述第二覆盖层包括第三布线层或第二保护层。
8.根据权利要求6所述的印制电路板,其特征在于,所述第二覆盖层包括第三布线层以及第二保护层,所述第三布线层覆盖所述第二粘结层背离所述第二封装层的一侧并封装所述第二屏蔽电路层,所述第二保护层覆盖所述第三布线层背离所述第二粘结层的一侧。
9.根据权利要求6至8任一项所述的印制电路板,其特征在于,第二封装层与所述第二粘结层的材质相同。
10.根据权利要求6至8任一项所述的印制电路板,其特征在于,所述第二屏蔽电路覆盖所述第二高频高速材料层。
11.根据权利要求1至3以及6至8中任一项所述的印制电路板,其特征在于,所述第一电路层内还包含普通信号线,所述第一布线层与所述第二布线层共同封装所述普通信号线。
12.一种电子终端,其特征在于,包括权利要求1至11任一项所述的印制电路板。
CN201810383807.6A 2018-04-26 2018-04-26 印制电路板及电子终端 Active CN108617077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810383807.6A CN108617077B (zh) 2018-04-26 2018-04-26 印制电路板及电子终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810383807.6A CN108617077B (zh) 2018-04-26 2018-04-26 印制电路板及电子终端

Publications (2)

Publication Number Publication Date
CN108617077A true CN108617077A (zh) 2018-10-02
CN108617077B CN108617077B (zh) 2020-04-28

Family

ID=63661201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810383807.6A Active CN108617077B (zh) 2018-04-26 2018-04-26 印制电路板及电子终端

Country Status (1)

Country Link
CN (1) CN108617077B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536951A (zh) * 2003-04-04 2004-10-13 ��ʽ�����װ 多层印制电路板及制造方法
US20070137890A1 (en) * 2002-07-16 2007-06-21 Matsushita Electric Industrial Co., Ltd. Printed wiring board
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070137890A1 (en) * 2002-07-16 2007-06-21 Matsushita Electric Industrial Co., Ltd. Printed wiring board
CN1536951A (zh) * 2003-04-04 2004-10-13 ��ʽ�����װ 多层印制电路板及制造方法
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法

Also Published As

Publication number Publication date
CN108617077B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
JP2816028B2 (ja) 半導体装置の製造方法
US20010040793A1 (en) Electronic device and method of producing the same
JP2001077301A (ja) 半導体パッケージ及びその製造方法
CN103811472A (zh) 半导体封装件和制造半导体封装件的方法
CN110324965A (zh) 包括相对电路板的系统级封装
CN102867786A (zh) 芯片层叠的半导体封装件
JP2001177003A (ja) クロス基板、半導体素子の実装方法、及び半導体装置
CN100492638C (zh) 半导体器件的堆叠封装
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN107170769A (zh) 一种影像传感芯片的封装结构及其封装方法
KR101963883B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107197595B (zh) 一种印制电路板及其焊接设计
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
US20160066428A1 (en) Component-embedded substrate and communication module
CN108617077A (zh) 印制电路板及电子终端
CN104981102B (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
US8373285B2 (en) Chip module
JP4658529B2 (ja) 集積回路モジュールの構造
CN101015236A (zh) 配线板
US20230232543A1 (en) Die package structure and method for fabricating the same
CN107946267A (zh) 一种芯片结构及制作方法
CN207381401U (zh) 一种影像传感芯片的封装结构
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant