CN107946267A - 一种芯片结构及制作方法 - Google Patents

一种芯片结构及制作方法 Download PDF

Info

Publication number
CN107946267A
CN107946267A CN201711184204.5A CN201711184204A CN107946267A CN 107946267 A CN107946267 A CN 107946267A CN 201711184204 A CN201711184204 A CN 201711184204A CN 107946267 A CN107946267 A CN 107946267A
Authority
CN
China
Prior art keywords
face
secondary signal
chip substrate
signal pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711184204.5A
Other languages
English (en)
Other versions
CN107946267B (zh
Inventor
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711184204.5A priority Critical patent/CN107946267B/zh
Publication of CN107946267A publication Critical patent/CN107946267A/zh
Application granted granted Critical
Publication of CN107946267B publication Critical patent/CN107946267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种芯片结构及制作方法，其中，芯片结构包括：芯片基板；在芯片基板的第一面上设置有第一信号衬垫及第二信号衬垫，在芯片基板的第二面上，对应于第二信号衬垫的位置刻蚀有第一孔，第一孔贯穿芯片基板，在第一孔中填充有金属导电材料；介质材料，与芯片基板间隔预设距离设置；封装材料，部分包裹芯片基板及介质材料，介质材料与第一信号衬垫及第二信号衬垫的同侧露出封装材料，并在封装材料及第二信号衬垫上布设有第一信号线；封装材料与第一信号衬垫及第二信号衬垫的不同侧布设有第二信号线。通过实施本发明，基于硅通孔的双面布线不但降低了封装的布线难度，同时将高频与低频信号彼此分离，降低了信号之间的彼此串扰。

Description

一种芯片结构及制作方法
技术领域
本发明涉及半导体封装领域，具体涉及一种芯片结构及制作方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型晶圆级封装技术(Fanout Panel Level Package,F0PLP)的出现，作为扇出型晶圆级封装技术(Fanout Wafer Level Package,F0WLP)的升级技术，拥有更广阔的发展前景。
在高频电子设备中，电路上一段特殊形状的铜皮也可以构成一个电感、电容、或电阻等，通常把这种电感器称为无源器件。在智能系列产品的接受度和使用度大幅提高的现代社会，高频无源器件的产能也随之高涨。随着电子产品小型化的发展，电感、电容、天线等无源器件的体积已减小到物理极限。未来无源器件的发展方向是集成化，为客户提供便于使用的完整系统。小型化将会是大部分电子设备的方向，我们已经看到了触屏手机、液晶电视、平板电脑的轻薄化趋势，因此，无源器件作为电路系统中不可缺少的组件，轻薄小型、高效集成是必然走向。
现有扇出技术-EWLB封装方案，封装多在单面进行封装布线，信号线路都只在封装的单面。低频信号及高频信号都通过一个平面布线，往往信号之前的相互串扰比较严重，信号的完整性比较难以保证。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的封装结构容易产生信号串扰的缺陷，从而提供一种芯片结构及制作方法。
为了实现上述目的，本发明实施例提供一种芯片结构，包括：芯片基板；在所述芯片基板的第一面上设置有第一信号衬垫及第二信号衬垫，在所述芯片基板的第二面上，对应于所述第二信号衬垫的位置刻蚀有第一孔，所述第一孔贯穿所述芯片基板，在所述第一孔中填充有金属导电材料；介质材料，与所述芯片基板间隔预设距离设置；封装材料，部分包裹所述芯片基板及介质材料，所述介质材料与所述第一信号衬垫及第二信号衬垫的同侧露出所述封装材料，并在所述封装材料及第二信号衬垫上布设有第一信号线；所述封装材料与所述第一信号衬垫及第二信号衬垫的不同侧布设有第二信号线。
在一实施例中，上述的芯片结构还包括：第一介质层，包覆所述第一信号线、封装材料的第一面、介质材料的第一面、芯片基板的第一面、第一信号衬垫及第二信号衬垫；第二介质层，包覆所述第二信号线、芯片基板的第二面、封装材料的第二面，且所述第二介质层中开设有多个开口。
在一实施例中，上述的芯片结构还包括：凸点或焊球，设置于所述第二介质层的开口处。
本发明还提供一种芯片结构的制作方法，包括如下步骤：
在芯片基板的第一面上设置第一信号衬垫及第二信号衬垫，在所述芯片基板的第二面上，对应于所述第二信号衬垫的位置刻蚀第一孔，所述第一孔贯穿所述芯片基板，在所述第一孔中填充金属导电材料；将所述芯片基板及一介质材料设置于第一载板上；用封装材料整体包裹所述芯片基板及介质材料；去除所述第一载板，在所述封装材料的第一面露出所述第一信号衬垫、第二信号衬垫及所述介质材料的第一面；在所述介质材料的第一面及第二信号衬垫布置第一信号线；研磨所述封装材料的第二面，露出所述第一孔、所述芯片基板的第二面；在所述第一孔、所述芯片基板的第二面及所述封装材料的第二面上布置第二信号线。
优选地，在所述去除所述第一载板，在所述封装材料的第一面露出所述第一信号衬垫、第二信号衬垫及所述介质材料的第一面的步骤之后，与所述在所述介质材料及第二信号衬垫的第一面布置第一信号线的步骤之前，该制作方法还包括：在所述封装材料的第二面上键合第二载板。
优选地，所述在所述介质材料及第二信号衬垫的第一面布置信号线的步骤之后，与所述研磨所述封装材料的第二面，露出所述第一孔、所述芯片基板的第二面的步骤之前，该制作方法还包括：使用第一介质层的一面包覆所述第一信号线、封装材料的第一面、介质材料的第一面、芯片基板的第一面、第一信号衬垫及第二信号衬垫；去除所述第二载板，露出所述封装材料的第二面；在所述第一介质层的另一面上设置第三载板。
优选地，再所述在所述第一孔、所述芯片基板的第二面上布置第二信号线的步骤之后，该制作方法还包括：使用第二介质层包覆所述第二信号线、芯片基板的第二面、封装材料的第二面，并在所述第二介质层上设置多个开口；在所述开口处设置凸点或焊球；去除所述第三载板。
优选地，在所述在所述金属开口处设置凸点或焊球步骤之后与去除所述第三载板的步骤之前，还包括：进行切割，分割成多个独立的芯片结构。
本发明技术方案，具有如下优点：
1.本发明提供的芯片结构及制作方法，基于硅通孔的双面布线，不但降低了整体封装的布线难度，同时将高频与低频信号彼此分离，降低了信号之间的彼此串扰。
2.本发明提供的芯片结构及制作方法，利用事先放置的其他介质材料作为基底材料，将关键信号布置在其上面，用以提升芯片结构的性能。
3.本发明提供的芯片结构及制作方法，采用晶圆级的封装形式，其生产效率更高，成本优势更大。
4.本发明创新的应用其他介质材料作为布线层的基底材料。解决塑封材料作为介质材料的弊病。提高了整个封装的电器性能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中芯片结构的示意图；
图2为本发明实施例2中芯片结构的制作方法的一个具体示例的流程图；
图3为本发明实施例2中芯片结构的制作方法的步骤S1的示意图；
图4为本发明实施例2中芯片结构的制作方法的步骤S2的示意图；
图5为本发明实施例2中芯片结构的制作方法的中第一载板的示意图；
图6为为图5的放大示意图；
图7为本发明实施例2中芯片结构的制作方法的步骤S3的示意图；
图8为本发明实施例2中芯片结构的制作方法的步骤S4的示意图；
图9为本发明实施例2中芯片结构的制作方法的步骤S5的示意图；
图10为本发明实施例2中芯片结构的制作方法的步骤S6的示意图；
图11为本发明实施例2中芯片结构的制作方法的第一信号线的示意图；
图12为本发明实施例2中芯片结构的制作方法的步骤S7的示意图；
图13为本发明实施例2中芯片结构的制作方法的步骤S8的示意图；
图14为本发明实施例2中芯片结构的制作方法的步骤S9的示意图；
图15为本发明实施例2中芯片结构的制作方法的步骤S10的示意图；
图16为本发明实施例2中芯片结构的制作方法的步骤S11的示意图；
图17为本发明实施例2中芯片结构的制作方法的步骤S12的示意图；
图18为本发明实施例2中芯片结构的制作方法的步骤S13的示意图；
附图标记：
1-芯片基板； 2-第一信号衬垫；
3-第二信号衬垫； 4-第一孔；
5-金属导电材料； 6-介质材料；
7-封装材料； 8-第一信号线；
9-第二信号线； 10-第一介质层；
11-第二介质层； 12-开口；
13-凸点或焊球； 21-第一载板；
22-第二载板； 23-第三载板。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种芯片结构，如图1所示，包括：
芯片基板1,在芯片基板1的第一面上设置有第一信号衬垫2及第二信号衬垫3，在芯片基板1的第二面上，对应于第二信号衬垫3的位置刻蚀有第一孔4，第一孔贯穿芯片基板1，在第一孔4中填充有金属导电材料5；介质材料6，与芯片基板1间隔预设距离设置；封装材料7，部分包裹芯片基板1及介质材料6，介质材料6与第一信号衬垫1及第二信号衬垫2的同侧露出封装材料7，并在封装材料7及第二信号衬垫3上布设有第一信号线8；封装材料7与第一信号衬垫2及第二信号衬垫3的不同侧布设有第二信号线9。
本发明实施例的芯片结构，基于硅通孔进行双面布线，不但降低了整体封装的布线难度，同时将高频与低频信号彼此分离，降低了信号之间的彼此串扰。
可选地，在本发明的一些实施例中，该芯片结构还包括：第一介质层10，包覆第一信号线8、封装材料7的第一面、介质材料6的第一面、芯片基板1的第一面、第一信号衬垫2及第二信号衬垫3；第二介质层11，包覆第二信号线9、芯片基板1的第二面、封装材料7的第二面，且第二介质层11中开设有多个开口12。
第一介质层10和第二介质层11用以保护芯片、介质材料6及RDL层线路第一信号线8和第二信号线9，多个开口12是根据实际的需求通过曝光显影等工艺开出相应的金属开口。
可选地，在本发明的一些实施例中，该芯片结构还包括：凸点或焊球13，设置于第二介质层11的开口处12。
实施例2
本发明实施例提供一种芯片结构的制作方法，如图2所示，包括如下步骤：
步骤S1：如图3所示，在芯片基板1的第一面上设置第一信号衬垫2及第二信号衬垫3，在芯片基板1的第二面上，对应于第二信号衬垫3的位置刻蚀第一孔4，第一孔4贯穿1芯片基板1，在第一孔4中填充金属导电材料5。本发明实施例中，第一信号衬垫2为低频信号PAD,第二信号衬垫3为高频信号PAD，金属导电材料5为可以例如是铜等。
步骤S2：如图4所示，将芯片基板1及一介质材料6设置于第一载板21上。实际应用中，根据不同的电器性能应用，可放置不同的介质材料6，例如，制作高Q值的电感，可放置低导电率的材料。第一载板21是一块大的晶圆形状或方形的板子，其上面分布有很多上述的芯片贴装结构。如图5所示及图6所示，晶圆形状的载板上分布有很多的单元封装结构体，形成这个扇出拼版结构。
步骤S3：如图7所示，用封装材料7整体包裹芯片基板1及介质材料6。
步骤S4：如图8所示，去除第一载板21，在封装材料7的第一面露出第一信号衬垫2、第二信号衬垫3及介质材料6的第一面。
步骤S5：如图9所示，在封装材料7的第二面上键合第二载板22。利用第二载板22可以加强整个扇出拼版结构的刚度，防止分裂。
步骤S6：如图10所示，在介质材料6的第一面及第二信号衬垫3布置第一信号线8。实际应用中，将一些特殊要求的信号线布置在介质材料上和高频信号PAD上，用以提高某些电器性能，如在介质材料6的第一面布置如图11所示的天线结构。
步骤S7：如图12所示，使用第一介质层10的一面包覆第一信号线8、封装材料7的第一面、介质材料6的第一面、芯片基板1的第一面、第一信号衬垫2及第二信号衬垫3。
步骤S8：如图13所示，去除第二载板22，露出封装材料7的第二面。
步骤S9：如图14所示，在第一介质层10的另一面上设置第三载板23。
本发明实施例将整个扇出拼版结构翻转180度，使芯片的PAD面向下，将扇出拼版结构放置在载板23上，做临时键合用。
步骤S10：如图15所示，研磨封装材料7的第二面，露出第一孔4、芯片基板1的第二面。本发明实施例中需要研磨芯片的厚度，用以降低芯片的厚度。介质材料7根据不同的材料属性，可进行研磨，也可以不研磨。
步骤S11：如图16所示，在第一孔4、芯片基板1的第二面及封装材料7的第二面上布置第二信号线9。本发明实施例的第二信号线9是普通信号，没有严苛的高速、阻抗匹配等要求。
步骤S12：如图17所示，使用第二介质层11包覆第二信号线8、芯片基板1的第二面、封装材料7的第二面，并在第二介质层11上设置多个开口12。
步骤S13：如图18所示，在开口处设置凸点或焊球13。本发明实施例中凸点或焊球除了起到引线的作用还可以起到支撑的作用。
步骤S14：进行切割，分割成多个独立的芯片结构。
步骤S15：去除第三载板23，如图1所示的芯片结构。本发明实施例将整体拼版结构进行切割，分割成独立的单个封装体,而后去除载板23，最终形成一个完整的封装。
本发明采用晶圆级的封装形式，其生产效率更高，成本优势更大，最后分割成多个独立的芯片结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种芯片结构，其特征在于，包括：
芯片基板；
在所述芯片基板的第一面上设置有第一信号衬垫及第二信号衬垫，在所述芯片基板的第二面上，对应于所述第二信号衬垫的位置刻蚀有第一孔，所述第一孔贯穿所述芯片基板，在所述第一孔中填充有金属导电材料；
介质材料，与所述芯片基板间隔预设距离设置；
封装材料，部分包裹所述芯片基板及介质材料，所述介质材料与所述第一信号衬垫及第二信号衬垫的同侧露出所述封装材料，并在所述封装材料及第二信号衬垫上布设有第一信号线；
所述封装材料与所述第一信号衬垫及第二信号衬垫的不同侧布设有第二信号线。
2.根据权利要求1所述的芯片结构，其特征在于，还包括：
第一介质层，包覆所述第一信号线、封装材料的第一面、介质材料的第一面、芯片基板的第一面、第一信号衬垫及第二信号衬垫；
第二介质层，包覆所述第二信号线、芯片基板的第二面、封装材料的第二面，且所述第二介质层中开设有多个开口。
3.根据权利要求2所述的芯片结构，其特征在于，还包括：
凸点或焊球，设置于所述第二介质层的开口处。
4.一种芯片结构的制作方法，其特征在于，包括如下步骤：
在芯片基板的第一面上设置第一信号衬垫及第二信号衬垫，在所述芯片基板的第二面上，对应于所述第二信号衬垫的位置刻蚀第一孔，所述第一孔贯穿所述芯片基板，在所述第一孔中填充金属导电材料；
将所述芯片基板及一介质材料设置于第一载板上；
用封装材料整体包裹所述芯片基板及介质材料；
去除所述第一载板，在所述封装材料的第一面露出所述第一信号衬垫、第二信号衬垫及所述介质材料的第一面；
在所述介质材料的第一面及第二信号衬垫布置第一信号线；
研磨所述封装材料的第二面，露出所述第一孔、所述芯片基板的第二面；
在所述第一孔、所述芯片基板的第二面及所述封装材料的第二面上布置第二信号线。
5.根据权利要求4所述的芯片结构的制作方法，其特征在于，在所述去除所述第一载板，在所述封装材料的第一面露出所述第一信号衬垫、第二信号衬垫及所述介质材料的第一面的步骤之后，与所述在所述介质材料及第二信号衬垫的第一面布置第一信号线的步骤之前，所述制作方法还包括：
在所述封装材料的第二面上键合第二载板。
6.根据权利要求5所述的芯片结构的制作方法，其特征在于，在所述在所述介质材料及第二信号衬垫的第一面布置信号线的步骤之后，与所述研磨所述封装材料的第二面，露出所述第一孔、所述芯片基板的第二面的步骤之前，所述制作方法还包括：
使用第一介质层的一面包覆所述第一信号线、封装材料的第一面、介质材料的第一面、芯片基板的第一面、第一信号衬垫及第二信号衬垫；
去除所述第二载板，露出所述封装材料的第二面；
在所述第一介质层的另一面上设置第三载板。
7.根据权利要求6所述的芯片结构的制作方法，其特征在于，在所述在所述第一孔、所述芯片基板的第二面上布置第二信号线的步骤之后，所述制作方法还包括：
使用第二介质层包覆所述第二信号线、芯片基板的第二面、封装材料的第二面，并在所述第二介质层上设置多个开口；
在所述开口处设置凸点或焊球；
去除所述第三载板。
8.根据权利要求7芯片结构的制作方法，其特征在于，在所述在所述金属开口处设置凸点或焊球步骤之后与去除所述第三载板的步骤之前，所述制作方法还包括：
进行切割，分割成多个独立的芯片结构。
CN201711184204.5A 2017-11-23 2017-11-23 一种芯片结构及制作方法 Active CN107946267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711184204.5A CN107946267B (zh) 2017-11-23 2017-11-23 一种芯片结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711184204.5A CN107946267B (zh) 2017-11-23 2017-11-23 一种芯片结构及制作方法

Publications (2)

Publication Number Publication Date
CN107946267A true CN107946267A (zh) 2018-04-20
CN107946267B CN107946267B (zh) 2020-03-06

Family

ID=61930117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711184204.5A Active CN107946267B (zh) 2017-11-23 2017-11-23 一种芯片结构及制作方法

Country Status (1)

Country Link
CN (1) CN107946267B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473405A (zh) * 2018-12-07 2019-03-15 华进半导体封装先导技术研发中心有限公司 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548210A (zh) * 2010-12-29 2012-07-04 财团法人工业技术研究院 内藏电容基板模块
CN102576702A (zh) * 2009-12-10 2012-07-11 国家半导体公司 具有嵌入式衬底及引线框的模块封装
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN104810332A (zh) * 2015-05-05 2015-07-29 三星半导体(中国)研究开发有限公司 一种扇出晶圆级封装件及其制造方法
CN106847776A (zh) * 2017-03-08 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种双面扇出系统级封装结构及封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576702A (zh) * 2009-12-10 2012-07-11 国家半导体公司 具有嵌入式衬底及引线框的模块封装
CN102548210A (zh) * 2010-12-29 2012-07-04 财团法人工业技术研究院 内藏电容基板模块
US20130292808A1 (en) * 2012-05-04 2013-11-07 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN104810332A (zh) * 2015-05-05 2015-07-29 三星半导体(中国)研究开发有限公司 一种扇出晶圆级封装件及其制造方法
CN106847776A (zh) * 2017-03-08 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种双面扇出系统级封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473405A (zh) * 2018-12-07 2019-03-15 华进半导体封装先导技术研发中心有限公司 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法

Also Published As

Publication number Publication date
CN107946267B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
CN103915421B (zh) 用于形成堆叠封装件的方法和装置
JP2017195403A (ja) 基板用の超微小ピッチおよび間隔相互配線
JP6097837B2 (ja) コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
JP5797417B2 (ja) 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN107910319B (zh) 半导体封装装置及其制造方法
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
CN103597594B (zh) 用于交替的封装功能的微电子衬底
CN109087908A (zh) 封装结构、电子设备及封装方法
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
CN108091643A (zh) 半导体封装及其制造方法
CN108074904B (zh) 电子封装件及其制法
CN107104094A (zh) 封装结构及其制法
CN108074905B (zh) 电子装置及其制法与基板结构
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
CN104716057B (zh) 具有嵌入部件的集成电路封装系统及其制造方法
US10580756B2 (en) Connection pads for low cross-talk vertical wirebonds
CN102376539B (zh) 用于制造电路的方法和电路
US20190287944A1 (en) Asics face to face self assembly
CN107946267A (zh) 一种芯片结构及制作方法
CN109473405A (zh) 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法
TWI278979B (en) Chip package substrate and manufacturing method thereof
US10109587B1 (en) Integrated circuit packaging system with substrate and method of manufacture thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant