CN108605103A - 有源像素图像传感器的控制方法 - Google Patents

有源像素图像传感器的控制方法 Download PDF

Info

Publication number
CN108605103A
CN108605103A CN201780007410.0A CN201780007410A CN108605103A CN 108605103 A CN108605103 A CN 108605103A CN 201780007410 A CN201780007410 A CN 201780007410A CN 108605103 A CN108605103 A CN 108605103A
Authority
CN
China
Prior art keywords
node
pixel
charge
integration time
memory node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780007410.0A
Other languages
English (en)
Other versions
CN108605103B (zh
Inventor
F·马耶尔
F·巴尔比耶
S·热塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
E2v Semiconductor Simplified Joint-Stock Co
Original Assignee
E2v Semiconductor Simplified Joint-Stock Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E2v Semiconductor Simplified Joint-Stock Co filed Critical E2v Semiconductor Simplified Joint-Stock Co
Publication of CN108605103A publication Critical patent/CN108605103A/zh
Application granted granted Critical
Publication of CN108605103B publication Critical patent/CN108605103B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在包括光电二极管Dp、记忆节点MN和读出节点SN的有源像素传感器中，设置记忆节点以便在积分时期的终点容纳由光电二极管产生的电荷，从而能够进行全局快门模式的积分以及相关双采样读出，在每个积分时期中，进行至少一次从光电二极管至记忆节点的电荷的转移(A)，随后在积分时期的起点之后，但在积分时期的终点的至记忆节点的电荷的最后一次转移(C)之前，在中间时刻t1对记忆节点中容纳的电荷的量进行限幅(B)。随后通过相关双采样CDS逐行读出像素。在积分时期期间的伴有在记忆节点的限幅的一次或多次中间转移能够使传感器的动态范围延伸至高亮度环境，同时在低亮度环境中保持良好的敏感度。

Description

有源像素图像传感器的控制方法
技术领域
本发明涉及基于使用MOS技术的有源像素而工作的电子图像传感器。更准确地说，本发明涉及用于控制构成有源像素的各个晶体管的方法。
背景技术
有源像素通常包括光电二极管以及多个MOS晶体管，所述光电二极管将接收的光子转化为电荷，所述MOS晶体管允许控制该电荷的读出以及其至电压的转换。在矩阵阵列式传感器中，对像素的行进行独立的编址，并且由像素输出的电压应用至共用于给定的列的像素的列导体。在列的底部的读出电路使得能够对于每个编址的像素的行采样列上存在的电压。采样储存在读出电路的电容器中。随后通过模数转化器(例如每个像素列一个转化器)将采样转化为数字形式。
使用光电二极管的有源像素通常包括至少四个晶体管：转移晶体管，其用于将电荷从光电二极管转移至被称为读出节点的部分，其为电容式电荷储存节点；读出晶体管，其以电压跟随器的配置而连接，并且其栅极连接至读出节点从而使其源极达到代表该节点的电压的电压；行选择晶体管，其受到行导体控制，以选择像素的完整一行，该选择晶体管使得像素的跟随晶体管的输出能够连接至对应的列导体，并因此连接至列底部的读出电路；以及重置晶体管，其使得读出节点的电势能够重置为参考值。
该有源像素结构能够使用被称为全局快门技术的技术来拍摄图像：在所有像素共用的积分时期内，所有像素积分由光产生的电荷。随后逐行相继读出像素。与被称为卷帘快门技术的积分技术相比，该拍摄技术是有利的，特别是因为其能够在拍摄移动物体的图像时避免失真效应。
在共用积分阶段中的像素控制顺序如下：
-在初始化控制脉冲期间，迫使电荷离开所有光电二极管。脉冲的终点设定光电二极管的积分时期的起点：它们可以再次累积在它们所暴露至的光的作用下产生的电荷。这可以通过在初始化脉冲期间同时接通读出节点的转移晶体管和重置晶体管而实现，电荷随后经由重置晶体管的漏极移除。然而，通常优选使用特定的第五晶体管来重置光电二极管，其源极连接至像素的光电二极管，电荷经由该晶体管的漏极移除。
-在控制脉冲施加至所有转移晶体管的栅极时，所有转移晶体管同时接通：从当前积分时间的起点开始由每个光电二极管累积的电荷转移至相关的读出节点。该转移控制脉冲的终点设定所有像素的积分时期的终点。
在每个积分时期后，可以开始读出像素的阶段。逐行相继读出像素。对于一行中的每个像素，在选择控制脉冲期间，像素的选择晶体管接通，并且在这期间：
-将施加至列导体的信号电平采样至像素的列的底部的读出电路中；随后
-在重置控制脉冲期间接通读出节点的初始化晶体管，并且施加至列导体的参考电平采样至读出电路中。
对于每个像素，读出电路给出对于像素的信号电平与参考电平之间的差值的测量值以作为输出。然而，该电平并不是在光电二极管中产生的电荷量的精确测量，这是因为没有消除被称为kTC噪声的随机噪声。事实上，该噪声由通过重置晶体管进行的读出节点的重置而产生，并且意味着施加至读出节点的电势并不绝对确定。为了能够消除该不确定性，从而能够精确地测量在所涉及的积分时期中像素的光电二极管中产生的电荷的量，首先需要能够初始化读出节点以对参考电势水平进行采样，并且仅在已建立(转移)信号电平以便对其进行采样之后进行初始化。这被称为相关双采样(CDS)读出。对于例如所描述的四晶体管或五晶体管结构，当同时在所有像素上进行共用的积分工序时，并未公知如何能够进行CDS读出。
因此，在现有技术中，已提出了在光电二极管与读出节点之间包括记忆节点的结构。记忆节点使得能够在像素的每行中为初始化每个像素的读出节点并且在该行的每个像素的读出电路中对对应的参考电平进行采样所用的时间中，在共用于所有像素的每个积分时期后储存通过光电二极管产生的电荷，然后将电荷从记忆节点转移至读出节点，并对读出电路路中的信号电平进行采样。对应的有源像素结构于是包括两个转移晶体管(或栅极)，第一个在光电二极管与记忆节点之间，而第二个在记忆节点与读出节点之间。在光电二极管与记忆节点之间的第一转移晶体管就是同时控制用于所有像素的每个积分时期的终点的晶体管，该终点与记忆节点中的转移控制脉冲的终点重合。在相继的像素行读出阶段中使用第二转移晶体管。
例如在公开FR2961631和JP20063115150中提出这些有源像素结构，从而能够在同一积分时期中同时通过所有像素拍摄图像，同时能够逐行进行像素的CDS读出，因此由于其低的读出噪声结构(CDS读出)，而提供在低阶的优化的动态范围。
然而，同样寻求对于高水平的环境光的像素的高阶动态范围的改进，而不增加像素的尺寸(其主要由光电二极管占据的面积而决定)。
提出的一种方案在于以不同的积分时期连续拍摄多个图像，并且对于每个像素，在所获得的信号中确定最适合的信号。然而，这增加的总体获取和处理时间。另一种方案在于确定像素饱和所需的时间，从而在饱和光照的情况下从像素消减在该光照水平上的信息。这假设存在结构更复杂的像素以及相关的处理。另一种方案在积分时期中使用光电二极管的初始化晶体管以允许通过将该晶体管的栅极偏置至低于该晶体管的阈值电压的设定电压(从而调整在栅极之下的半导体区域的电势壁垒)而从光电二极管移除过量电荷。像素的响应在某一光照阈值之外就变为对数的。然而，该方案对于技术离散非常敏感(晶体管的阈值电压，光电二极管的开路电势)。
发明内容
本发明提出另一种方法，其使得传感器的动态范围能够延伸，而不修改像素的结构或尺寸。更具体地，设想为在像素共用的积分时期中进行至少一次电荷从光电二极管经由第一转移晶体管至记忆节点的转移，并且相对于通过第二转移晶体管设定的阈值对记忆节点中包含的电荷的量进行限幅，从而能够改变对应于该电荷限幅阈值的光通量强度之外的响应曲线的斜率。
本发明涉及用于控制在图像传感器中的有源像素的方法，有源像素的结构包括：光感元件，读出节点以及在光感元件与读出节点之间的记忆节点，在光感元件与记忆节点之间的第一电荷转移晶体管和在记忆节点与读出节点之间的第二电荷转移晶体管，跟随晶体管(其栅极连接至读出节点)，以及读出节点的至少一个初始化晶体管。
在每个新的积分时期中，控制方法包括同时应用至所有像素的以下步骤：
-对于所有第一转移晶体管的栅极：
-在积分时期的起点与终点之间的中间时刻施加至少一个第一电压脉冲，控制电荷从光电二极管至记忆节点的中间转移；并且
-在积分时期的终点施加最终电压脉冲，控制电荷从光电二极管至记忆节点的最终转移；
-在每个第一电压脉冲之后并且在最终电压脉冲之前，对所有第二转移晶体管的栅极施加第二电压脉冲，第二电压脉冲联系于记忆节点的电势而设定在所述第二晶体管的栅极下方的电势壁垒高度，从而能够对在所述记忆节点中能够保持的最大电荷量之外的在所述记忆节点中的电荷进行限幅。
优选地，该方法包括在每个积分时期施加N个第一和第二脉冲，N为至少等于1的整数，并且在积分时期期间施加的N个第一电压脉冲将所述积分时期分为N+1个长度逐渐缩短的相继的积分时段，并且相关的N个第二电压脉冲在记忆节点中限定在积分时期中持续提高的N个限幅阈值。
N有利地选择为等于2。否则，N根据对环境光的测量而设定，优选设定为在1与2之间选择的值。
在一个变体形式中，每个第一脉冲的施加时间和/或与每个第二脉冲相关的限幅阈值根据对环境光的测量而确定。
在读出一行像素中的每一个的阶段中，所述方法有益地对每个像素应用相关双采样，其具有对参考电平的第一采样和随后的对信号电平的第二采样，所述第一采样对应于读出节点的初始化，所述第二采样对应于在积分时期的终点在记忆节点中容纳的并且已转移至所述读出节点以用于读出的电荷。
本发明还涉及包括至少一行有源像素的图像传感器，其像素结构在像素的光感元件与读出节点之间包括记忆节点，具有设置在光感元件与记忆节点之间的第一电荷转移晶体管以及设置在记忆节点与读出节点之间的第二电荷转移晶体管，以及用于对图像拍摄所需的信号进行定序的时序电路，所述图像拍摄包括共用于所有像素的积分时期以及相继读出每行像素的阶段，并且时序电路配置为实施这种控制方法。
附图说明
在下文参考所附附图而给出的说明中，提出本发明的其他特征和优点，在所述附图中：
-图1显示本发明可以应用于的有源像素的大致结构；
-图2为在本发明的每周期进行一次(1)转移/限幅操作的第一示例性的实施方案中，在图像拍摄周期中控制像素的控制信号的时序图；
-图3a至图3h示出了对于周期的积分时期的阶段1至阶段8中的每一个的，像素的结构中对应的电势的图像；以及
-图4示出了显示在读出节点处的电荷的量随光通量变化的像素的对应响应曲线；
-图5a至图5c示出了对于像素的CDS读出工序的阶段9至阶段11的每一个的，像素的结构中对应的电势的图像；
-图6和图7示出了对于每个图像拍摄周期进行两次转移/限幅操作的另一示例性的实施方案的信号时序图以及像素的对应响应曲线。
具体实施方式
本发明有关于通过有源像素图像传感器拍摄图像的方法，所述有源像素图像传感器的像素结构在光电二极管与读出节点之间包括记忆节点。还需要提出对于这种结构的详细说明，从而便于对本发明的方法的后续说明。
像素的结构
使用CMOS技术在掺杂(例如p掺杂)的有源半导体层中制造有源像素，另外有源像素包括(通常是被称为钉扎光电二极管的光电二极管)光电二极管、电容储存节点和晶体管。其实施方案采用本领域技术人员公知的各种CMOS技术。本文所讨论的情况是带有p掺杂有源半导体层的衬底，该衬底偏置至零参考电势，并且对其电路供有标记为Vdd的正供电电压。像素的各个晶体管为NMOS晶体管，具有在栅极下的p型沟道两侧进行n型扩散的源极和漏极区域。在使用具有n掺杂有源半导体层的衬底的情况下，本领域技术人员将能够进行必要的改变。
图1为在光感元件与读出节点之间包括记忆节点的有源像素的示例性结构的电路图：像素PIX包括光电二极管Dp、记忆节点MN(其为电容储存节点)、读出节点SN(其同样为电容储存节点)，以及在光电二极管Dp与记忆节点MN之间的第一转移晶体管TR1和在记忆节点MN与读出节点SN之间的第二转移晶体管TR2。
像素还以通常的方式包括重置晶体管RST和跟随晶体管SF；所述重置晶体管RST用于重置读出节点SN，其源极电连接至读出节点，而其漏极连接至正供电电压Vdd；所述跟随晶体管SF的栅极电连接至读出节点SN，其漏极偏置至供电电压Vdd。在示例中，像素包括选择晶体管SEL；选择晶体管SEL的栅极连接至行导体CL，所述行导体使得能够选择像素的行；选择晶体管SEL的漏极电连接至跟随晶体管的源极；并且选择晶体管SEL的源极连接至矩阵阵列(像素设置为矩阵的形式，其有秩j等于1至n的n行，以及秩k等于1至m的m列)的列导体CC，每个列导体CC在列的底部连接至列的所有像素共用的读出电路CR。
在示例中，还设置有第六晶体管AB，其能够通过经由其漏极移除电荷而初始化光电二极管。在没有设置晶体管AB时，通过在每个像素中同时启用(即接通)晶体管TR1、TR2和RST而初始化光电二极管。
在实践中，这些晶体管并不需要全部如图1所示按照通常的方式构造而具有源极区域、漏极区域、使源极与漏极分隔的沟道区域以及沟道上方的绝缘栅极，而无关于像素的其它元件。实际上，某些晶体管主要由绝缘栅极构成，控制电势可以施加至该绝缘栅极。因此举例而言，第一转移晶体管TR1可以由简单转移栅极TR1-g构成，所述简单转移栅极TR1-g绝缘于衬底，在p型沟道区域之上，所述p型沟道区域位于光电二极管Dp的n型区域(TR1的源极)与记忆节点MN的n型区域(TR1的漏极)之间。相似地：第二转移晶体管TR2可以由简单转移栅极TR2-g构成，所述简单转移栅极TR2-g绝缘于衬底，在p型沟道区域之上，所述p型沟道区域位于记忆节点MN的n型区域(TR2的源极)与读出节点SN的n型区域(TR2的漏极)之间。此外，初始化晶体管AB的源极可以为光电二极管的n型区域，其累积通过光产生的电荷；而RST晶体管的源极可以为读出节点的n型区域。在本说明书的剩余部分中，将使用术语“栅极”指代这些晶体管。
最后，这些晶体管中的至少一部分可以是多个像素共用的。具体而言，光电二极管的选择晶体管SEL、跟随晶体管SF和/或初始化晶体管AB可以为多个像素或全部像素共用的。此外，如上所述，可以省略初始化晶体管AB。最后，选择晶体管也可以不存在，而经由漏极偏置电压指令而通过重置晶体管提供选择功能，所述漏极偏置电压指令能够在读出阶段之外关断跟随晶体管。在这种情况下，跟随晶体管的源极直接地连接至列导体。本领域技术人员公知有源像素的所有这些结构变体。现在将结合图1的结构而说明本发明，其同样可以应用至这些各种变体。
像素的光电二极管Dp典型地为钉扎光电二极管，其钉扎至由技术定义的记为Vpin的电压，即其在n型扩散区域上包括表面p型扩散区域，所述表面p型扩散区域被引导至衬底的参考电势(零)。对于给定的技术，光电二极管的储存电容由其面积限定。
读出节点SN通常由浮置n掺杂半导体区域构成。该读出节点的电荷储存容量由其掺杂剂浓度及其几何形状而决定。
记忆节点必须以与读出节点的浮置扩散不同的方式制造，这是因为其必须能够设定其电势，以使得其能用作中间储存节点，以用于在积分时期的终点储存光电二极管的电荷持续足够时间，从而能够在读出阶段在每个像素中预先对读出节点的参考电势水平进行采样。然而，其储存容量必须等于读出节点的储存容量。本领域技术人员能够为此目的而采用各种读出节点技术。在一个示例中，通过上覆栅极的半导体区域制造读出节点，该栅极偏置为这样的电势，其使得记忆节点的半导体区域在栅极下设置为在确定的电势水平，所述确定的电势水平为在光电二极管的Vpin电平与Vdd之间的中间的值：由此能够在积分时期的终点将电荷从光电二极管转移至记忆节点；并随后在读出阶段中将记忆节点中容纳的电荷转移至读出节点。可以根据所涉及的阶段改变所施加的电势，但为了简化之后的说明，下文中将认为记忆节点MN的电势是确定的固定值VMN。在该示例中，记忆节点的电荷储存容量取决于栅极电容(因此取决于其几何形状)以及掺杂剂浓度等。
可以使用其它的记忆节点结构，例如专利公开WO2006130443、US598629或FR2961631中所描述的结构。
控制方法
如上所述的像素结构特别适于这样一种图像拍摄方法，其中图像拍摄周期包括所有像素共用的一个积分时期，随后逐行读出像素，即相关双采样读出(CDS读出)。特别的是，像素通常设置为像素的行和列的矩阵。
积分
根据本发明，提出在时长为Ti的共用积分时期中，在积分时期的起点与终点之间的中间时刻，进行至少一次从光电二极管向记忆节点的电荷转移，并在每次这些中间转移之后根据所确定的阈值而对记忆节点中容纳的电荷的量进行限幅。在第一次转移之后，光电二极管再次开始累积电荷。在积分时期的终点，这种新的电荷转移至记忆节点，并叠加至在积分时期中实施的一次或更多次转移和限幅操作之后在记忆节点中已经容纳的电荷。通过向第一转移栅极施加第一电压脉冲，来控制在中间时刻电荷向记忆节点的转移。在该第一脉冲后，通过向第二转移栅极施加第二电压脉冲而实现对记忆节点中容纳的电荷的限幅，并且该脉冲的电压在确定的电平，所述确定的电平通过根据记忆节点的电势而设定在第二转移晶体管的栅极之下的半导体区域的电势壁垒的高度，从而设定限幅阈值(即记忆节点中能够保持的最大电荷量)。
使用图2的时序图以及图3的附图，将详细说明这一点。这些附图显示了在本发明的一个示例性的实施方案中的积分时期的①至⑤的各个阶段中图1中的像素结构中的电势，其中，在积分时期中并且同时在所有像素中，实施N＝1次转移，随后实施一(1)次对于记忆节点中容纳的电荷的限幅操作。
在该图3中，通过长方形表示各个晶体管栅极，其背景颜色表示所应用的栅极电势的值：白色＝零；黑色＝Vdd；灰色＝零与Vdd之间的中间电势。
从初始状态(未示出)开始，其中转移晶体管处于关断状态下。在积分时期期间，通常将接通读出节点的初始化晶体管(栅极在Vdd下)，将读出节点SN连接至供电电压Vdd。
积分周期开始于阶段①：初始化所有光电二极管。在示例中，电压脉冲Pi施加至光电二极管的初始化栅极AB-g(图2和图3a)，其完全接通初始化晶体管AB，从而经由其漏极DAB而使光电二极管清空所有电荷。初始化脉冲Pi的终点再次关断这些晶体管AB，并且设定新的图像拍摄周期的像素共用积分时期的起点时刻t0(图3b)。
根据本发明，在通过光电二极管积分电荷的时期内，设计至少一次在中间时刻将电荷从光电二极管转移至记忆节点MN的阶段②的工序，随后在将电荷转移至记忆节点的最终阶段④之前对记忆节点MN中容纳的电荷限幅的阶段③。
该工序如下进行：
-中间转移阶段②(图3c和图3d)：在时刻t1，在积分时期的起点(时刻t0)之后，向所有像素的第一转移栅极TR1-g同时施加第一电压脉冲P1a，并且该电压脉冲使在栅极TR1-g下的半导体区域的电势壁垒降低至足以使电荷能够从光电二极管转移至记忆节点。实际上，电压脉冲P1a将在Vpin与Vdd之间，并将根据技术确定。从时刻t0开始在光电二极管中累积的以及光电二极管持续产生的全部电荷转移至记忆节点MN(图3c)。在该脉冲的终点(在时刻t2)，光电二极管再次与记忆节点隔离，并且再次开始累积(保持)光生电荷(图3d)。
-限幅阶段③(图3e和图3f)：在第一脉冲的终点之后，在时刻t3，第二电压脉冲P2a施加至所有像素的第二转移栅极TR2-g。该脉冲的电压为中间电压Va，其联系于记忆节点的电势VMN而设定在第二栅极下的电势壁垒的高度ha：该壁垒高度设定在记忆节点中能够保持的最大电荷量Q0(通过图3e中的斜线图案表示)：过量的电荷经由读出节点SN和重置晶体管而沿供电电源Vdd的方向移除，所述重置晶体管至少在积分时期的这个时间中接通。实际上，Va优选是在0与VMN之间的电压，其根据技术而得到限定，从而获得需要的阈值Q0(高于VMN将不会有显著的限幅效果)。
在第二脉冲P2a的终点，记忆节点再次与读出节点SN和光电二极管完全隔离(图3f)。
应注意到，读出节点以及读出节点的重置晶体管RST提供从记忆节点移除过量电荷的自然路径。然而，其它实施方案可以考虑带有专用晶体管的特定的移除结构，所述的专用晶体管将在主动限幅阶段③中接通。
在积分时期中的该转移和限幅阶段的工序之后，随后是最终转移阶段④，这标明了积分时期的终点(图3g和图3h)。在该阶段④中，在时刻tf对第一转移晶体管的栅极施加电压脉冲Pf，并且该最终脉冲的终点(降低边缘)(在时刻t0+Ti)标明了所有像素的积分时期的终点。该脉冲使得从第一转移脉冲的终点起由光电二极管累积的电荷能够转移至记忆节点MN：该电荷叠加至在转移和限幅阶段②和③(图3g)后在记忆节点中保持的电荷，从而构成代表由像素拍摄的信号水平的电荷量。正是该水平将随后在读出阶段中读出，所述读出阶段以通常的方式进行，优选地以相关双采样进行。
积分时期中在时刻t1的转移阶段②使得积分时期Ti分为两个相继的积分时段Tia和Tib；而在第一积分时段Tia的终点进行的随后的限幅阶段③于是能够增大像素的动态范围，即在高照度水平的情况下像素避免饱和的能力，而不改变其对低照度水平的敏感度。
这通过图4的对应的响应曲线而示出，其呈现了在一个积分时期的终点获得的电荷量(其因此为记忆节点中的最终电荷量)随光通量F的变化。
具体地，有两种可能性：
-光电二极管在第一积分时期中接收的光通量F相当低，导致光生电荷的量Qa(图2)小于或等于电荷量Q0；
-或者，光通量F较高，在阈值F0之上，所述阈值F0在时间Tia后产生电荷量Q0。
在第一种情况下，在阶段②中转移至记忆节点的电荷量Qa在限幅阶段③的终点保持在记忆节点中，这是因为其受到在第二栅极TR2-g下设置的电势壁垒的限制；该电荷量Qa与F和Tia成比例。电荷的累积在第一转移的终点重新开始，并且持续时间Tib，产生与F和Tib成比例的电荷Qb。在最终转移阶段④中，在第二积分时段Tib中在光电二极管中累积的电荷转移至记忆节点MN，并叠加至之前的电荷：在时间Tib的终点，记忆节点容纳电荷量Qa+Qb，其与光通量的强度F以及总积分时间Ti＝Tia+Tib成比例；正是该电荷量Qa+Qb将在随后的像素读出工序中被读出。
因此，当光通量低于阈值F0时，在像素中储存的电荷量(其形成像素的输出信号)与强度F以及总积分时间Ti＝Tia+Tib成比例。在图4中示出的总电荷Q＝Qa+Qb随F变化的响应曲线的第一线性部分(对于E<E0)具有由总时间Ti＝Tia+Tib决定的斜率。
在第二种情况下，在第一积分时段Tia中由光电二极管产生的光生电荷的量Qa高于阈值Q0：随后超出的电荷在限幅阶段③中清空；在该阶段的终点，在记忆节点中仅保留阈值Q0。在第二积分时期Tib中，光电二极管累积新的光生电荷的量Qb，其与光通量强度F以及时间Tib成比例。在第二积分时期Tib的终点，作为最终转移阶段④的结果，这导致记忆节点MN包括为Q0+Qb之和的电荷量。换句话说，最终电荷量与F0·Tia+F·Tib成比例，其也可以写为F0·(Tia+Tib)+(F-F0)·Tib，其中F为高于F0的所接收到的光通量，而F0为达到电荷阈值Q0的光通量。
因此在F0之上的响应曲线为直线，其斜率比F0之下的直线的斜率更缓和，表示为比率Tib/(Tia+Tib)。
总而言之，总电荷量随光照变化的曲线为带有两个相继斜率的折线，第一斜率较陡，使得传感器能够在低水平的光通量下保持良好的敏感度，而第二斜率较缓，能够使传感器的动态范围延伸至高水平的光通量：假如光电二极管在电荷量Qs下饱和，可以看出在光通量水平Fs1下达到该电荷量，其高于如果曲线仅包括第一斜坡时的光通量(在这种情况下，在图4中的参考光通量Fs0下达到饱和)。因此，在高水平的光照下(曲线的第二部分)的动态范围(即像素避免饱和的能力)从Fs0提高到Fs1，而没有降低在低光照水平下(曲线的第一部分)的敏感度。
由此对于具有确定的时长Ti的积分时期(该值Ti决定第一直线的斜率)，可以通过值Va和Tib调节在延伸的动态范围下的响应曲线：在阶段③中施加至第二转移栅极TR2-g的电势Va的选择对于Q0的选定值而确定了斜率改变的点；而第二积分时段Tib(优选地短于第一积分时段Tia)确定第二直线的斜率。通常可以选择第二积分时段Tib等于Tia的5至10％。
能够一般化至N次中间转移/限幅操作。例如，图7显示了，根据图6的时序图，如果在至Q0的第一转移/限幅操作之后并且在最终转移之前实施至Q'0的第二转移/限幅操作，将会出现的响应曲线的改变。即，在积分时期的总时长Ti中，在积分时期的终点之前，转移和限幅阶段②和③的工序重复N＝2次。然而，为了在记忆节点中保持比由第一次限幅限定的电荷Q0更高的电荷Q'0，与第一次相比，第二次将限幅较少：因此，施加至第二转移栅极TR2-g的第二脉冲P2b的电压水平Vb低于第一次施加的水平Va；该水平Vb在该第二栅极下限定的电势壁垒的高度高于第一工序的高度ha。由此通过电压Vb限定的电荷Q'0对应于第二光照阈值F'0。积分时期于是拆分为三个相继的积分时段Tia、Tib和Tic，其长度优选地逐渐缩短。此外，响应曲线包括并非一个、而是两个折点，对应于点(Q0、F0)和(Q'0、F'0)。
在光照水平F'0之上，并且在将使像素饱和的值Fs'1之下，在第二限幅操作后在记忆节点MN中存在的总电荷量与F0·(Tia+Tib+Tic)+(F'0-F0)·(Tib+Tic)+(F-F'0)·Tic成比例。第一斜率由总积分时长Ti限定；第二斜率由时长Tib+Tic限定；第三斜率由时长Tic限定。可以从图6的曲线中看出，饱和光照值F's1可以高于前一值Fs1，而在F0与F'0之间的部分中保持较高的敏感度，只要在点(F0、Q0)与饱和点(F's1、Qs)之间选择了单一直线。
理论上，能够将该控制方法一般化至最终转移之前的N次转移/限幅操作。然而实际上，选择N＝2次转移/限幅操作是有利的，在整个范围上具有最优化的敏感度。超过N＝2之外，对于可以设定的限幅阈值存在较大的技术限制。
可以设定为，根据环境光的测量来设定N的值，优选地在值1与2之间。例如，在平均的环境光的情况下，能够设定为选择N等于1，而如果可能测量到更极端水平的环境光，则能够设定为选择N等于2。
读出
一旦积分时期结束，可以开始读出像素的阶段。以现有技术的一般方式逐行相继进行读出。优选地，读出为相关双采样类型的读出。如图2和图5所示，读出以如下方式进行：
-通过各个选择控制脉冲SEL<j>，每次一行地选择秩为j(j＝1至n)的像素行，在示例中，所述选择控制脉冲施加至选择晶体管SEL的栅极SEL-g。该选择对于该行的每个像素的作用为将跟随晶体管SF的源极电连接至相关的列导体CC<k>，并由此电连接至列底部的读出电路CR(图1)。像素的CDS读出在该选择时间期间进行，同时使读出节点与供电电压Vdd隔离(所选行的像素的栅极RST-g的电势变为0)，并且像素的CDS读出包括以下一系列阶段⑤至⑦：
-阶段⑤：将读出节点SN的参考电势采样至像素的列的底部的读出电路中。在图2和图5a中，该采样通过指令SHR表示。
-阶段⑥：所选的行的像素的第二转移晶体管TRA2通过施加至其栅极TRA2-g的电平为Vdd的电压脉冲而完全接通，使记忆节点MN中保持的所有电荷能够转移至读出节点SN(SHS，图2、图5b和图5c)。
-阶段⑦：在该转移脉冲的终点，列导体CC<k>的电势设定为代表读出节点中的电荷的量的信号电平，并且将该信号电平采样至列底部的读出电路中。
对所选的行的所有像素同时应用该读出工序，随后相继对传感器的每行像素重复该读出工序，直到最后一行。
可以利用新的光电二极管重置阶段①而开始新的积分周期的新的积分时期以及后续的读出。实际上，一旦由阶段④定义的最后的最终转移已结束，就可以开始新的周期。
通过基于传感器的供应和时钟信号而对矩阵的像素(图1)定序的时序电路SQ，以通常的方式传送各个工序的各种控制信号。
如果进一步考虑这样一种记忆节点技术来实施本发明，则所描述的发明将特别有利于使传感器小型化；所述记忆节点技术提供的每单位面积的容量内在地高于钉扎光电二极管技术所允许的每单位面积容量。

Claims (7)

1.有源像素图像传感器中的图像拍摄的方法，所述方法在逐行读出像素的阶段之前应用所有像素共用的积分时期，每个像素在像素的光感元件(Dp)与读出节点(SN)之间包括记忆节点(MN)，具有设置在光感元件与记忆节点之间的第一电荷转移晶体管(TR1)以及设置在记忆节点与读出节点之间的第二电荷转移晶体管(TR2)，其特征在于，在每个新的积分时期中，所述方法包括同时应用至所有像素的以下控制步骤：
-对于所有第一转移晶体管的栅极：
-在积分时期的起点(t0)与终点之间的中间时刻(t1)施加至少一个第一电压脉冲(P1a)，控制电荷从光电二极管至记忆节点的转移；并且
-在积分时期的终点施加最终电压脉冲(Pf)，控制电荷从光电二极管至记忆节点的最终转移，脉冲的终点标明当前积分时期的终点；
-在每个第一电压脉冲(P1a)之后并且在最终电压脉冲(Pf)之前，对所有第二转移晶体管的栅极(TR2-g)施加第二电压脉冲(P2a)，第二电压脉冲(P2a)联系于记忆节点的电势(VMN)而设定在所述第二晶体管的栅极下方的电势壁垒高度(ha)，从而能够对在所述记忆节点中能够保持的最大电荷量(Q0)之外的所述记忆节点中的电荷进行限幅。
2.根据权利要求1所述的方法，其特征在于，其包括在每个积分时期施加N个第一脉冲和第二脉冲，N为至少等于1的整数，并且在积分时期期间施加的N个第一电压脉冲将所述积分时期分为N+1个长度逐渐缩短的相继的积分时段，并且相关的N个第二电压脉冲在记忆节点中限定在积分时期中持续升高的N个限幅阈值(Q0、Q'0)。
3.根据权利要求2所述的方法，其特征在于N＝2。
4.根据权利要求2所述的方法，其中，N根据对环境光的测量而设定，优选设定为在1与2之间选择的值。
5.根据权利要求1至4中的任一项所述的方法，其中，施加每个第一脉冲的时间和/或与每个第二脉冲相关的限幅阈值(Q0、Q'0)根据对环境光的测量而确定。
6.根据权利要求1至5中的任一项所述的方法，其中，读出一行像素中的每个像素的阶段对每个像素应用相关双采样，其具有对参考电平的第一采样(SHR)和随后的对信号电平的第二采样(SHS)，所述第一采样(SHR)对应于读出节点的初始化，所述第二采样(SHS)对应于在积分时期的终点在记忆节点中容纳的并且已转移至所述读出节点以用于读出的电荷。
7.一种有源像素图像传感器，其包括至少一行有源像素，其中，每个有源像素在像素的光感元件(Dp)与读出节点(SN)之间包括记忆节点(MN)，具有设置在光感元件与记忆节点之间的第一电荷转移晶体管(TR1)以及设置在记忆节点与读出节点之间的第二电荷转移晶体管(TR2)，以及用于对图像拍摄所需的信号进行定序的时序电路(SQ)，所述图像拍摄包括共用于所有像素的积分时期以及相继读出每行像素的阶段，所述有源像素图像传感器的特征在于，所述时序电路配置为实施根据权利要求1至6中的任一项所述的控制方法。
CN201780007410.0A 2016-01-19 2017-01-13 有源像素图像传感器的控制方法 Expired - Fee Related CN108605103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1650415 2016-01-19
FR1650415A FR3046897B1 (fr) 2016-01-19 2016-01-19 Procede de commande d'un capteur d'image a pixels actifs
PCT/EP2017/050633 WO2017125316A1 (fr) 2016-01-19 2017-01-13 Procede de commande d'un capteur d'image a pixels actifs

Publications (2)

Publication Number Publication Date
CN108605103A true CN108605103A (zh) 2018-09-28
CN108605103B CN108605103B (zh) 2021-05-04

Family

ID=56137419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780007410.0A Expired - Fee Related CN108605103B (zh) 2016-01-19 2017-01-13 有源像素图像传感器的控制方法

Country Status (7)

Country Link
US (1) US10798323B1 (zh)
EP (1) EP3406074B1 (zh)
JP (1) JP6966453B2 (zh)
CN (1) CN108605103B (zh)
FR (1) FR3046897B1 (zh)
TW (1) TW201739242A (zh)
WO (1) WO2017125316A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112565642A (zh) * 2020-11-27 2021-03-26 上海华力微电子有限公司 一种具有线性对数输出的cis传感器
WO2021184634A1 (zh) * 2020-03-14 2021-09-23 北京大学深圳研究生院 光电传感器、像素电路、图像传感器及光电感测方法
CN116002687A (zh) * 2023-01-10 2023-04-25 山东大学 一种深紫外光限幅材料的制备方法及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101796A1 (en) * 2007-10-23 2009-04-23 Micron Technology, Inc. Methods, systems and apparatuses using barrier self-calibration for high dynamic range imagers
CN102695000A (zh) * 2011-03-23 2012-09-26 E2V半导体公司 具有非常高的动态范围的图像传感器
CN102695010A (zh) * 2011-03-23 2012-09-26 E2V半导体公司 具有双累积时间和条件选择的图像传感器
CN102695001A (zh) * 2012-05-28 2012-09-26 昆山锐芯微电子有限公司 图像传感器
US20140015012A1 (en) * 2008-04-03 2014-01-16 Sony Corporation Solid state imaging device, driving method of the solid state imaging device and electronic equipment
CN104917942A (zh) * 2014-03-14 2015-09-16 佳能株式会社 图像捕获装置和图像捕获系统
CN105165005A (zh) * 2013-03-14 2015-12-16 株式会社尼康 摄像单元、摄像装置及摄像控制程序

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US598629A (en) 1898-02-08 Ball-bearing roller-cog wheel
CA2421703A1 (en) * 2002-03-12 2003-09-12 Unverferth Manufacturing Company, Inc. Boom and linkage mechanism for skid-steer loader
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
JP2006217421A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 固体撮像装置
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
US7361877B2 (en) 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
JP4862473B2 (ja) * 2005-10-28 2012-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
US20110019045A1 (en) * 2009-07-26 2011-01-27 Chi-Shao Lin Method and apparatus for simultaneous electronic shutter action frame storage and correlated double sampling in image sensor
JP5614993B2 (ja) * 2010-01-19 2014-10-29 キヤノン株式会社 撮像装置及び固体撮像素子の駆動方法
FR2961631B1 (fr) 2010-06-18 2012-07-27 E2V Semiconductors Capteur d'image a pixel a six transistors
US9276031B2 (en) * 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
FR3039928B1 (fr) * 2015-08-03 2019-06-07 Teledyne E2V Semiconductors Sas Procede de commande d'un capteur d'image a pixels actifs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101796A1 (en) * 2007-10-23 2009-04-23 Micron Technology, Inc. Methods, systems and apparatuses using barrier self-calibration for high dynamic range imagers
US20140015012A1 (en) * 2008-04-03 2014-01-16 Sony Corporation Solid state imaging device, driving method of the solid state imaging device and electronic equipment
CN102695000A (zh) * 2011-03-23 2012-09-26 E2V半导体公司 具有非常高的动态范围的图像传感器
CN102695010A (zh) * 2011-03-23 2012-09-26 E2V半导体公司 具有双累积时间和条件选择的图像传感器
CN102695001A (zh) * 2012-05-28 2012-09-26 昆山锐芯微电子有限公司 图像传感器
CN105165005A (zh) * 2013-03-14 2015-12-16 株式会社尼康 摄像单元、摄像装置及摄像控制程序
CN104917942A (zh) * 2014-03-14 2015-09-16 佳能株式会社 图像捕获装置和图像捕获系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021184634A1 (zh) * 2020-03-14 2021-09-23 北京大学深圳研究生院 光电传感器、像素电路、图像传感器及光电感测方法
CN112565642A (zh) * 2020-11-27 2021-03-26 上海华力微电子有限公司 一种具有线性对数输出的cis传感器
CN116002687A (zh) * 2023-01-10 2023-04-25 山东大学 一种深紫外光限幅材料的制备方法及应用
CN116002687B (zh) * 2023-01-10 2024-06-07 山东大学 一种深紫外光限幅材料的制备方法及应用

Also Published As

Publication number Publication date
JP2019502323A (ja) 2019-01-24
FR3046897A1 (fr) 2017-07-21
JP6966453B2 (ja) 2021-11-17
EP3406074A1 (fr) 2018-11-28
FR3046897B1 (fr) 2018-01-19
EP3406074B1 (fr) 2019-12-04
US10798323B1 (en) 2020-10-06
TW201739242A (zh) 2017-11-01
CN108605103B (zh) 2021-05-04
WO2017125316A1 (fr) 2017-07-27

Similar Documents

Publication Publication Date Title
CN112911173B (zh) 图像传感器
US10567691B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8279328B2 (en) CMOS image sensor with wide (intra-scene) dynamic range
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
JP5568880B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US6927884B2 (en) Solid-state image sensing device
CN102970493B (zh) 多重转换增益图像传感器的多电平复位电压
EP2140676B1 (en) Image sensor pixel with gain control
US20140014822A1 (en) Solid-state image pickup device and driving method thereof, and electronic apparatus
WO2011058684A1 (ja) 固体撮像装置
EP2375728B1 (en) Solid-state image pickup element and method for controlling same
US10659709B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR100753973B1 (ko) 파라메트릭 리셋을 이용하여 낮은 리셋 노이즈를 갖고 낮은 암전류를 생성하는 3ｔ 픽셀을 갖는 ｃｍｏｓ 이미지 센서
TW200838288A (en) Image sensors with output noise reduction mechanisms
US6967682B1 (en) Photoelectric converting device
CN108605103A (zh) 有源像素图像传感器的控制方法
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
JP4631661B2 (ja) 固体撮像素子
JP4345145B2 (ja) 固体撮像装置
CN110534534A (zh) 具有不规则设计结构双转换增益晶体管的图像传感器
JP2008092254A (ja) 固体撮像装置及びその駆動方法
Lee et al. Image Sensors & Technology
JP2009259921A (ja) 固体撮像素子の駆動方法、及び撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210504

Termination date: 20220113

CF01 Termination of patent right due to non-payment of annual fee