CN108595124A - 一种提升多颗闪存平行写入校能的管理方法 - Google Patents

一种提升多颗闪存平行写入校能的管理方法 Download PDF

Info

Publication number
CN108595124A
CN108595124A CN201810394413.0A CN201810394413A CN108595124A CN 108595124 A CN108595124 A CN 108595124A CN 201810394413 A CN201810394413 A CN 201810394413A CN 108595124 A CN108595124 A CN 108595124A
Authority
CN
China
Prior art keywords
flash
timer
memory
flash memories
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810394413.0A
Other languages
English (en)
Inventor
许豪江
李庭育
魏智汎
陈育鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810394413.0A priority Critical patent/CN108595124A/zh
Priority to PCT/CN2018/105884 priority patent/WO2019205452A1/zh
Publication of CN108595124A publication Critical patent/CN108595124A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种提升多颗闪存平行写入校能的管理方法，包括存储器控制芯片，所述存储器控制芯片内设有闪存指令控制装置、多个定时器、多个通道，所述存储器控制芯片连接外部多个闪存；多个定时器包括第一定时器、第二定时器、第N定时器，N为大于2的整数，多个通道包括第一通道、第二通道、第M通道，M为大于2的整数；多个闪存包括第一闪存、第二闪存、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。本发明避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。

Description

一种提升多颗闪存平行写入校能的管理方法
技术领域
本发明涉及闪存技术领域，具体为一种提升多颗闪存平行写入校能的管理方法。
背景技术
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA(个人数字助理)、数码相机中保存资料等。
闪存为非消失性的存储器装置，有存储三个比特的三级单元(TLC)，两个比特的多级单元（MLC）闪存以及一个单级单元（SLC）闪存，不管何种闪存，都需要透过存储器控制芯片控置闪存芯片，存储器控制芯片发出闪存指令(例如读取指令、写入/编程指令和擦除指令)后，闪存芯片做出对应的行为读取或写入数据，由于存储器控制芯片无法得知闪存芯片的运行状况，因此对闪存芯片发出一个读取闪存状态指令，读取正确的闪存状态(成功或失败)，判断闪存动作成功与否。传统方式通常有两种方式可以确认，第一种是用闪存状态指令读取闪存，第二种是透过闪存芯片上的就绪忙碌针的状态。两种都需要一直轮流询问芯片，导致延迟闪存主控芯片过长的等待时间，影响效率。
发明内容
本发明的目的在于提供一种提升多颗闪存平行写入校能的管理方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种提升多颗闪存平行写入校能的管理方法, 包括存储器控制芯片，所述存储器控制芯片内设有闪存指令控制装置、多个定时器、多个通道，所述存储器控制芯片连接外部多个闪存；多个定时器包括第一定时器、第二定时器、第N定时器，N为大于2的整数。
优选的，多个通道包括第一通道、第二通道、第M通道，M为大于2的整数；多个闪存包括第一闪存、第二闪存、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。
优选的，包括以下步骤：
A、由存储器控制芯片内的闪存指令控制装置对闪存芯片发出读取、写入/编程或擦除指令;
B、启动对应通道的定时器，设定一个相对应的时间；
C、定时器计时中止，每个定时器，会依序到达计数时间，定时器计时中止；
D、通过闪存指令控制装置对闪存发出读取状态指令；
E、若回报完成，则完成闪存读取、写入/编程或擦除指令，若否，回到步骤D。
与现有技术相比，本发明的有益效果是：本发明避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。
附图说明
图1为本发明原理框图；
图2为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种提升多颗闪存平行写入校能的管理方法, 包括存储器控制芯片1，所述存储器控制芯片1内设有闪存指令控制装置2、多个定时器、多个通道，所述存储器控制芯片1连接外部多个闪存；多个定时器包括第一定时器3、第二定时器4、第N定时器，N为大于2的整数；多个通道包括第一通道5、第二通道6、第M通道，M为大于2的整数；多个闪存包括第一闪存7、第二闪存8、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。
本发明中，提升多颗闪存平行写入校能的管理方法包括以下步骤：
A、由存储器控制芯片内的闪存指令控制装置对闪存芯片发出读取、写入/编程或擦除指令;
B、启动对应通道的定时器，设定一个相对应的时间；
C、定时器计时中止，每个定时器，会依序到达计数时间，定时器计时中止；
D、通过闪存指令控制装置对闪存发出读取状态指令；
E、若回报完成，则完成闪存读取、写入/编程或擦除指令，若否，回到步骤D。
传统方式当发出闪存读取状态指令后，如果闪存回复正在忙碌，继续发送读取状态指令，直到完成读取。由于每个通道会接多颗闪存，共享一个通道信息宽度，频繁的发送读取状态指令会占住信道信息宽度，导致效能变差。
本发明避免了存储器控制芯片无谓的等待，耗费宝贵的时间。并且减低多通道内的闪存延迟时间，可以由各个通道的定时器各别处理个自的定时器时间，不会频繁的发送读取状态指令，占住信道信息宽度，进而提升存储器控制芯片的效率。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种提升多颗闪存平行写入校能的管理方法, 包括存储器控制芯片（1），其特征在于：所述存储器控制芯片（1）内设有闪存指令控制装置（2）、多个定时器、多个通道，所述存储器控制芯片（1）连接外部多个闪存；多个定时器包括第一定时器（3）、第二定时器（4）、第N定时器，N为大于2的整数。
2.根据权利要求1所述的一种提升多颗闪存平行写入校能的管理方法，其特征在于：多个通道包括第一通道（5）、第二通道（6）、第M通道，M为大于2的整数；多个闪存包括第一闪存（7）、第二闪存（8）、第P闪存，P为大于2的整数；每个通道可以控制一颗或多颗闪存。
3.根据权利要求1所述的一种提升多颗闪存平行写入校能的管理方法，其特征在于：包括以下步骤：
A、由存储器控制芯片内的闪存指令控制装置对闪存芯片发出读取、写入/编程或擦除指令;
B、启动对应通道的定时器，设定一个相对应的时间；
C、定时器计时中止，每个定时器，会依序到达计数时间，定时器计时中止；
D、通过闪存指令控制装置对闪存发出读取状态指令；
E、若回报完成，则完成闪存读取、写入/编程或擦除指令，若否，回到步骤D。
CN201810394413.0A 2018-04-27 2018-04-27 一种提升多颗闪存平行写入校能的管理方法 Pending CN108595124A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810394413.0A CN108595124A (zh) 2018-04-27 2018-04-27 一种提升多颗闪存平行写入校能的管理方法
PCT/CN2018/105884 WO2019205452A1 (zh) 2018-04-27 2018-09-15 一种提升多颗闪存平行写入校能的管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810394413.0A CN108595124A (zh) 2018-04-27 2018-04-27 一种提升多颗闪存平行写入校能的管理方法

Publications (1)

Publication Number Publication Date
CN108595124A true CN108595124A (zh) 2018-09-28

Family

ID=63610446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810394413.0A Pending CN108595124A (zh) 2018-04-27 2018-04-27 一种提升多颗闪存平行写入校能的管理方法

Country Status (2)

Country Link
CN (1) CN108595124A (zh)
WO (1) WO2019205452A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445700A (zh) * 2018-10-24 2019-03-08 江苏华存电子科技有限公司 闪存主控装置配置状态指令轮询可调变定时器的方法
CN110235111A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
WO2020118941A1 (zh) * 2018-12-09 2020-06-18 江苏华存电子科技有限公司 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
WO2023202297A1 (zh) * 2022-04-22 2023-10-26 山东云海国创云计算装备产业创新中心有限公司 一种数据读取方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613064A (zh) * 2002-01-03 2005-05-04 英特尔公司 用于动态调整存储器页面关闭策略的方法
CN101025711A (zh) * 2006-02-23 2007-08-29 三星电子株式会社 控制闪存的设备和方法
CN104615503A (zh) * 2015-01-14 2015-05-13 广东省电子信息产业集团有限公司 降低对存储器接口性能影响的闪存错误检测方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003141888A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US8438356B2 (en) * 2007-10-01 2013-05-07 Marvell World Trade Ltd. Flash memory controller
KR102222463B1 (ko) * 2014-03-14 2021-03-03 삼성전자주식회사 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들
CN106708441B (zh) * 2016-12-29 2019-06-21 至誉科技（武汉）有限公司 一种用于降低固态存储读延迟的操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1613064A (zh) * 2002-01-03 2005-05-04 英特尔公司 用于动态调整存储器页面关闭策略的方法
CN101025711A (zh) * 2006-02-23 2007-08-29 三星电子株式会社 控制闪存的设备和方法
CN104615503A (zh) * 2015-01-14 2015-05-13 广东省电子信息产业集团有限公司 降低对存储器接口性能影响的闪存错误检测方法及装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445700A (zh) * 2018-10-24 2019-03-08 江苏华存电子科技有限公司 闪存主控装置配置状态指令轮询可调变定时器的方法
WO2020082457A1 (zh) * 2018-10-24 2020-04-30 江苏华存电子科技有限公司 闪存主控装置配置状态指令轮询可调变定时器的方法
WO2020118941A1 (zh) * 2018-12-09 2020-06-18 江苏华存电子科技有限公司 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
CN110235111A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
CN110235111B (zh) * 2019-04-30 2020-06-26 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
CN111581120A (zh) * 2019-04-30 2020-08-25 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
US11016705B2 (en) 2019-04-30 2021-05-25 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory
CN111581120B (zh) * 2019-04-30 2021-08-17 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
US11567701B2 (en) 2019-04-30 2023-01-31 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory
WO2023202297A1 (zh) * 2022-04-22 2023-10-26 山东云海国创云计算装备产业创新中心有限公司 一种数据读取方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2019205452A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
US11237765B2 (en) Data writing method and storage device
CN108595124A (zh) 一种提升多颗闪存平行写入校能的管理方法
US11031081B2 (en) Apparatus having memory arrays and having trim registers associated with memory array access operation commands
KR101579555B1 (ko) 데이터를 메모리 디바이스로 재-입력하지 않고 페이지들을 재프로그램하기 위한 페이지 버퍼 프로그램 명령 및 방법
US20140085980A1 (en) Memory devices and their operation with different sets of logical erase blocks
US7589999B2 (en) Method and apparatus for programming non-volatile data storage device
KR100921282B1 (ko) 불휘발성 기억 장치, 그 제어 방법, 및 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
CN106598479B (zh) 闪速存储器的故障安全擦除的方法和装置
US20150170752A1 (en) Fast-reading nand flash memory
CN101903953A (zh) 具有功率节省特性的非易失性半导体存储器设备
CN101923900B (zh) 一种非易失存储器的擦除方法及装置
CN107544748B (zh) 固态储存装置及其数据写入方法
KR20160063493A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
KR20100056860A (ko) 비휘발성 메모리 소자의 프로그램 방법
CN108681509B (zh) 一种快速建立闪存映射表的方法
KR100758300B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
CN111240578B (zh) 一种多比特存储装置以及电子设备
WO2020118941A1 (zh) 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
KR102312399B1 (ko) 메모리 시스템 및 이의 동작 방법
CN109445700A (zh) 闪存主控装置配置状态指令轮询可调变定时器的方法
CN101963942A (zh) 一种机顶盒nor型flash快速存储的方法
WO2020118942A1 (zh) 一种用以连续快速产生闪存接口讯号序列的方法
CN101458960B (zh) 叠加容量存储器及控制方法
CN109243515A (zh) 一种自动判断测试闪存数据速率的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928