CN109445700A - 闪存主控装置配置状态指令轮询可调变定时器的方法 - Google Patents

闪存主控装置配置状态指令轮询可调变定时器的方法 Download PDF

Info

Publication number
CN109445700A
CN109445700A CN201811245084.XA CN201811245084A CN109445700A CN 109445700 A CN109445700 A CN 109445700A CN 201811245084 A CN201811245084 A CN 201811245084A CN 109445700 A CN109445700 A CN 109445700A
Authority
CN
China
Prior art keywords
flash memory
instruction
state
reads
configuration status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811245084.XA
Other languages
English (en)
Inventor
陈育鸣
李庭育
洪振洲
魏智汎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201811245084.XA priority Critical patent/CN109445700A/zh
Priority to PCT/CN2018/115518 priority patent/WO2020082457A1/zh
Publication of CN109445700A publication Critical patent/CN109445700A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种闪存主控装置配置状态指令轮询可调变定时器的方法，包括以下步骤：步骤一：在主控芯片内部的闪存控制单元内配置状态读取指令周期控制器；步骤二：闪存控制单元内发出读取或写入指令之后，依照状态读取指令周期控制器的控制,在一定的延迟时间之后,才发出状态读取指令；步骤三：状态读取指令通过闪存控制物理层发送给闪存储存组件，按照顺序逐个读取状态指令，该发明可以避免主控在读取与写入指令的等待延迟期间需要一直对该组件不停的发出状态读取指令,影响了主控对闪存控制总线的利用率,并同时可达到节省主控端的功耗的效用。

Description

闪存主控装置配置状态指令轮询可调变定时器的方法
技术领域
本发明涉及主控对于闪存组件发出总线协议控制用以操作闪存组件读写流程技术领域，具体为一种闪存主控装置配置状态指令轮询可调变定时器的方法。
背景技术
闪存是一种长寿命的非易失性的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS、PDA、数码相机中保存资料等。
现行闪存主控装置设计在发出读取或写入指令之后,在读取与写入指令的等待延迟期间, 若需要以指令方式读取组件忙碌状态, 便会一直对该组件不停的发出状态读取指令, 这不仅影响了主控对闪存控制总线的利用率, 同时也相当浪费主控端的功耗与效能，因此，亟待一种改进的技术来解决现有技术中所存在的这一问题。
发明内容
本发明的目的在于提供一种闪存主控装置配置状态指令轮询可调变定时器的方法，在一定的延迟时间之后, 才发出状态读取指令, 以避免主控在读取与写入指令的等待延迟期间需要一直对该组件不停的发出状态读取指令, 影响了主控对闪存控制总线的利用率, 并同时可达到节省主控端的功耗的效用，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种闪存主控装置配置状态指令轮询可调变定时器的方法，包括以下步骤：
步骤一：在主控芯片内部的闪存控制单元内配置状态读取指令周期控制器；
步骤二：闪存控制单元内发出读取或写入指令之后，依照状态读取指令周期控制器的控制, 在一定的延迟时间之后, 才发出状态读取指令；
步骤三：状态读取指令通过闪存控制物理层发送给闪存储存组件，按照顺序逐个读取状态指令。
优选的，所述步骤一中主控芯片内部设置有闪存储存控制单元及闪存控制物理层。
优选的，所述闪存储存控制单元内部设置有写入单元、读取单元及及状态读取指令周期控制器。
优选的，所述闪存控制物理层内部设置有若干个内存储存组件。
优选的，所述写入单元产生状态读取指令至状态读取指令周期控制器，经过延迟时间后至闪存控制物理层内，再由读取单元从闪存控制物理层内读取状态指令。
与现有技术相比，本发明的有益效果是：
在一定的延迟时间之后, 才发出状态读取指令, 以避免主控在读取与写入指令的等待延迟期间需要一直对该组件不停的发出状态读取指令, 影响了主控对闪存控制总线的利用率, 并同时可达到节省主控端的功耗的效用。
附图说明
图1为主控内部的闪存控制单元, 配置状态读取指令周期控制器示意图。
图2为主控内部的闪存控制单元, 配置状态读取指令周期控制器的状况。
图3为主控内部的闪存控制单元, 未配置状态读取指令周期控制器示意图。
图4为主控内部的闪存控制单元, 未配置状态读取指令周期控制器的状况示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种技术方案：一种闪存主控装置配置状态指令轮询可调变定时器的方法，包括以下步骤：
步骤一：在主控芯片内部的闪存控制单元内配置状态读取指令周期控制器；
步骤二：闪存控制单元内发出读取或写入指令之后，依照状态读取指令周期控制器的控制, 在一定的延迟时间之后, 才发出状态读取指令；
步骤三：状态读取指令通过闪存控制物理层发送给闪存储存组件，按照顺序逐个读取状态指令。
主控芯片内部设置有闪存储存控制单元及闪存控制物理层，闪存储存控制单元内部设置有写入单元、读取单元及状态读取指令周期控制器，闪存控制物理层内部设置有若干个内存储存组件，写入单元产生状态读取指令至状态读取指令周期控制器，经过延迟时间后至闪存控制物理层内，再由读取单元从闪存控制物理层内读取状态指令。
实施例的，如图2所示，闪存1写入指令，状态读取指令周期控制器使闪存1进入闪存1等待周期，闪存2写入指令，状态读取指令周期控制器使闪存2进入闪存2等待周期，闪存3写入指令，状态读取指令周期控制器使闪存3进入闪存3等待周期，闪存N写入指令，状态读取指令周期控制器使闪存N进入闪存N等待周期，到达状态读取指令周期控制器预设的延迟时间后，闪存1等待周期结束，读取闪存1状态指令，闪存2等待周期结束，读取闪存2状态指令，闪存3等待周期结束，读取闪存3状态指令，依次的，闪存N等待周期结束，读取闪存N状态指令。
闪存芯片内的状态寄存器可以确认编程和擦除操作是否成功完成。在写入指令(70h) 到指令寄存器后, 读循环会把状态寄存器的内容在CE或RE 的下降沿输出到I/O。而在新的指令到达前, 指令寄存器将保持读状态, 因此如果状态寄存器在一个随机读循环中处于读状态, 那么在读循环开始前应给出一个读指令。
如图3所示，没有配置状态读取指令周期控制器的闪存储存控制单元，写入单元产生状态读取指令持续性发送至闪存控制物理层内，再由读取单元从闪存控制物理层内读取状态指令，将影响主控对闪存控制总线的利用率，主控端的功耗大大提高。
实施例的，如图4所示，没有配置状态读取指令周期控制器的闪存储存控制单元，闪存1写入指令，持续读取闪存1状态指令，直至闪存1状态指令完成，若在闪存1状态指令未完成的情况下，闪存2写入指令，持续读取闪存1状态指令、闪存2状态指令，直至闪存1状态指令、闪存2状态指令完成，闪存3写入指令，持续读取闪存1状态指令、闪存2状态指令、闪存3状态指令，直至闪存1状态指令、闪存2状态指令、闪存3状态指令完成，依次类推。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种闪存主控装置配置状态指令轮询可调变定时器的方法，其特征在于：包括以下步骤：
步骤一：在主控芯片内部的闪存控制单元内配置状态读取指令周期控制器；
步骤二：闪存控制单元内发出读取或写入指令之后，依照状态读取指令周期控制器的控制, 在一定的延迟时间之后, 才发出状态读取指令；
步骤三：状态读取指令通过闪存控制物理层发送给闪存储存组件，按照顺序逐个读取状态指令。
2.根据权利要求1所述的一种闪存主控装置配置状态指令轮询可调变定时器的方法，其特征在于：所述步骤一中主控芯片内部设置有闪存储存控制单元及闪存控制物理层。
3.根据权利要求1所述的一种闪存主控装置配置状态指令轮询可调变定时器的方法，其特征在于：所述闪存储存控制单元内部设置有写入单元、读取单元及状态读取指令周期控制器。
4.根据权利要求1所述的一种闪存主控装置配置状态指令轮询可调变定时器的方法，其特征在于：所述闪存控制物理层内部设置有若干个内存储存组件。
5.根据权利要求1所述的一种闪存主控装置配置状态指令轮询可调变定时器的方法，其特征在于：所述写入单元产生状态读取指令至状态读取指令周期控制器，经过延迟时间后至闪存控制物理层内，再由读取单元从闪存控制物理层内读取状态指令。
CN201811245084.XA 2018-10-24 2018-10-24 闪存主控装置配置状态指令轮询可调变定时器的方法 Pending CN109445700A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811245084.XA CN109445700A (zh) 2018-10-24 2018-10-24 闪存主控装置配置状态指令轮询可调变定时器的方法
PCT/CN2018/115518 WO2020082457A1 (zh) 2018-10-24 2018-11-14 闪存主控装置配置状态指令轮询可调变定时器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811245084.XA CN109445700A (zh) 2018-10-24 2018-10-24 闪存主控装置配置状态指令轮询可调变定时器的方法

Publications (1)

Publication Number Publication Date
CN109445700A true CN109445700A (zh) 2019-03-08

Family

ID=65547932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811245084.XA Pending CN109445700A (zh) 2018-10-24 2018-10-24 闪存主控装置配置状态指令轮询可调变定时器的方法

Country Status (2)

Country Link
CN (1) CN109445700A (zh)
WO (1) WO2020082457A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112130753A (zh) * 2019-06-24 2020-12-25 西部数据技术公司 快闪存储器轮询
WO2023202297A1 (zh) * 2022-04-22 2023-10-26 山东云海国创云计算装备产业创新中心有限公司 一种数据读取方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217760A (zh) * 2014-08-26 2014-12-17 上海华虹宏力半导体制造有限公司 闪存的配置方法
CN108595124A (zh) * 2018-04-27 2018-09-28 江苏华存电子科技有限公司 一种提升多颗闪存平行写入校能的管理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061499A1 (en) * 2005-09-09 2007-03-15 Rudelic John C Methods and apparatus for providing a virtual flash device
US9548108B2 (en) * 2008-06-18 2017-01-17 Super Talent Technology, Corp. Virtual memory device (VMD) application/driver for enhanced flash endurance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217760A (zh) * 2014-08-26 2014-12-17 上海华虹宏力半导体制造有限公司 闪存的配置方法
CN108595124A (zh) * 2018-04-27 2018-09-28 江苏华存电子科技有限公司 一种提升多颗闪存平行写入校能的管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112130753A (zh) * 2019-06-24 2020-12-25 西部数据技术公司 快闪存储器轮询
WO2023202297A1 (zh) * 2022-04-22 2023-10-26 山东云海国创云计算装备产业创新中心有限公司 一种数据读取方法、装置、设备及存储介质

Also Published As

Publication number Publication date
WO2020082457A1 (zh) 2020-04-30

Similar Documents

Publication Publication Date Title
US9459687B2 (en) Storage systems and UFS systems configured to change interface idle mode to active state based on estimated time to execute at least one operation
US10140062B1 (en) Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
TWI385516B (zh) 快閃記憶體儲存系統及其資料寫入方法
TWI628542B (zh) 快閃記憶體的垃圾回收斷電回復方法以及使用該方法的裝置
US9110669B2 (en) Power management of a storage device including multiple processing cores
CN102306125B (zh) 一种flash存储器的数据擦写方法
TWI435215B (zh) 下達讀取指令與資料讀取方法、控制器與儲存系統
CN101719103B (zh) 基于存储设备的信息处理方法以及存储设备
US20180203643A1 (en) Automatic switch to single spi mode when entering udpd
US20180150252A1 (en) Ultra-deep power down mode control in a memory device
JP2019200833A (ja) メモリアクセス動作のサスペンド／再開
WO2014158412A1 (en) Auto-suspend and auto-resume operations for a multi-die nand memory device
JP2008500678A (ja) 設定可能なレディ／ビジー制御
US20150081953A1 (en) Ssd (solid state drive) device
CN111796771B (zh) 闪存控制器、固态硬盘及其控制器、闪存命令管理方法
US20120278544A1 (en) Flash memory controller
CN109445700A (zh) 闪存主控装置配置状态指令轮询可调变定时器的方法
TW201743220A (zh) 具有可中斷指令序列的記憶體及其操作方法
CN112259142B (zh) 用于自容式仪器的超低功耗的大容量数据存储方法
KR20090025256A (ko) 백그라운드 소거를 이용한 저장 성능 개선 방법 및 장치
CN108549588A (zh) 一种消除tlc闪存多片编程失败的方法
CN108595124A (zh) 一种提升多颗闪存平行写入校能的管理方法
US11861207B2 (en) Management of erase suspend and resume operations in memory devices
TWI494756B (zh) 下達讀取指令的方法、快閃記憶體控制器與快閃記憶體儲存系統
WO2020118941A1 (zh) 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308

RJ01 Rejection of invention patent application after publication