CN109243515A - 一种自动判断测试闪存数据速率的方法 - Google Patents

一种自动判断测试闪存数据速率的方法 Download PDF

Info

Publication number
CN109243515A
CN109243515A CN201810806232.4A CN201810806232A CN109243515A CN 109243515 A CN109243515 A CN 109243515A CN 201810806232 A CN201810806232 A CN 201810806232A CN 109243515 A CN109243515 A CN 109243515A
Authority
CN
China
Prior art keywords
flash memory
data rate
test
read
rate mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810806232.4A
Other languages
English (en)
Inventor
蔡定国
李庭育
庄健民
王宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810806232.4A priority Critical patent/CN109243515A/zh
Priority to PCT/CN2018/105891 priority patent/WO2020015132A1/zh
Publication of CN109243515A publication Critical patent/CN109243515A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种自动判断测试闪存数据速率的方法，包括控制芯片、闪存和软件程序模块，控制芯片分别信号连接闪存和软件程序模块，将闪存设定为双数据速率模式，接着进行不同档位的暂存器读写信号测试，确认读写比对结果是否良好，如果良好则维持双数据速率模式，不好则切换单数据速率模式，最后可直接进行读写比对分类测试，本发明原理简单，可以一站式的以适当的数据速率进行读写比对分类测试，提高了效率。

Description

一种自动判断测试闪存数据速率的方法
技术领域
本发明涉及闪存技术领域，具体为一种自动判断测试闪存数据速率的方法。
背景技术
闪存是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本程序）、PDA（个人数字助理）、数码相机中保存资料等；它能在称为块（block）的存储单位中进行删除和改编。闪存是电可擦写可编程只读存储器（EEPROM）的变体，EEPROM与闪存不同的是，它在字节层面上进行删除和重写，这样EEPROM就比闪存的更新速度慢。通常用闪存来保存控制代码，比如在个人电脑中的基本输入输出系统（BIOS）。当需要改变（重写）输入输出系统时，闪存可以以块（而不是字节）的大小输写，这样闪存就更容易更新。但另一方面，闪存不像随机存取存储器（RAM）一样有用，因为随即存取存储器可以在字节（而不是块）层面上设定地址；闪存这个名字是因为微芯片被组织来使存储单元的一部分能在一瞬间（或闪电般的）被删除得出的。这种删除是通过隧道效应进行的，在隧道效应中电子刺破薄薄的一层绝缘材料来从每个存储单元的浮栅中移动电荷。Intel提供了一种形式的闪存，它在每个存储单元保存2比特（而不是1比特），这样能够使存储量翻倍而无需增加相应的价格；闪存被用于数码手机、数码照相机、局域网交换机、笔记本电脑的PC卡、嵌入式控制器等设备中
闪存为非消失性的存储器装置，由块组成，每个块又分成多个页，每个页会有多个列组合而成，而闪存颗粒读写资料速率界面又分为单数据速率及双数据速率。一般在进行闪存分类测试的时候，只能选择一种数据速率设定去测试，因此如果测试结果不理想，多半还需要切换另一种数据速率设定去测试，来确定颗粒是否完全不能使用。这样往往需要多花时间成本。
发明内容
本发明的目的在于提供一种自动判断测试闪存数据速率的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种自动判断测试闪存数据速率的方法，包括控制芯片、闪存和软件程序模块，所述控制芯片分别信号连接闪存和软件程序模块。
优选的，所述闪存内设有暂存器，所述闪存有1024个块，每个块有256个页，每个页有32个扇形组合而成。
优选的，一种自动判断测试闪存数据速率的方法，包括以下步骤：
A、将闪存设定为双数据速率模式；
B、进行不同档位的暂存器读写信号测试；
C、确认读写比对结果是否良好，若良好，则进入步骤D；若不好，则进入步骤E；
D、闪存设定维持双数据速率模式；
E、闪存设定改为单数据速率模式。
与现有技术相比，本发明的有益效果是：本发明中，将闪存设定为双数据速率模式，接着进行不同档位的暂存器读写信号测试，确认读写比对结果是否良好，如果良好则维持双数据速率模式，不好则切换单数据速率模式，最后可直接进行读写比对分类测试，本发明原理简单，可以一站式的以适当的数据速率进行读写比对分类测试，提高了效率。
附图说明
图1为本发明原理框图；
图2为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-2，本发明提供一种技术方案：一种自动判断测试闪存数据速率的方法，包括控制芯片1、闪存2和软件程序模块3，所述控制芯片1分别信号连接闪存2和软件程序模块3；闪存2内设有暂存器4，所述闪存2有1024个块，每个块有256个页，每个页有32个扇形组合而成。
本发明中，一种自动判断测试闪存数据速率的方法，包括以下步骤：
A、将闪存设定为双数据速率模式；
B、进行不同档位的暂存器读写信号测试；
C、确认读写比对结果是否良好，若良好，则进入步骤D；若不好，则进入步骤E；
D、闪存设定维持双数据速率模式；
E、闪存设定改为单数据速率模式。
本发明中，将闪存设定为双数据速率模式，接着进行不同档位的暂存器读写信号测试，确认读写比对结果是否良好，如果良好则维持双数据速率模式，不好则切换单数据速率模式，最后可直接进行读写比对分类测试，本发明原理简单，可以一站式的以适当的数据速率进行读写比对分类测试，提高了效率。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种自动判断测试闪存数据速率的方法，其特征在于：包括控制芯片（1）、闪存（2）和软件程序模块（3），所述控制芯片（1）分别信号连接闪存（2）和软件程序模块（3）。
2.根据权利要求1所述的一种自动判断测试闪存数据速率的方法，其特征在于：所述闪存（2）内设有暂存器（4），所述闪存（2）有1024个块，每个块有256个页，每个页有32个扇形组合而成。
3.根据权利要求1所述的一种自动判断测试闪存数据速率的方法，其特征在于：包括以下步骤：
A、将闪存设定为双数据速率模式；
B、进行不同档位的暂存器读写信号测试；
C、确认读写比对结果是否良好，若良好，则进入步骤D；若不好，则进入步骤E；
D、闪存设定维持双数据速率模式；
E、闪存设定改为单数据速率模式。
CN201810806232.4A 2018-07-20 2018-07-20 一种自动判断测试闪存数据速率的方法 Pending CN109243515A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810806232.4A CN109243515A (zh) 2018-07-20 2018-07-20 一种自动判断测试闪存数据速率的方法
PCT/CN2018/105891 WO2020015132A1 (zh) 2018-07-20 2018-09-15 一种自动判断测试闪存数据速率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810806232.4A CN109243515A (zh) 2018-07-20 2018-07-20 一种自动判断测试闪存数据速率的方法

Publications (1)

Publication Number Publication Date
CN109243515A true CN109243515A (zh) 2019-01-18

Family

ID=65072766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810806232.4A Pending CN109243515A (zh) 2018-07-20 2018-07-20 一种自动判断测试闪存数据速率的方法

Country Status (2)

Country Link
CN (1) CN109243515A (zh)
WO (1) WO2020015132A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662553B (zh) * 2018-08-27 2019-06-11 群聯電子股份有限公司 記憶體測試方法與記憶體測試系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116763A1 (en) * 2001-12-20 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN103915119A (zh) * 2013-07-11 2014-07-09 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
US9293224B1 (en) * 2014-12-15 2016-03-22 Intel Corporation Double data rate in parallel testing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892328B2 (en) * 2000-09-29 2005-05-10 Tanisys Technology, Inc. Method and system for distributed testing of electronic devices
CN101369463B (zh) * 2007-08-17 2012-12-12 深圳芯邦科技股份有限公司 闪存检测分类方法
CN103258571B (zh) * 2012-02-20 2016-02-17 北京兆易创新科技股份有限公司 一种串行接口快闪存储器及时钟倍频电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116763A1 (en) * 2001-12-20 2003-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN103915119A (zh) * 2013-07-11 2014-07-09 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
US9293224B1 (en) * 2014-12-15 2016-03-22 Intel Corporation Double data rate in parallel testing

Also Published As

Publication number Publication date
WO2020015132A1 (zh) 2020-01-23

Similar Documents

Publication Publication Date Title
CN107967121B (zh) 数据写入方法和存储设备
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
KR100858756B1 (ko) 저장 디바이스 및 호스트 장치
CN101099125B (zh) 群集的自动对准方法和存储器系统
KR102596407B1 (ko) 저장 장치 및 그 동작 방법
US20060218359A1 (en) Method and system for managing multi-plane memory devices
CN101320594B (zh) 一种闪存芯片的物理操作方法
KR100725271B1 (ko) 복수개의 ｄｍａ 채널을 갖는 ｕｓｂ-ｓｄ 저장 장치 및 그저장 방법
CN109542675A (zh) 存储器系统及其操作方法
CN110347332A (zh) 用于存储器系统的垃圾收集策略及执行该垃圾收集的方法
TW200847169A (en) Memory device architectures and operation
KR20170042135A (ko) 메모리 스케줄링 방법 및 메모리 시스템의 동작방법
JP4874588B2 (ja) 記憶デバイスおよびホスト機器
US20200073591A1 (en) Flash memory controller and associated accessing method and electronic device
CN104835526A (zh) 将数据写入至闪存的方法及相关的记忆装置与闪存
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
CN112749101A (zh) 控制器和存储器系统
CN107291374A (zh) 纪录数据区块的使用时间的方法及其装置
US20200073582A1 (en) Flash memory controller and associated accessing method and electronic device
CN113885808A (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
CN111625197A (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN107817943A (zh) 数据传输方法、存储器存储装置及存储器控制电路单元
CN109243515A (zh) 一种自动判断测试闪存数据速率的方法
CN112230849A (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN108959109A (zh) 数据读取方法、存储器控制电路单元与存储器存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118