CN104615503A - 降低对存储器接口性能影响的闪存错误检测方法及装置 - Google Patents
降低对存储器接口性能影响的闪存错误检测方法及装置 Download PDFInfo
- Publication number
- CN104615503A CN104615503A CN201510017224.8A CN201510017224A CN104615503A CN 104615503 A CN104615503 A CN 104615503A CN 201510017224 A CN201510017224 A CN 201510017224A CN 104615503 A CN104615503 A CN 104615503A
- Authority
- CN
- China
- Prior art keywords
- page
- ecc
- flash memory
- block
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 12
- 230000012010 growth Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 abstract 4
- 230000000704 physical effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供了一种降低对存储器接口性能影响的闪存错误检测方法及装置。根据闪存各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分到不同的组，在实际巡检操作中，根据不同的组分配不同的巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。减小了Nand Flash闪存的接口性能压力，即减小了对存储器对外接口的性能影响。
Description
技术领域
本发明涉及一种降低对存储器接口性能影响的闪存错误检测方法及装置，特别是涉及一种适用于包含Nand Flash闪存介质的存储器的闪存错误检测方法及装置。
背景技术
目前，Nand Flash作为非易失存储介质，从TF卡、SD卡到SSD硬盘及各种电子设备，都得到了广泛的应用。Nand Flash闪存的对外封装形式是颗粒设计，每个颗粒中有一个或多个Die，每个Die有数个块组成，而块则由页组成，页中包含数个数据单元，这些数据单元根据设计可以存储1bit到几bit的数据。在操作上，必须要先擦除才能写入，擦除以块为最小单位，写入和读取以页为最小单位。
Nand Flash闪存本身存在着固有缺陷，存储数据的单元中的电子数目会随着时间发生变化，当这种变化累积到一定程度之后，就会出现读取状态的变化，即该Bit的值发生了翻转。同时，随着加工工艺的进步，Nand Flash颗粒的制程进一步缩小，也加剧了该问题的发生概率。
在Bit翻转问题的处理上，通用的处理方式是加入ECC校验功能。将一个页中的数据划分为数个ECC单元，当ECC单元内的数据发生翻转的Bit数是在ECC引擎的纠错能力范围内，则该ECC单元中的数据都可以保证正确。但Bit翻转数会随着时间的增长而增加，随着时间累积，ECC单元中Bit翻转的总数目会超过ECC引擎能力，从而导致整个ECC单元的数据失效。这种情况在现实应用中是存在的，比如数据中心的某条历史记录，存放进Nand Flash介质之后只会在查阅时被读取，而不会再次写入。
为解决长期存储的数据有可能超过ECC引擎能力的问题，有一种通用的处理方法，业界称为巡检，即存储器的控制器将按照块的顺序，依次读取块中的每个页，设定一个统一的ECC门限值，读取时发现超过门限值的页，数据会被写入到新页中，由于读取过程中经过了ECC引擎的纠错，则重新写入的数据中无ECC，避免了在本周期内出现数据不可纠正的问题。在一个块读取完成后，继续对下一个块执行同样的操作。
发明内容
巡检技术在解决问题的同时，也引入了新的问题，即控制器进行读写的过程中，会耗用Nand Flash闪存颗粒接口的性能从而引起整个存储器对外性能的下降。如图1所示，一个存储器内部的数据流通过存储器接口，缓存，Nand Flash闪存接口完成。在设计中，考虑到前后匹配，在存储器接口，缓存和Nand Flash闪存接口三者之间需要做匹配，以保证系统的最优实现。但是在现有的巡检技术中，大量的读操作会消耗Nand Flash接口的性能，从而导致存储器接口性能的下降，或者可以加大Nand Flash接口的性能，但这个会带来设计上的冗余和产品成本的上升。
本发明要解决的技术问题是提供一种降低存储器内部消耗，进而降低对存储器接口性能影响的闪存错误检测方法及装置。
本发明采用的技术方案如下：一种降低对存储器接口性能影响的闪存错误检测方法，根据闪存各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分到不同的组，在实际巡检操作中，根据不同的组分配不同的巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。
作为优选，所述方法还包括，根据闪存中各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分为不同的组，在实际巡检操作中，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检门限值，ECC增长越快的页面，ECC巡检门限值越低，反之越高。
作为优选，所述方法还包括，对某个块中的某一页的读取操作完成后，判断该页当前ECC值是否已经超过该页所在组的巡检门限，否，则启动下一个定时周期，等待下一次定时任务；是，则将新数据写入新的页面，并让所述新页面内数据中的ECC归零。
作为优选，所述方法还包括，在将所述新页面内数据中的ECC归零的同时，将该块内，后面还没有被读取过的页面，不等待巡检的定时器，依次读完，在确认读操作的过程中，依然和本页面所在的组对应的巡检门限值进行对比。
作为优选，所述方法还包括，将所述块读取完成后，选择下一个块的第一页，巡检的定时器重新工作。
作为优选，各分组根据自己的定时器的状况，依次读取组内的页，各分组同步进行读取，各分组之间没有同步协调机制，只受内部定时器的控制。
一种闪存错误检测装置，其特征在于，包括
页分组模块，根据闪存中各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分为不同的组；
巡检周期分配模块，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。
作为优选，还包括巡检门限值分配模块，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检门限值，ECC增长越快的页面，ECC巡检门限值越低，反之越高。
作为优选，还包括巡检门限超出判断模块，对某个块中的某一页的读取操作完成后，判断该页当前ECC值是否已经超过该页所在组的巡检门限。
作为优选，还包括超出巡检门限处理模块，将超出的新数据写入新的页面，并让所述新页面内数据中的ECC归零。
作为优选，还包括读取操作模块，在将所述新页面内数据中的ECC归零的同时，将该块内，后面还没有被读取过的页面，不等待巡检的定时器，依次读完。
与现有技术相比，本发明的有益效果是：根据各页面实际的不同，分别进行了ECC巡检周期的设置，Nand Flash闪存的接口性能压力会比现有方案小，也就是说对存储器对外接口的性能影响小。根据各页面实际的不同，分别进行了ECC巡检门限的设置，各页面的寿命得到了最大程度的利用；读取到ECC超限的情况后，会对本块内的所有页全部读取一遍，由于一个块内的页之间相互影响较大，这种情况下，发现这个块内其他页同样出现ECC超限的几率也会大大增加，因此，也提升了巡检操作的效率。
附图说明
图1为存储器数据流示意图。
图2为本发明其中一实施例的分组逻辑示意图。
图3为本发明其中一实施例的巡检控制流程示意图。
图4为本发明其中一实施例的巡检控制流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
由于一个存储器内其Nand Flash介质的容量是一定的，则周期的增长可以降低单位时间的读取量，也就降低了巡检过程中由于Nand Flash接口的内部消耗引起的存储器接口性能的下降幅度。表现在产品上则在保证产品性能稳定的同时不会增加产品的成本。
Nand Flash闪存以页作为其操作过程中最小的读写单位，若干个页Page(128/256/512)组成一个块Block。现有的巡检方案需要按照块的顺序依次读取块中的每一个页，以此确定是否有页出现了超过ECC门限的情况。为了保证巡检过程能在ECC超过可纠范围前就发现错误，需要将巡检速度设定到能够满足最坏页面的情况，但其他页面的ECC数增长情况并没有这么恶劣，也就是该巡检方法的效率是很低下的。
具体实施例一
在本具体实施例中，基于颗粒实际的情况，根据闪存各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分到不同的组，组内的页越容易出现Bit翻转的情况，则其对应的权重越高，对应的总周期时间越短。在实际巡检操作中，根据不同的组分配不同的巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。根据各页面实际的不同，分别进行了ECC巡检周期的设置，Nand Flash闪存的接口性能压力会比现有方案小，也就是说对存储器对外接口的性能影响小。
一个组内的单次定时时间和组内所有页的乘积即为该组的巡检周期。得到各分组状况及总周期时间后，根据组内页数的数量，将总周期时间进行均分，得到每一个页的读取间隔时间，即图3中的定时n。
在本具体实施例中，所述方法还包括，根据闪存中各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分为不同的组，在实际巡检操作中，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检门限值，ECC增长越快的页面，ECC巡检门限值越低，反之越高。
需要根据块内各页的特性差异以及特定的技术手段，将同一个块内的各页分成不同的组，组内的页越容易出现Bit翻转的情况，则其对应的ECC巡检门限值越低。
将页面进行分组，为每组分配不同的ECC巡检门限值，确保在巡检周期不变的情况下，本组内的页面在一个周期内，其ECC增长值不会由本组的ECC巡检门限值增长到超过ECC最大可纠值。在不增加成本和保证数据的前提下，保证产品寿命的最大实现，从而提升产品的可靠性。
如图4所示，在本具体实施例中，各分组依次启动，依据各自的巡检周期，排队进行读操作。一方面，先按照块的顺序选择块，依次选择块内的各页，另一方面本组的定时器到达预定时间后，选取本组的当前待读取页，发送给读操作执行结构进行读取操作，在读完成后，和该页所在的组对应的ECC巡检门限值进行对比，判断该页当前ECC值是否已经超过该页所在组的巡检门限，否，则启动下一个定时周期，等待下一次定时任务；是，则将新数据写入新的页面，并让所述新页面内数据中的ECC归零。在这个过程中，各组使用自己的定时器，具体的读操作交由读操作执行结构完成，相互之间不影响。一个组内的单次定时时间和组内所有页的乘积即为该组的巡检周期。
读取到ECC超限之后，会先将该页的数据写入到一个新页面中，由于经过了ECC引擎的纠正，则该页面中发生Bit翻转的数据已经被纠正，即写入新页的数据是没有Bit翻转的。
在将所述新页面内数据中的ECC归零的同时，将该块内，后面还没有被读取过的页面，不等待巡检的定时器，依次读完，在确认读操作的过程中，依然和本页面所在的组对应的巡检门限值进行对比，直到将整个块遍历完成，在这个过程中，发现的ECC超限的页也会进行一样的操作步骤，即经过ECC引擎纠错后，写入新页，将所有发生Bit翻转的数据均纠正过来。
将所述块读取完成后，即在该块的所有页被遍历完成后，等待定时器的下次启动，选择下一个块的第一页，巡检的定时器重新工作。
具体实施二
与具体实施例一的区别在于，如图3所示，各分组根据自己定时器的状况，依次读取组内的页，在这种情况下，各分组是同步进行的，分组之间没有同步协调机制，只受内部定时器的控制。如果在读取过程中发现ECC超限的情况，则转入相应的ECC超限处理流程。每个组内的读取操作是循环进行的，即一个组内的页读取完成后，下一次操作会从该组的第一页进行读取操作。
现有的技术，没有对各块内的页进行区分，需要在最小的巡检周期内，将所有的页读取一遍，对Nand Flash闪存的接口性能有较大负担，同时，由于在一个最小巡检周期中，大部分的页没有都没有出现ECC超限的情况，巡检命中效率很低；设定的ECC巡检门限是为了满足情况最恶劣的页面，相对于其他的页面而言，对其寿命有较大的浪费。
本方案中，在最小的巡检周期内，只需要读完本组内的所有页，其他的分组，读完一个组内所有页的时间要大于最小的巡检周期，也就是说，读完存储器内所有页的时间是大于最小巡检时间的，可以看到，Nand Flash闪存的接口性能压力会比现有方案小，也就是说对存储器对外接口的性能影响小；根据各页面实际的不同，分别进行了ECC巡检门限的设置，也就是说，各页面的寿命得到了最大程度的利用。
同时，本方案中，读取到ECC超限的情况后，会对本块内的所有页全部读取一遍。由于一个块内的页之间相互影响较大，这种情况下，发现这个块内其他页同样出现ECC超限的几率也会大大增加。因此，也提升了巡检操作的效率。
可以举例分析该方案的实际效果：
1、假设现有巡检方案对性能的影响为导致性能下降10%，巡检周期为t。采用本方案后，最差组含有2%的页，巡检周期为t，中间组含有49%的页，巡检周期为4t，最优组含有49%的页，巡检周期为8t。则最差组对性能的影响为10%*2%=0.2%，中间组为10%*49%/4=1.225%，最优组为10%*49%/8=0.6125%，以上各组由于是并非进行的，其数据进行累加，优化后的性能影响为0.2%+1.225%+0.6125%=2.035%，比现有的性能影响要大幅度降低。
2、采用本方案后，最差组含有2%的页，需要在巡检周期t内进行一次重写，其ECC门限值为E1；中间组含有49%的页，可以在4个巡检周期内被重写，其在2t时间内ECC数增长到E1；最优组含有49%的页，可以在8个巡检周期内被重写，其在4t时间内ECC数增长到E1。假设一个块内有128页面。则现有方案，8t时间内，
(2%*8 + 49%*(8t/2t) + 49%*(8t/4t))*128=396页被重新写入，才有本方案后，8t时间内
(2%*8 + 49%*(8t/4t) + 49%*(8t/8t))*128=208页被重新写入。
可见，在数据不变的情况下，同样的时间内，为保证数据的可靠，现方案耗费的新页面数接近本方案的两倍。
Claims (11)
1.一种降低对存储器接口性能影响的闪存错误检测方法，根据闪存各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分到不同的组，在实际巡检操作中，根据不同的组分配不同的巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。
2.根据权利要求1所述的闪存错误检测方法，所述方法还包括，根据闪存中各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分为不同的组，在实际巡检操作中，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检门限值，ECC增长越快的页面，ECC巡检门限值越低，反之越高。
3.根据权利要求1或2所述的闪存错误检测方法，所述方法还包括，对某个块中的某一页的读取操作完成后，判断该页当前ECC值是否已经超过该页所在组的巡检门限，否，则启动下一个定时周期，等待下一次定时任务；是，则将新数据写入新的页面，并让所述新页面内数据中的ECC归零。
4.根据权利要求3所述的闪存错误检测方法，所述方法还包括，在将所述新页面内数据中的ECC归零的同时，将该块内，后面还没有被读取过的页面，不等待巡检的定时器，依次读完，在确认读操作的过程中，依然和本页面所在的组对应的巡检门限值进行对比。
5.根据权利要求4所述的闪存错误检测方法，所述方法还包括，将所述块读取完成后，选择下一个块的第一页，巡检的定时器重新工作。
6.根据权利要求1、2或4所述的闪存错误检测方法，各分组根据自己的定时器的状况，依次读取组内的页，各分组同步进行读取，各分组之间没有同步协调机制，只受内部定时器的控制。
7.一种降低对存储器接口性能影响的闪存错误检测装置，其特征在于，包括
页分组模块，根据闪存中各页所在位置的物理特性，将一个块中的页按照ECC增长的速度差异分为不同的组；
巡检周期分配模块，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检周期，ECC增长越快的页面，巡检周期越短，反之越长。
8.根据权利要求7所述的闪存错误检测装置，其特征在于，还包括巡检门限值分配模块，根据不同的页组的ECC增长速度的差异分配不同的ECC巡检门限值，ECC增长越快的页面，ECC巡检门限值越低，反之越高。
9.根据权利要求8或7所述的闪存错误检测装置，其特征在于，还包括巡检门限超出判断模块，将对某个块中的某一页的读取操作完成后，判断该页当前ECC值是否已经超过该页所在组的巡检门限。
10.根据权利要求9所述的闪存错误检测装置，其特征在于，还包括超出巡检门限处理模块，将超出的新数据写入新的页面，并让所述新页面内数据中的ECC归零。
11.根据权利要求10所述的闪存错误检测装置，其特征在于，还包括读取操作模块，在将所述新页面内数据中的ECC归零的同时，将该块内，后面还没有被读取过的页面，不等待巡检的定时器，依次读完。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510017224.8A CN104615503B (zh) | 2015-01-14 | 2015-01-14 | 降低对存储器接口性能影响的闪存错误检测方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510017224.8A CN104615503B (zh) | 2015-01-14 | 2015-01-14 | 降低对存储器接口性能影响的闪存错误检测方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104615503A true CN104615503A (zh) | 2015-05-13 |
| CN104615503B CN104615503B (zh) | 2018-10-30 |
Family
ID=53149959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510017224.8A Active CN104615503B (zh) | 2015-01-14 | 2015-01-14 | 降低对存储器接口性能影响的闪存错误检测方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104615503B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108595124A (zh) * | 2018-04-27 | 2018-09-28 | 江苏华存电子科技有限公司 | 一种提升多颗闪存平行写入校能的管理方法 |
| WO2021139166A1 (zh) * | 2020-01-07 | 2021-07-15 | 苏州大学 | 基于三维闪存存储结构的错误页识别方法 |
| CN113625935A (zh) * | 2020-05-08 | 2021-11-09 | 杭州海康存储科技有限公司 | 减少读干扰影响的方法、装置、设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028825A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Memoire a semi-conducteur |
| CN101529396A (zh) * | 2006-10-20 | 2009-09-09 | 富士通株式会社 | 存储器设备以及更新调整方法 |
| CN101796497A (zh) * | 2007-07-18 | 2010-08-04 | 富士通株式会社 | 存储器刷新装置和存储器刷新方法 |
| CN103049713A (zh) * | 2012-12-20 | 2013-04-17 | 华为技术有限公司 | 对存储设备中数据进行巡检的方法、设备及系统 |
| US20130346812A1 (en) * | 2012-06-22 | 2013-12-26 | Micron Technology, Inc. | Wear leveling memory using error rate |
| CN103745753A (zh) * | 2013-12-17 | 2014-04-23 | 记忆科技(深圳)有限公司 | 基于闪存的纠错方法与系统 |
| CN103839578A (zh) * | 2012-11-27 | 2014-06-04 | 李欣 | 一种提高基于nand的固态存储器数据保持时间的方法 |
-
2015
- 2015-01-14 CN CN201510017224.8A patent/CN104615503B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996028825A1 (fr) * | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Memoire a semi-conducteur |
| CN101529396A (zh) * | 2006-10-20 | 2009-09-09 | 富士通株式会社 | 存储器设备以及更新调整方法 |
| CN101796497A (zh) * | 2007-07-18 | 2010-08-04 | 富士通株式会社 | 存储器刷新装置和存储器刷新方法 |
| US20130346812A1 (en) * | 2012-06-22 | 2013-12-26 | Micron Technology, Inc. | Wear leveling memory using error rate |
| CN103839578A (zh) * | 2012-11-27 | 2014-06-04 | 李欣 | 一种提高基于nand的固态存储器数据保持时间的方法 |
| CN103049713A (zh) * | 2012-12-20 | 2013-04-17 | 华为技术有限公司 | 对存储设备中数据进行巡检的方法、设备及系统 |
| CN103745753A (zh) * | 2013-12-17 | 2014-04-23 | 记忆科技(深圳)有限公司 | 基于闪存的纠错方法与系统 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108595124A (zh) * | 2018-04-27 | 2018-09-28 | 江苏华存电子科技有限公司 | 一种提升多颗闪存平行写入校能的管理方法 |
| WO2021139166A1 (zh) * | 2020-01-07 | 2021-07-15 | 苏州大学 | 基于三维闪存存储结构的错误页识别方法 |
| CN113625935A (zh) * | 2020-05-08 | 2021-11-09 | 杭州海康存储科技有限公司 | 减少读干扰影响的方法、装置、设备及存储介质 |
| CN113625935B (zh) * | 2020-05-08 | 2024-03-29 | 杭州海康存储科技有限公司 | 减少读干扰影响的方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104615503B (zh) | 2018-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI703442B (zh) | 快閃記憶體控制器及相關的存取方法及電子裝置 | |
| CN106407050A (zh) | 一种数据存储方法 | |
| CN102385902A (zh) | 固态储存装置及其数据控制方法 | |
| CN102135927A (zh) | 一种基于nand flash的系统引导方法和装置 | |
| CN103678150A (zh) | 固态硬盘使用方法及装置 | |
| TWI576758B (zh) | 記憶體耗損平均 | |
| CN103049713B (zh) | 对存储设备中数据进行巡检的方法、设备及系统 | |
| CN102981783A (zh) | 一种基于Nand Flash的Cache加速方法 | |
| CN105892950A (zh) | 一种磁盘阵列的重建方法及系统 | |
| CN113366452A (zh) | 存储器子系统的事件日志信息的管理 | |
| CN104615503A (zh) | 降低对存储器接口性能影响的闪存错误检测方法及装置 | |
| CN104699415A (zh) | 固态硬盘写入控制方法和装置 | |
| CN103208314A (zh) | 嵌入式系统的内存测试方法及嵌入式系统 | |
| CN109375868B (zh) | 一种数据存储方法、调度装置、系统、设备及存储介质 | |
| CN104658610A (zh) | 一种动态调整的闪存错误检测方法及装置 | |
| CN104932830B (zh) | 信息处理方法及电子设备 | |
| CN106527997B (zh) | 基于扩序列的NAND Flash坏块重复利用的方法及装置 | |
| CN204166522U (zh) | 一种高速大容量flash单板存储电路板 | |
| CN203311409U (zh) | 一种Nand Flash的坏列管理装置 | |
| CN206331414U (zh) | 一种固态硬盘 | |
| CN103226977B (zh) | 基于fpga的快速nand flash控制器及其控制方法 | |
| CN104572336A (zh) | 一种闪存错误检测方法及装置 | |
| WO2020155544A1 (zh) | 一种ssd主控中的raid被动加速装置和加速方法 | |
| CN101526887B (zh) | 将数据写入硬盘的方法、装置及系统 | |
| CN104699574A (zh) | 一种建立处理器Cache检查点的方法、装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180830 Address after: 511458 room 805, No. 80, Hong Kong Road, Nansha District, Guangzhou, Guangdong. Applicant after: Guangdong Huasheng Data Solid State Storage Co.,Ltd. Address before: 510507 8, 188, Yue Ken Road, Tianhe District, Guangzhou, Guangdong. Applicant before: GUANGDONG ELECTRONICS INFORMATION INDUSTRY GROUP LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Flash error detection method and device for reducing influence on performance of interface of storage Effective date of registration: 20200629 Granted publication date: 20181030 Pledgee: GUANGDONG ELECTRONICS INFORMATION INDUSTRY Group Ltd. Pledgor: Guangdong Huasheng Data Solid State Storage Co.,Ltd. Registration number: Y2020440000171 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240527 Address after: Building 6 (North), 1st Floor, No. 1 Shuangqing Road, Haidian District, Beijing, 100000, 123-6 Patentee after: Beijing Zhongxin Information Technology Co.,Ltd. Country or region after: China Address before: 511458 room 805, No. 80, Hong Kong Road, Nansha District, Guangzhou, Guangdong. Patentee before: Guangdong Huasheng Data Solid State Storage Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |