CN108538841A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN108538841A CN108538841A CN201710130101.4A CN201710130101A CN108538841A CN 108538841 A CN108538841 A CN 108538841A CN 201710130101 A CN201710130101 A CN 201710130101A CN 108538841 A CN108538841 A CN 108538841A
- Authority
- CN
- China
- Prior art keywords
- those
- conductive
- columns
- semiconductor structure
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种半导体结构，包括一基板和多个次阵列结构，次阵列结构设置在基板上并通过多个沟槽彼此分离。此种半导体结构包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个支撑柱和多个导电柱，设置在沟槽中。每一沟槽中的支撑柱和导电柱在沟槽的一延伸方向上交替配置。此种半导体结构还包括多个导电线，设置在沟槽中，并位于支撑柱和导电柱上。每一导电线连接位于其下方的导电柱。
Description
技术领域
本发明是关于一种半导体结构及其制造方法。本发明特别是关于一种包括存储单元的半导体结构及其制造方法。
背景技术
为了减少体积、降低重量、增加功率密度和改善可携带性等等理由，发展出了三维的(3-D)半导体结构。此外，半导体装置中的元件和空间持续地被缩减。这可能导致一些问题。例如，在3-D存储装置的工艺中，可能为了存储单元和/或其他元件的建造而形成具有高深宽比的堆叠。这样的堆叠可能会因其高深宽比而弯曲或倒塌。因此，仍希望对于半导体结构及其制造方法有各种不同的改善。
发明内容
本发明是关于半导体结构及其制造方法，特别是关于包括存储单元的半导体结构及其制造方法。
根据一些实施例，一种半导体结构包括一基板和多个次阵列结构，次阵列结构设置在基板上并通过多个沟槽彼此分离。此种半导体结构包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个支撑柱和多个导电柱，设置在沟槽中。该些沟槽的每一个中的支撑柱和导电柱在沟槽的一延伸方向上交替配置。此种半导体结构还包括多个导电线，设置在沟槽中，并位于支撑柱和导电柱上。该些导电线的每一个连接位于其下方的导电柱。
根据一些实施例，一种半导体结构的制造方法包括下列步骤。首先，提供一起始结构。起始结构包括一基板和形成在基板上的一初步阵列结构。初步阵列结构包括一堆叠和穿过堆叠的多个主动结构。该些主动结构的每一个包括一通道层和形成在通道层和堆叠之间的一存储层。在配置成用于将初步阵列结构分离成多个次阵列结构的多个沟槽的多个预定沟槽位置形成多个支撑柱。该些预定沟槽位置的每一个中的支撑柱彼此分离。接着，在预定沟槽位置形成多个导电柱，使得该些预定沟槽位置的每一个中的导电柱和支撑柱在预定沟槽位置的一延伸方向上交替配置。在支撑柱和导电柱上形成多个导电线。
为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1A～图1C绘示根据实施例的一种半导体结构。
图2A～图13C绘示根据实施例的一种半导体结构的制造方法。
【符号说明】
102：基板
104：埋层
108：堆叠
110：导电层
112：高介电常数介电层
114：导电芯层
116：绝缘层
118：硬屏蔽层
120：主动结构
122：通道层
124：存储层
126：绝缘材料
128：导电接垫
130：存储单元
132：层间介电层
140：次阵列结构
150：沟槽
152：支撑柱
153：导电柱
154：导电中央部分
156：绝缘衬层
158：导电线
208：堆叠
210：牺牲层
212：高介电常数介电层
216：绝缘层
218：硬屏蔽层
232：层间介电层
250：预定沟槽位置
252：支撑柱
253：导电柱
254：导电中央部分
256：绝缘衬层
272：第一开口
274：光刻胶层
276：孔洞
278：第二开口
具体实施方式
以下将配合所附附图对于各种不同的实施例进行更详细的说明。所附附图只用于描述和解释目的，而不用于限制目的。为了清楚起见，元件可能并未依照实际比例绘示。此外，可能从附图中省略一些元件和/或元件符号。可以预期的是，一实施例中的元件和特征，能够被有利地纳入于另一实施例中，无需进一步的阐述。
根据实施例的一种半导体结构包括一基板和多个次阵列结构，次阵列结构设置在基板上并通过多个沟槽彼此分离。此种半导体结构包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个支撑柱和多个导电柱，设置在沟槽中。每一沟槽中的支撑柱和导电柱在沟槽的一延伸方向上交替配置。此种半导体结构还包括多个导电线，设置在沟槽中，并位于支撑柱和导电柱上。每一导电线连接位于其下方的导电柱。
请参照图1A～图1C，其示出这样的一半导体结构。在所附附图中，为了便于理解，半导体结构被绘示成3-D垂直通道与非(NAND)存储结构。
所述半导体结构包括一基板102。基板102可包括形成在其中和/或其上的结构和元件等等。例如，基板102可包括设置在其上的一埋层104。
所述半导体结构包括多个次阵列结构140，设置在基板102上。该些次阵列结构140通过多个沟槽150彼此分离。根据一些实施例，每一次阵列结构140可包括一堆叠108和穿过堆叠108的一或多个主动结构。虽然图1A～图1C绘示每一存储单元群包括二列的主动结构120的例子，实施例并不受限于此。堆叠108包括交替堆叠的多个导电层110和多个绝缘层116。在一些实施例中，每一导电层110包括二个高介电常数介电层112和设置在其间的一导电芯层114，如图1B所示。在这样的例子中，导电芯层114可由一金属材料形成。二个高介电常数介电层112可彼此连接。在一些其他的实施例中，每一导电层110可由单一层构成。在这样的例子中，导电芯层114可由掺杂多晶硅形成。在一些实施例中，堆叠108还包括一硬屏蔽层118，设置在导电层110和绝缘层116上。根据一些实施例，每一主动结构120可形成为柱状型态。在这样的例子中，每一主动结构120可包括一通道层122和设置在通道层122和堆叠108之间的一存储层124。在一些实施例中，每一主动结构120还包括一绝缘材料126，填充到由通道层122所形成的空间。在一些实施例中，每一次阵列结构140还包括一或多个导电接垫128，分别耦接到一或多个主动结构120。在一些实施例中，每一次阵列结构140还包括一层间介电层132，设置在堆叠108上。根据一些实施例，次阵列结构140可具有高深宽比。
所述半导体结构包括多个支撑柱152和多个导电柱153，设置在沟槽150中。每一沟槽150中的支撑柱152和导电柱153在沟槽150的一延伸方向(附图中的X方向)上交替配置。根据一些实施例，支撑柱152可由一绝缘材料形成，例如由一氧化物材料形成。根据一些实施例，每一导电柱153可包括一导电中央部分154和环绕导电中央部分154的一绝缘衬层156。所述半导体结构还包括多个导电线158，设置在沟槽150中，并位于支撑柱152和导电柱153上。每一导电线158连接位于其下方的导电柱153。在一些实施例中，导电线158和导电柱153是由相同的材料形成。
所述半导体结构包括多个存储单元130构成的一三维阵列。该些存储单元130包括多个存储单元群(附图中未加以指示)，分别设置在次阵列结构140中。更具体地说，设置在次阵列结构140的每一个中的存储单元群的存储单元130，能够通过堆叠108的导电层110和所述一或多个主动结构120之间的交点来定义。根据一些实施例，次阵列结构140的堆叠108的导电层110可配置成用于字线，次阵列结构140的导电接垫128可配置成用于位线，导电柱153和导电线158可配置成用于共同源极线。
现在说明根据实施例的一种半导体结构的制造方法。其包括下列步骤。首先，提供一起始结构。起始结构包括一基板和形成在基板上的一初步阵列结构。初步阵列结构包括一堆叠和穿过堆叠的多个主动结构。每一主动结构包括一通道层和形成在通道层和堆叠之间的一存储层。在配置成用于将初步阵列结构分离成多个次阵列结构的多个沟槽的多个预定沟槽位置形成多个支撑柱。每一预定沟槽位置中的支撑柱彼此分离。接着，在预定沟槽位置形成多个导电柱，使得每一预定沟槽位置中的导电柱和支撑柱在预定沟槽位置的一延伸方向上交替配置。在支撑柱和导电柱上形成多个导电线。
请参照图2A～图13C，其示出这样的一方法。为了便于理解，该方法被绘示成采用使用牺牲层的工艺来形成如图1A～图1C所示的半导体结构，其中所述牺牲层将在后续步骤中被导电层取代。以「B」和「C」所指示的附图分别为取自于由「A」所指示的附图中的B-B线和C-C线的剖面图。
如图2A～图2B所示，提供一基板102可包括形成在其中和/或其上的结构和元件等等。例如，基板102可包括设置在其上的一埋层104，如图2B所示。埋层104可由氧化物形成。在基板102上形成一堆叠208。堆叠208包括交替堆叠的多个牺牲层210和多个绝缘层216。牺牲层210可由氮化硅(SiN)形成。绝缘层216可由氧化物形成。在一些实施例中，如图2A～图2B所示，堆叠208还包括一硬屏蔽层218，形成在牺牲层210和绝缘层216上，其用于补偿膜应力和避免堆叠倒塌或弯曲。
如图3A～图3B所示，形成穿过堆叠208的多个主动结构120。更具体地说，在一些实施例中，可形成穿过堆叠208的多个孔洞。可对应地在孔洞的侧壁上形成多个存储层124。存储层可具有多层结构，例如ONO(氧化物/氮化物/氧化物)或ONONO(氧化物/氮化物/氧化物/氮化物/氧化物)等等。可对应地在存储层124上形成多个通道层122。通道层122也可形成在孔洞的底部上。通道层122可由多晶硅形成。可将一绝缘材料126填充到孔洞的剩余空间中。在一些实施例中，在孔洞中的绝缘材料126上形成多个导电接垫128。它们分别耦接到对应的主动结构120，特别是主动结构120的通道层122。接着，可在堆叠208和主动结构120上形成一层间介电层232。
如此一来，便形成所述「起始结构」。该起始结构包括一基板102和形成在基板102上的一初步阵列结构，其中初步阵列结构将在后续步骤中分离的包括多个次阵列结构140。初步阵列结构包括一堆叠208和穿过堆叠208的多个主动结构120。每一主动结构120包括一通道层122和形成在通道层122和堆叠208之间的一存储层124。在一些实施例中，初步阵列结构还包括多个导电接垫128，分别耦接到主动结构120。一些实施例中，初步阵列结构还包括一层间介电层232，形成在堆叠208上。
如图4A～图4B所示，在配置成用于将初步阵列结构分离成次阵列结构140的多个沟槽150的多个预定沟槽位置250形成多个第一开口272。如图5A～图5B所示，将一第一绝缘材料填充到第一开口272中。如果需要的话，可进行一平坦化工艺，例如一化学机械平坦化(chemical-mechanical planarization，CMP)工艺。第一绝缘材料是和用在牺牲层210的材料不同的材料。例如，第一绝缘材料可以是一氧化物材料，例如是由等离子体辅助工艺形成的一氧化物材料。如此一来，多个支撑柱252便形成在预定沟槽位置250，其中每一预定沟槽位置250中的支撑柱252彼此分离。
在形成支撑柱252之后，如图6A～图6C所示，在图5A～图5B的结构上形成一光刻胶层274。光刻胶层274包括多个孔洞276，对应到用于在预定沟槽位置250的剩余部分形成多个导电柱253(图12A～图12C)的多个第二开口278的形成。在一些实施例中，孔洞276暴露出部分的支撑柱252，以确保初步阵列结构在预定沟槽位置250中的部分将被完全移除。接着，如图7A～图7C所示，使用光刻胶层274，在预定沟槽位置250于支撑柱252之间形成所述多个第二开口278，例如是通过一刻蚀工艺。
在为了形成导电柱253而将一第一导电材料填充到第二开口278中之前，可使用第二开口278进行一以多个导电层110取代所述牺牲层210的工艺。如图8A～图8C所示，经由第二开口278第二开口移除牺牲层210，例如是通过使用热磷酸(H3PO4)的一刻蚀工艺。如图9A～图9C所示，在绝缘层116的上侧和下侧形成多个高介电常数介电层212。例如，可在图8A～图8C的结构上以共形的方式形成一高介电常数介电材料，如图9A～图9C所示。该高介电常数介电材料可为氧化铝(Al2O3)等等。接着，如图10A～图10C所示，将一第二导电材料填充到移除牺牲层210所产生的空间的剩余部分中。第二导电材料可以是钨(W)。如此一来，便形成如图1A～图1C所示的堆叠108。此外，并移除该高介电常数介电材料不需要的部分。
如图11A～图11C所示，可在第二开口278中使用一第二绝缘材料对应地形成多个绝缘衬层256。第二绝缘材料可以和用于形成支撑柱252的第一绝缘材料相同或不同。例如，第二绝缘材料可以是一氧化物材料。如图12A～图12C所示，将一第一导电材料填充到第二开口278中。如此一来，便形成导电柱253的导电中央部分254，其通过绝缘衬层256和导电层110隔绝。第一导电材料可以是钨(W)。从而，分别包括一绝缘衬层256和一导电中央部分254的导电柱253形成在预定沟槽位置250，使得每一预定沟槽位置250中的导电柱253和支撑柱252在预定沟槽位置250的一延伸方向(附图中的X方向)上交替配置。在一些实施例中，第一导电材料也用于在后续步骤形成多个导电线158。
如图13A～图13C所示，在支撑柱(252)和导电柱(253)上形成多个导电线158，例如是使用钨(W)。在一些实施例中，在支撑柱252的顶部部分形成多个导电连接层。因此，这些导电连接层和借此连接的导电柱253的顶部部分构成导电线158。支撑柱252和导电柱253的剩余部分即是如图1A～图1C所示的支撑柱152和导电柱153。在一些其他的实施例中，能够直接在支撑柱252和导电柱253上沉积多个导电线158。
之后，可进行其他典型用于制造半导体结构的工艺，像是后段(BEOL)工艺。例如，在BEOL工艺中，使用导电层110定义字线，使用导电接垫128定义位线，使用导电柱153和导电线158定义共同源极线，并通过字线和通道层122之间的交点来定义存储单元130。
在上述的方法中，由于形成支撑柱，且并未在工艺中直接形成长沟槽，因此能够提供机械性支撑给具有高深宽比的堆叠，从而能够避免该些堆叠的倾斜。再者，还能够避免由堆叠的倾斜所导致的在BEOL工艺中形成的接触件的位置偏差(dislocation)。虽然前述的例子是叙述使用3-D垂直通道NAND存储结构和采用使用牺牲层的方法，实施例并不受限于此。在这里叙述的概念，能够应用到其他其中会形成具有高深宽比的堆叠的半导体结构的制造方法及通过该些方法所制造出的半导体结构。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种半导体结构，其特征在于，包括：
一基板；
多个次阵列结构，设置在该基板上，并通过多个沟槽彼此分离；
多个存储单元构成的一三维阵列，其中该些存储单元包括多个存储单元群，分别设置在该些次阵列结构中；
多个支撑柱和多个导电柱，设置在该些沟槽中，其中该些沟槽的每一个中的该些支撑柱和该些导电柱在该些沟槽的一延伸方向上交替配置；以及
多个导电线，设置在该些沟槽中，并位于该些支撑柱和该些导电柱上，其中该些导电线的每一个连接位于其下方的该些导电柱。
2.根据权利要求1所述的半导体结构，其中该些支撑柱是由一氧化物材料形成。
3.根据权利要求1所述的半导体结构，其中该些导电柱的每一个包括一导电中央部分和环绕该导电中央部分的一绝缘衬层。
4.根据权利要求1所述的半导体结构，其中该些次阵列结构的每一个包括：
一堆叠，包括交替堆叠的多个导电层和多个绝缘层；以及
一或多个主动结构，穿过该堆叠，该一或多个主动结构的每一个包括：
一通道层；及
一存储层，设置在该通道层和该堆叠之间；
其中设置在该些次阵列结构的每一个中的该存储单元群的该些存储单元，是通过该堆叠的该些导电层和该一或多个主动结构之间的交点来定义。
5.根据权利要求4所述的半导体结构，其中该些导电层的每一个包括二个高介电常数介电层和设置在其间的一导电芯层。
6.根据权利要求4所述的半导体结构，其中该些次阵列结构的每一个还包括：
一或多个导电接垫，分别耦接到该一或多个主动结构；
其中该些次阵列结构的该些堆叠的该些导电层是配置成用于字线，该些次阵列结构的该些导电接垫是配置成用于位线，该些导电柱和该些导电线是配置成用于共同源极线。
7.一种半导体结构的制造方法，其特征在于，包括：
提供一起始结构，其中该起始结构包括一基板和形成在该基板上的一初步阵列结构，该初步阵列结构包括一堆叠和穿过该堆叠的多个主动结构，该些主动结构的每一个包括一通道层和形成在该通道层和该堆叠之间的一存储层；
在配置成用于将该初步阵列结构分离成多个次阵列结构的多个沟槽的多个预定沟槽位置形成多个支撑柱，其中该些预定沟槽位置的每一个中的该些支撑柱彼此分离；
在该些预定沟槽位置形成多个导电柱，使得该些预定沟槽位置的每一个中的该些导电柱和该些支撑柱在该些预定沟槽位置的一延伸方向上交替配置；以及
在该些支撑柱和该些导电柱上形成多个导电线。
8.根据权利要求7所述的制造方法，
其中形成该些支撑柱的步骤包括：
在该些预定沟槽位置形成多个第一开口；以及
将一第一绝缘材料填充到该些第一开口中；且
其中形成该些导电柱的步骤包括：
在形成该些支撑柱之后，在该些预定沟槽位置于该些支撑柱之间形成多个第二开口；
在该些第二开口中使用一第二绝缘材料对应地形成多个绝缘衬层；以及
将一第一导电材料填充到该些第二开口中。
9.根据权利要求8所述的制造方法，其中该堆叠包括交替堆叠的多个牺牲层和多个绝缘层，该制造方法还包括：
以多个导电层取代该些牺牲层，包括：
经由该些第二开口移除该些牺牲层；
在该些绝缘层的上侧和下侧形成多个高介电常数介电层；以及
将一第二导电材料填充到移除该些牺牲层所产生的空间的剩余部分中。
10.根据权利要求9所述的制造方法，其中该初步阵列结构还包括：
多个导电接垫，分别耦接到该些主动结构；
其中该些导电层是配置成用于字线，该些导电接垫是配置成用于位线，该些导电柱和该些导电线是配置成用于共同源极线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710130101.4A CN108538841B (zh) | 2017-03-06 | 2017-03-06 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710130101.4A CN108538841B (zh) | 2017-03-06 | 2017-03-06 | 半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538841A true CN108538841A (zh) | 2018-09-14 |
| CN108538841B CN108538841B (zh) | 2020-10-27 |
Family
ID=63489660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710130101.4A Active CN108538841B (zh) | 2017-03-06 | 2017-03-06 | 半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538841B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896666A (zh) * | 2019-06-17 | 2020-03-20 | 长江存储科技有限责任公司 | 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 |
| WO2020252892A1 (en) * | 2019-06-17 | 2020-12-24 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in slit structures and method for forming the same |
| US11114458B2 (en) | 2019-06-17 | 2021-09-07 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
| US11183512B2 (en) | 2019-06-17 | 2021-11-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device |
| US11251195B2 (en) | 2019-06-17 | 2022-02-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device without gate line slits and method for forming the same |
| KR102663503B1 (ko) * | 2019-06-17 | 2024-05-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637692A (zh) * | 2011-02-10 | 2012-08-15 | 旺宏电子股份有限公司 | 快闪存储器结构及其制造与操作方法 |
| US8426294B2 (en) * | 2009-03-03 | 2013-04-23 | Macronix International Co., Ltd. | 3D memory array arranged for FN tunneling program and erase |
| CN103872049A (zh) * | 2012-12-17 | 2014-06-18 | 旺宏电子股份有限公司 | 半导体装置及半导体装置的制造方法 |
-
2017
- 2017-03-06 CN CN201710130101.4A patent/CN108538841B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8426294B2 (en) * | 2009-03-03 | 2013-04-23 | Macronix International Co., Ltd. | 3D memory array arranged for FN tunneling program and erase |
| CN102637692A (zh) * | 2011-02-10 | 2012-08-15 | 旺宏电子股份有限公司 | 快闪存储器结构及其制造与操作方法 |
| CN103872049A (zh) * | 2012-12-17 | 2014-06-18 | 旺宏电子股份有限公司 | 半导体装置及半导体装置的制造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896666A (zh) * | 2019-06-17 | 2020-03-20 | 长江存储科技有限责任公司 | 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 |
| WO2020252892A1 (en) * | 2019-06-17 | 2020-12-24 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in slit structures and method for forming the same |
| US11094712B2 (en) | 2019-06-17 | 2021-08-17 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in slit structures and method for forming the same |
| US11114458B2 (en) | 2019-06-17 | 2021-09-07 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
| US11183512B2 (en) | 2019-06-17 | 2021-11-23 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional memory device with support structure and resulting three-dimensional memory device |
| CN113745235A (zh) * | 2019-06-17 | 2021-12-03 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
| US11251195B2 (en) | 2019-06-17 | 2022-02-15 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device without gate line slits and method for forming the same |
| JP2022537085A (ja) * | 2019-06-17 | 2022-08-24 | 長江存儲科技有限責任公司 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
| JP2022537237A (ja) * | 2019-06-17 | 2022-08-25 | 長江存儲科技有限責任公司 | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
| US11716850B2 (en) | 2019-06-17 | 2023-08-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
| US11765897B2 (en) | 2019-06-17 | 2023-09-19 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device without gate line slits and method for forming the same |
| JP7427685B2 (ja) | 2019-06-17 | 2024-02-05 | 長江存儲科技有限責任公司 | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
| JP7427686B2 (ja) | 2019-06-17 | 2024-02-05 | 長江存儲科技有限責任公司 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
| US11963356B2 (en) | 2019-06-17 | 2024-04-16 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device without gate line slits and method for forming the same |
| CN113745235B (zh) * | 2019-06-17 | 2024-04-26 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
| KR102663503B1 (ko) * | 2019-06-17 | 2024-05-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538841B (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11792989B2 (en) | Word line structure of three-dimensional memory device | |
| CN110364536B (zh) | 三维存储器的制造方法以及三维存储器 | |
| US10032666B2 (en) | Semiconductor memory device and method of fabricating the same | |
| CN108538841A (zh) | 半导体结构及其制造方法 | |
| US9985045B2 (en) | Semiconductor structure | |
| CN102683291A (zh) | 制造3d非易失性存储器件的方法 | |
| CN103426824A (zh) | 制造非易失性存储器件的方法 | |
| KR20140025054A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN108598085A (zh) | 三维存储器及其制备方法、在凹陷结构上制作漏极的方法 | |
| CN112466881A (zh) | 三维存储器及其制备方法 | |
| US8815655B2 (en) | Method for manufacturing semiconductor device | |
| CN109686738A (zh) | 形成三维存储器的方法以及三维存储器 | |
| CN111009528B (zh) | 三维半导体存储器装置 | |
| US20180261621A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN106920799B (zh) | 半导体结构及其制造方法 | |
| JP2021034488A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US20200020711A1 (en) | Memory device and method of fabricating the same | |
| TWI587453B (zh) | 半導體結構及其製造方法 | |
| TWI616986B (zh) | 半導體結構及其製造方法 | |
| CN112420717A (zh) | 三维存储器及其制造方法 | |
| US20190280103A1 (en) | Semiconductor structure and method for manufacturing the same | |
| US9461062B1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI567948B (zh) | 三維堆疊半導體結構及其製造方法 | |
| US11991882B2 (en) | Method for fabricating memory device | |
| CN109524415B (zh) | 三维存储器的制造方法及三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |