CN108538834A - 高电阻率基底上的双极型晶体管 - Google Patents

高电阻率基底上的双极型晶体管 Download PDF

Info

Publication number
CN108538834A
CN108538834A CN201810295076.XA CN201810295076A CN108538834A CN 108538834 A CN108538834 A CN 108538834A CN 201810295076 A CN201810295076 A CN 201810295076A CN 108538834 A CN108538834 A CN 108538834A
Authority
CN
China
Prior art keywords
resistivity
low
trap
distance
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810295076.XA
Other languages
English (en)
Other versions
CN108538834B (zh
Inventor
M.J.麦克帕特林
M.M.多尔蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/536,662 external-priority patent/US20140001608A1/en
Priority claimed from US13/536,743 external-priority patent/US20140001602A1/en
Priority claimed from US13/536,609 external-priority patent/US20140001567A1/en
Priority claimed from US13/536,630 external-priority patent/US9761700B2/en
Priority claimed from US13/536,749 external-priority patent/US9048284B2/en
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN108538834A publication Critical patent/CN108538834A/zh
Application granted granted Critical
Publication of CN108538834B publication Critical patent/CN108538834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种用于利用被布置在基底的高电阻率区域上或其上面的一个或多个双极型晶体管处理射频(RF)信号的系统和方法。基底例如可以包括块状硅，所述块状硅的至少部分具有高电阻率特性。例如，块状基底可以具有大于500Ohm*cm的电阻率，诸如在1kOhm*cm左右。在某些实施例中，双极型器件的一个或多个由被配置为减少谐波效应和其它干扰的低电阻率注入物围绕。

Description

高电阻率基底上的双极型晶体管
本申请是申请日为2013年6月25日、申请号为201380040230.4、发明 名称为《高电阻率基底上的双极型晶体管》的发明专利申请的分案申请。
技术领域
本公开总地涉及电子领域，并且更具体地，涉及射频前端模块。
背景技术
射频(RF)是通常用于产生和检测无线电波的一定范围的电磁辐射的频 率的常用术语。这样的范围可以从大约30kHz到300GHz。无线通信装置通 常包括用于处理或调节在输入或输出频率或信号端口处的RF信号的前端电 路。RF前端模块可以是与无线装置相关联的接收器、发送器或收发器系统 的组件。
RF前端设计可以包括多个考虑因素，包括复杂性、基底兼容性、性能 和集成性。
发明内容
这里所公开的某些实施例提供半导体裸芯，所述半导体裸芯包括具有高 电阻率部分的硅基底以及被布置在所述硅基底上、在所述高电阻率部分上面 的双极型晶体管。
这里所公开的某些实施例提供制造半导体裸芯的方法，所述半导体裸芯 包括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上形 成一个或多个双极型晶体管。
这里所公开的某些实施例提供射频(RF)模块，所述射频(RF)模块 包括被配置为容纳多个组件的封装基底以及被安装在所述封装基底上的裸 芯，所述裸芯具有：高电阻率基底部分；包括被布置在所述高电阻率基底部 分上面的SiGe双极型晶体管的功率放大器；以及一个或多个无源器件。所 述RF模块还可以包括被配置为在所述裸芯和所述封装基底之间提供电连接 的多个连接器。
这里所公开的某些实施例提供半导体裸芯，所述半导体裸芯包括具有高 电阻率部分的硅基底以及被布置在所述硅基底上、在所述高电阻率部分上面 的FET晶体管。
这里所公开的某些实施例提供制造集成的前端模块的方法，所述方法包 括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上或上 面形成一个或多个FET晶体管。
这里所公开的某些实施例提供射频(RF)模块，所述射频(RF)模块 包括被配置为容纳多个组件的封装基底以及被安装在所述封装基底上的裸 芯，所述裸芯具有：高电阻率基底部分；包括被布置在所述高电阻率基底部 分上面的FET晶体管的开关；以及一个或多个无源器件。所述RF模块还可 以包括被配置为在所述裸芯和所述封装基底之间提供电连接的多个连接器。
这里所公开的某些实施例提供半导体裸芯，所述半导体裸芯包括具有高 电阻率部分的硅基底；被布置在所述基底上、在所述高电阻率部分上面的有 源RF器件；以及至少部分围绕所述RF器件的低电阻率阱，所述低电阻率 阱被布置为离开所述RF器件第一距离。
某些实施例提供制造半导体裸芯的方法，所述方法包括提供高电阻率块 状硅基底的至少一部分；在所述高电阻率基底上面形成一个或多个有源RF 器件；以及在所述块状基底的顶表面上离开所述RF器件第一距离注入低电 阻率阱。
这里所公开的某些实施例提供半导体晶片，所述半导体晶片包括：具有 位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底；至少部分被 布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域；被布置在顶 表面的附近并且位于与所述顶平面平行的平面中的第二杂质类型的低电阻 率外延层；以及被布置在所述顶表面附近并且延伸到所述顶平面下面的第一 杂质类型的低电阻率阱，所述低电阻率阱的位置离开所述子集电极区域一段 距离。
这里所公开的某些实施例提供半导体晶片，所述半导体晶片包括：具有 位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底；掺杂的漏极 区域和掺杂的源极区域，其中所述漏极区域和源极区域的每一个是第二杂质 类型并且延伸到所述顶平面下面；被布置在顶表面的附近并且位于与所述顶 平面平行的平面中的第二杂质类型的低电阻率外延层；以及被布置在所述顶 表面附近并且延伸到所述顶平面下面的第一杂质类型的低电阻率阱，所述低 电阻率阱的位置离开所述所述漏极区域和源极区域两者至少一段距离。
某些实施例提供将所有必要的和期望的所述前端电路的构造块的功能 性集成到单个具有高电阻率基底的特征的BiCMOS技术平台上。例如，可以 利用具有高电阻率层的SiGe BiCMOS技术完全地集成FEM。
这里所公开的某些实施例提供具有高电阻率部分的硅基底以及被布置 在所述基底上、在所述高电阻率部分上面的SiGe双极型晶体管。
这里所公开的某些实施例提供制造集成的前端模块的方法。所述方法可 以包括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上 形成一个或多个双极型晶体管。
这里所公开的某些实施例提供包括硅基底的半导体裸芯，所述硅基底包 括高电阻率部分并且被配置为容纳多个组件。所述裸芯还可以包括被布置在 所述基底上的RF前端电路，所述RF前端电路包括被布置在高电阻率部分 上面的SiGe双极型晶体管。
这里所公开的某些实施例提供射频(RF)模块，所述射频(RF)模块 包括：被配置为容纳多个组件的封装基底；被安装在所述封装基底上的裸芯， 所述裸芯具有高电阻率基底部分；开关；包括被布置在所述高电阻率基底部 分上面的SiGe双极型晶体管的功率放大器；以及一个或多个无源器件；以 及被配置为在所述裸芯和所述封装基底之间提供电连接的多个连接器。
这里所公开的某些实施例提供RF器件，所述RF器件包括被配置为处 理RF信号的处理器；被布置在具有高电阻率部分的基底上的RF前端电路， 所述RF前端电路包括开关、一个或多个无源器件和包括布置在高电阻率部 分上面的SiGe双极型晶体管的功率放大器；以及与RF前端电路的至少一部 分通信的天线以促进所述RF信号的发送和接收。
附图说明
各种实施例为了说明的目的被描绘在附图中，而绝不应当被解释为限制 本发明的范围。另外，不同的公开的实施例的各种特征可以被结合以形成额 外的实施例，所述额外的实施例是本公开的一部分。贯穿附图，参考标号可 以被重复使用以表示所指代的元件之间的对应性。
图1是示出根据本公开的一个或多个特征的无线装置的实施例的框图。
图2示出根据本公开的一个或多个特征的RF模块的实施例。
图3A示出根据本公开的一个或多个特征的功率放大器模块的实施例的 框图。
图3B示出根据本公开的一个或多个特征的功率放大器的实施例的示意 图。
图4示出根据本公开的一个或多个特征的前端模块的框图。
图5A示出根据本公开的一个或多个特征的形成在低电阻率块状硅基底 上的双极型晶体管的实施例的截面视图。
图5B示出根据本公开的一个或多个特征的形成在高电阻率块状硅基底 上的双极型晶体管的截面视图。
图5C示出根据本公开的一个或多个特征的具有在其上布置的多个电子 器件的基底的实施例。
图5D示出根据本公开的一个或多个特征的具有在其上布置的电子器件 的基底的实施例。
图5E示出根据本公开的一个或多个特征的被布置在高电阻率基底上面 的传输线的截面视图。
图5F示出根据本公开的一个或多个特征的形成在低电阻率块状硅基底 上的FET晶体管的截面视图。
图5G示出根据本公开的一个或多个特征的形成在高电阻率块状硅基底 上的FET晶体管的截面视图。
图6示出根据本公开的一个或多个特征的用于在集成的FEM装置中实 现高电阻率基底的处理的流程图。
图7A-7B示出根据本公开的一个或多个特征的前端模块的实施例的示 例布局。
图8示出根据本公开的一个或多个特征的双频带前端模块的实施例。
图9示出根据本公开的一个或多个特征的集成的前端模块的示意图。
图10A和10B示出根据本公开的一个或多个特征的用于前端模块的共 存滤波器的实施例。
图11是示出与802.11ac无线通信标准相关联的增益和抑制(rejection) 规范的曲线图。
图12A-12D示出根据本公开的一个或多个特征的用于前端模块的封装 配置的实施例。
具体实现方式
这里所公开的是与集成的RF前端模块(FEM)有关的示例配置和实施 例，所述RF前端模块诸如完全集成的FEM。例如，公开了可以使能新兴的 高吞吐率的802.11ac WLAN应用的集成的SiGe BiCMOS FEM的实施例。
如上所讨论的，RF FEM被结合进各种类型的无线装置中，所述无线装 置包括计算机网络无线电装置、蜂窝电话、PDA、电子游戏装置、安全和监 控系统、多媒体系统以及包括无线LAN(WLAN)无线电装置的其它电子 装置。在过去的十年里，在WLAN无线电装置的演进中存在过许多主要趋 势。例如，随着对更高数据率的通信的增长的需求，多输入、多输出(MIMO) 技术已经被广泛采用以将数据率从单输入单输出(SISO)操作的54Mbps提 高到双码流MIMO操作的108Mbps甚至更多。在另一示例中，为避免与 2.4-2.5GHz频带(即，2GHz频带、2.4GHz频带、g频带)(其对54Mbps操 作仅有3个信道)相关联的带宽拥塞，已经越来越多地采用双频带(g频带 和a频带)WLAN配置。a频带(即，5GHz频带、5.9Ghz频带)WLAN通 常使用从4.9到5.9GHz的信号进行操作，这提供了可用信道的数量的增加。 在再一示例中，对无线电前端设计来说，前端模块(FEM)或前端IC(FEIC) 通常是优选的设计实现方式。FEM或FEIC不仅简化无线电前端电路的RF 设计，还极大地减少在紧凑的无线电装置中的布局的复杂性。对于在便携式 电子装置和MIMO无线电装置中嵌入的WLAN无线电装置，FEM和FEIC显示对于复杂的RF电路设计的集成化的优势。
新兴的IEEE 802.11ac标准是提供6GHz以下(通常被称为5GHz频带) 的高吞吐率的WLAN的无线计算机网络标准。此规范可以使能至少1千兆比 特每秒的多基站WLAN吞吐率以及至少500兆比特每秒(500Mbit/s)的最 大单一链接吞吐率。802.11ac芯片集可以应用在WiFi路由器和消费电子装 置中，以及用于智能电话应用处理器的低功率802.11ac技术中。与先前的标 准相比，除其他以外，802.11ac技术可以提供下述技术的优势的一个或多个： 更宽的信道带宽(例如，80MHz和160MHz信道带宽相比于在802.11n中的 最大40MHz)；更多的MIMO空间码流(例如，支持多达8的空间码流相比 于802.11n中的4的空间码流)；多用户MIMO，以及高密度调制(多达 256QAM)。基于单链接和多基站的增强，这样的优势可以允许向在整个家 中的多个客户同时流传输HD视频、大数据文件的快速同步和备份、无线显示、大的校园/礼堂部署以及生成车间自动化。
用于在具有无线通信功能的装置中使用的FEM可以包括两个或多个集 成电路，每个电路具有集成在其中并且被放置在基底或裸芯上的一个或多个 功能性构造块。作为示例，在双频带WiFi系统的上下文中，5GHz功率放大 器、2.4GHz功率放大器、分立开关和其它组件可以被装配到半导体裸芯上 以实现FEM系统。可替换地，两个或多个半导体裸芯可以被装配到一个FEM 系统中，其中，两个裸芯很可能包括不同的半导体技术(例如，GaAs HBT和CMOS)，其中，不同的技术的每一个可以相对于其它技术提供某些性能 优势。尽管这里在2.4GHz和5GHz频带的上下文中公开了某些实施例，但 是应理解的是，本公开的多个方面可以被应用到任何合适的或可行的频率频 带。例如，某些实施例提供在60GHz无线电频带处或其附近操作的集成的 FEM。在更高频率处的操作可以提供增加的传输带宽。
对于在单个FEM内部结合多个裸芯的系统，装配复杂性、组件面积、 成本、封装高度(例如，因为在FEM中裸芯到裸芯的接合，取决于所实现 的接合的类型)以及总产能(yield)可以是重要的考虑因素。因此，所期望 的是将FEM的功能性构造块的一些或全部以解决制造成本、复杂性、产能、 组件大小和可靠性问题的方式集成到单个半导体裸芯中。
将FEM的多个功能性构造块集成到一个半导体裸芯中可以引起某些混 乱，因为所使用的特定的半导体技术的某一方面对于一个或多个特定的块可 能不够理想。例如，利用基于砷化镓(GaAs)的平台(例如，GaAs HBT) 的FEM，可以很好地合适于RF功率放大，而对低损耗、高隔离的开关的集 成可能不具有满意的功能性特性。相反，用于控制的控制器可以优选地或者 理想地在硅CMOS技术平台中被完成，所述控制器用于控制例如开关的功 能性位置，或者控制在一组放大器装置之中的哪一个被使能。一般来说，每 个技术平台可以对在给定模块中的每个构造块带来某些优点和/或缺点。此 外，甚至识别使得集成一个或多个特定构造块不够理想的半导体技术平台的 那些方面可能都是有挑战性的。
SiGe BiCMOS技术是可以用于提供用于FEM组件的完整的功能性集成 的平台的半导体技术平台。例如，在某些实施例中，SiGe双极型晶体管和 CMOS FET技术可以连同可能的其它类型的电路元件(诸如电容器、电阻器、 互连金属化等)而结合在一起。
可以与基于SiGe的器件或组件的设计相关的一个考虑因素是通常与这 样的基底相关联的相对较低的电阻率，这样的基底在某些情况中可能不能提 供在其上构建FEM系统的一个或多个元件的理想的基底。例如，低电阻率 基底可以与其上面布置的技术元件相互影响而劣化那些元件的个体的性能。 此外，在一些情况中，低电阻率基底可以将某些技术元件中的RF信号能量 吸收和转换为热或其它谐波RF信号。例如，因为向在下面的基底的信号的 损耗和/或散射效应(例如，与频率有关的损耗和相移)，在低电阻率基底上 面的传输线元件在传输RF信号时的效率可能较低。此外，在集电极和SiGe 双极型晶体管下面或周围和基底之间的结的寄生电容值可以对与所期望的 放大的RF输入信号有关的所不期望的谐波信号的产生具有显著的影响。同 样地，在三阱NMOS开关中使用的寄生的n阱到基底的结可以产生不期望 的谐波信号。因此，这样的寄生的基底结对产生谐波信号的影响的识别和相 互关系，以及利用基底工程减轻其影响，可以极大地影响利用SiGe技术构 建的FEM的整体性能。因此，所期望的是集成的FEM设计解决下述目标的 一个或多个：实现低损耗无源匹配组件；实现低NPN基底结电容(Cjs)以 通过有效的谐波终止阻抗增强NPN效率和线性性能；实现低NFET Cjs以通 过隔离和/或防止在下面的基底结的整流消除基底损耗贡献并增强线性；以及 通过基底隔离消除或减少器件基底反馈。如这里所述，某些实施例通过利用被布置在一个或多个SiGe BiCMOS技术元件下面、附近和/或支持一个或多 个SiGe BiCMOS技术元件的高电阻率层提供基于SiGe的FEM的改善的性 能。
如这里所讨论的，根据本公开的某些方面，更高的电阻率的基底可以导 致显著地抑制谐波信号的幅度的器件基底结。例如，更高的电阻率的基底可 以产生具有更宽耗尽区的结并且从而降低每单位面积的电容。使用施加的影 响器件基底结的信号的这样的电容的调制可以显著地少于用传统的‘更低的 电阻率’的基底。相应地，更少的结电容调制可以导致附接到各种电路器件 的寄生元件具有增加的静态行为以及更少的对信号失真的整体影响的系统。
这里所公开的某些实施例提供逐渐更便宜和更小的组件大小的WiFi FEM，同时降低设计挑战并提供功能性集成的益处。将FEM的所有必要的 和/或期望的构造块的功能性集成到单个SiGe BiCMOS技术平台可以具有高 电阻率基底的特征并且可以对上述提出的问题的一个或多个提供解决方案。 如下所述的实现方式可以以将与例如电路中的2.4和5GHz信号两者相关联 的RF信号的损耗、信号散射和/或有源技术元件的寄生结电容最小化的方式 实现。在其它技术(诸如CMOS或双极型技术)中的在有源半导体技术元 件下面、附近和/或支持有源半导体技术元件的高电阻率层或基底的实现方式 可以提供类似于通常与SiGe BiCMOS技术相关联的益处。
如下将更加详细地讨论的，结合高电阻率块状基底利用SiGe BiCMOS 技术的集成的FEM的某些实施例可以简化某些802.11a/b/g/n/ac WLAN装置 的前端电路设计，并且可以相比于某些其它解决方案提供下述改善的一个或 多个，将在下面更加详细地描述其中的一些：将功能性FEM构造块结合在 单个裸芯中可以允许减少成本、基底面积、封装大小和高度以及装配复杂性； 利用单个半导体技术平台可以以减少设计挑战的方式提供各种功能块的输 入和输出阻抗以及对应的匹配网络的改善的调节；双极型和MOSFET晶体 管的寄生结电容的周长和面积的减少可以减少这样的结产生的谐波信号的 幅度；与基底相关联的损耗的减少可以改善三阱CMOS FET开关的插入损 耗；与在基底中的RF信号损耗有关的幅度和频率两者的减少可以允许设计 出具有一次通过成功的更加可预测的RF电路；与RF信号相移有关的幅度 和频率两者的减少可以允许在RF放大器中实现更加可预测的谐波阻抗终 止；在有源晶体管下面的寄生结的幅度的减少可以提高在各个偏置点处的 AC增益；利用高电阻率(HR)注入物(下面将关于图5A-5G更加详细地 讨论)以引入高电阻率基底可以在SiGe技术上允许用于相移器、振荡器、 低噪声放大器、驱动放大器、功率放大器(多模式、多路径及其它)和/或滤 波器的更高的Q的无源组件；并且改善的芯片内部的连接可以允许更加优化 的功能块的布置以满足特定的封装引脚设计。
图1示出根据本公开的一个或多个方面的无线装置100的实施例。本公 开的应用不限于无线装置并且可以被应用到包括RF前端电路的任何类型的 电子装置。在SiGeBiCMOS处理的上下文中的高电阻率基底的应用可以实 现将受益于器件基底电容(例如，电缆线驱动器、激光驱动器等)的减少以 及减少的诸如谐波的二阶调制效应的各种类型的电路。无线装置100可以包 括RF模块120。在某些实施例中，RF模块120包括多个信号处理组件。例 如，RF模块120可以包括用于遵照一个或多个无线数据传输标准对信号放 大和/或滤波的分立组件，所述无线数据传输标准诸如GSM、WCDMA、LTE、 EDGE、WiFi等。
RF模块120可以包括收发器电路。在某些实施例中，RF模块120包括 多个收发器电路，诸如提供关于符合一个或多个不同的无线数据通信标准的 信号的操作。收发器电路可以用作确定或设置RF模块120的一个或多个组 件的操作模式的信号源。可替换地，或者另外，基带电路150，或者能够提 供一个或多个信号到RF模块120的一个或多个其它组件可以用作被提供到 RF模块120的信号源。在某些实施例中，除了其它可能的事物以外，RF模 块120可以包括数字到模拟转换器(DAC)、用户接口处理器和/或模拟到数 字转换器(ADC)。
RF模块120被电耦接到基带电路150，所述基带电路150处理与由一个 或多个天线(例如，95、195)接收的和/或发送的信号相关联的无线电功能。 这样的功能例如可以包括信号调制、编码、无线电频移或者其它功能。基带 电路150可以与实时操作系统结合操作以便提供与定时相关的功能。在某些 实施例中，基带电路150包括或连接到中央处理器。例如，基带电路150和 中央处理器可以组合(例如，单个集成电路的部分)，或者可以是独立的模 块或装置。
基带电路150直接或间接地连接到存储器模块140，所述存储器模块140 包括易失性和/或非易失性存储器/数据存储器、装置或介质的一个或多个。 可以被包括在存储器模块140中的存储装置的类型的示例包括闪存，所述闪 存诸如NAND闪存、DDR SDRAM、移动DDRSRAM或包括诸如硬盘驱动 器的磁介质的任何其它合适类型的存储器。此外，被包括在存储器模块140 中的存储器的大小可以基于一个或多个条件、因素或设计偏好而改变。例如，存储器模块140可以包含近似256MB，或者任何其它合适的大小，诸如1GB 或更多。被包括在无线装置100中的存储器的大小可以例如取决于成本、物 理空间分配、处理速度等因素。
无线装置100包括电力管理模块160。除了其它可能的事物以外，电力 管理模块160包括电池或其它电源。例如，电力管理模块可以包括一个或多 个锂离子电池。另外，电力管理模块160可以包括用于管理从电源到无线装 置100的一个或多个区域的电力流的控制器模块。尽管电力管理模块160可 以在这里被描述为除了电力管理控制器还包括电源，但如这里所使用的术语 “电源”和“电力管理”可以指电力供应、电力管理之一或两者，或者任何 其它与电力有关的装置或功能。
无线装置100可以包括一个或多个音频组件170。示例组件可以包括一 个或多个扬声器、耳机、耳机插孔和/或其它音频组件。此外，音频组件模块 170可以包括音频压缩和/或解压缩电路(即，“编码译码器”)。除了其它可 能的事物之外，可以包括音频编码译码器，所述音频编码译码器用于为传输、 存储或加密而编码信号，或者用于为回放或编辑而解码。
无线装置100包括连接性电路130，所述连接性电路130包括在接收和/ 或处理来自一个或多个外部源的数据中使用的一个或多个装置。为此，连接 性电路130可以连接到一个或多个天线195。例如，连接性电路130可以包 括一个或多个功率放大器装置，每个功率放大器装置连接到天线。例如，天 线195可以被用于遵照一个或多个通信协议的数据通信，所述通信协议诸如 WiFi(即，遵照IEEE 802.11标准族的一个或多个)或蓝牙。所期望的是多 个天线和/或功率放大器可以提供遵照不同的无线通信协议的信号的发送/接 收。除了其它可能的事物之外，连接性电路130可以包括全球定位系统(GPS) 接收器。
连接性电路130可以包括一个或多个其它通信入口或装置。例如，无线 装置100可以包括用于通过数据通信信道与串行总线(USB)、迷你型USB、 微型USB、安全数字(SD)、迷你型SD、微型SD、用户身份识别模块(SIM) 或其它类型的装置连接的物理插槽或端口。
无线装置100包括一个或多个额外组件180。这样的组件的示例可以包 括诸如LCD显示器的显示器。显示器可以是触屏显示器。此外，无线装置 100可以包括显示器控制器，所述控制器可以独立于基带电路150和/或单独 的中央处理器或者与基带电路150和/或单独的中央处理器集成。可以被包括 在无线装置100中的其它示例组件可以包括一个或多个相机(例如，具有 2MP、3.2MP、5MP或其它分辨率的相机)、罗盘、加速计或其它功能性装 置。
上面结合图1和无线装置100描述的组件被提供作为示例，并且是非限 制性的。此外，各种所示的组件可以被组合为更少的组件或者分立为额外的 组件。例如，基带电路150可以与RF模块120至少部分组合。作为另一个 示例，RF模块120可以被分开为单独的接收器和发送器部分。
图2提供诸如上面关于图1所示的RF模块的RF模块的实施例。RF模 块220包括连接到天线295的开关202。天线295可以在RF模块220和外 部源之间接收和/或发送无线信号。在某些实施例中，开关202被配置为通过 开关202选择无线信号的传播路径。在某些实施例中，开关202的第一配置 连接天线和RF模块220的接收器部分之间的路径。RF模块的接收器部分例 如可以包括带通滤波器(BPF)209，所述带通滤波器是使在某个范围或频带 内的频率通过，并且抑制或衰减在该范围之外的频率的装置。BPF 209可以 被配置为对应于所期望的操作的信道滤掉不需要的RF信号的频谱。在某些 实施例中，RF模块的接收器部分包括双频带功能，其中，接收器信号被分 为对应于不同操作的信道的多个接收器路径(未示出)。
接收的信号从带通滤波器被提供到低噪声放大器(LNA)206，所述低 噪声放大器用于放大接收的信号。作为被用于放大可能非常微弱的信号的电 子放大器，LNA 206可以是所期望的，以便放大由天线295捕捉的可能相对 微弱的信号。尽管LNA被描述为被布置在接收器路径中的BPF 204之后的 一点处，但是LNA 206可以被布置在接收器路径中的任何合适的位置处。 LNA 206可以被布置为在BPF 204之后以便避免放大带外信号。在某些实施例中，LNA 206被布置在相对靠近天线295以便减少馈线中的损耗，该损耗 否则可能降低接收器的灵敏度。
信号可以从LNA 206被提供到混频器208，并且进一步被提供到模拟到 数字转换器(ADC)210。混频器208是将接收的RF信号转换为用于由基 带模块处理的中间频率的非线性电路。混频器208可以被配置为从施加给它 的两个信号中产生新的频率，所述两个信号是诸如接收的RF信号以及来自 锁相环(PLL)模块226的信号，所述来自锁相环(PLL)模块226的信号 是诸如由与PLL 226结合地操作的本地振荡器产生的信号。所期望的是ADC 210可以将接收的RF信号转换为用于基带处理的数字信号。数字信号可以 由ADC通过数字控制接口228提供到无线装置的一个或多个组件。
当开关202被置于操作的发送模式中时，在天线和RF模块220的收发 器部分之间的路径被使能。信号可以诸如从基带处理器或其它模块通过数字 控制接口228被提供给RF模块。例如，信号可以被提供给数字到模拟转换 器(DAC)218，所述DAC用于将接收的信号转换为用于由RF模块发送的 模拟信号。转换的模拟信号可以被传送到混频器模块216，并且进一步被传 送到功率放大器模块214，所述功率放大器模块214放大将被发送的信号。 将在下面参考图3A和3B更加详细地描述功率放大器(PA)模块214。功 率放大器可以被耦接到检测功率放大器模块中呈现的信号功率的检测器。将 被发送的信号可以被传送到低通滤波器(LPF)212，所述低通滤波器从发送 的信号中滤掉噪声和其它不期望的频率。在某些实施例中，LPF 212在发送 器路径中被布置在PA 214之前以便避免放大不期望的信号。信号由RF模块 220利用天线295被发送。
RF模块220还可以包括用于控制RF模块的各种元件的操作的一个或多 个控制模块222。控制模块222可以包括诸如频带选择逻辑、开关控制逻辑 和/或放大器使能逻辑的控制功能。
图3是可以结合在图2所示的RF模块220、图1的RF模块120中的功 率放大器(PA)模块314的实施例的框图。PA模块314被示出为多级PA 模块。虽然模块314包括两级，但是根据这里所公开的一个或多个实施例的 功率放大器模块可以包括任何合适数量的增益级。此外，PA模块314的不 同频带可以包括不同数量的增益级。
为说明示例PA拓扑，在图3中示出2级低频带和高频带PA。因为高和 低频带(诸如802.11a和802.11bg频带)PA之间的共性，这里的说明可以 集中在高或者低频带PA设计之一上；但是，应理解的是，本公开的一个或 多个特征可以应用到任何一个频带，或其它PA设计。在某些实施例中，可 以在输入阻抗匹配网络(331A或331B)和/或级间匹配网络(332A或332B) 中实现带外抑制。在一些实现方式中，输出匹配网络(333A或333B)不仅 为带内操作提供最优的匹配阻抗，还提供产生最优信号线性所期望的谐波阻 抗终止。
功率放大器模块314可以包括诸如用于两个独立信道的多个信号频带路 径。功率放大器模块314可以包括任何合适数量的放大器级。例如，功率放 大器模块或者功率放大器模块的一个或多个部分可以包含一个或多个单级 和/或多级功率放大器。功率放大器模块314可以包括被配置为在各种电路组 件之间匹配阻抗的一个或多个阻抗匹配网络。例如，在包括多级功率放大器 的实施例中，阻抗匹配电路可以被配置为在功率放大器的一个或多个晶体管 级之间匹配阻抗。在某些实施例中，功率放大器模块包括在功率放大器模块的输入部分处的阻抗匹配网络331A、331B以便在功率放大器模块314和耦 接到功率放大器模块的一个或多个电路元件之间匹配阻抗，以及输出阻抗匹 配电路333A、333B。在某些实施例中，输出阻抗匹配网络333A、333B被 配置为将功率放大器模块314的阻抗与由耦接到功率放大器模块314的天线 示出的阻抗匹配。
在某些实施例中，功率放大器模块314包括形成在高电阻率块状硅基底 上面的一个或多个NPN双极型晶体管放大器。将在下面参考图5A-5B和6 讨论这样的晶体管结构和形成。在一些实施例中，功率放大器模块可以具有 所有匹配网络、带外抑制滤波器、稳压器、偏置电路、逻辑电路、温度补偿、 功率检测器、CMOS兼容开关和/或同向双工滤波器的高集成度的特征。在 某些实施例中，双频带PA设计还可以具有满足新兴的双频带802.11ac标准的要求的优异的线性的特征。
图3B提供可以被用在诸如图3A所示的功率放大器模块中的单个功率 放大器10的示意图。功率放大器可以接收RF信号并且向一个或多个晶体管 级提供RF信号。在某些实施例中，功率放大器包括双极结型晶体管(BJT) 20，其中晶体管的基极接收将被放大的RF信号。晶体管20在其发射极处可 以接地并且在晶体管的基极处提供的电压电平可以控制在集电极部分和发 射极部分之间经过的电流。集电极可以提供对应于向功率放大器提供的输入 RF信号的放大的版本的输出信号。功率放大器的各种其它配置可以根据这 里公开的实施例而被使用并且可以包括包含任何合适的类型或配置的一个 或多个晶体管的功率放大器。如上所述，PA 10可以是多级功率放大器模块 的一个放大器。
在一些实现方式中，图3A中所示的PA模块314可以具有用于bg频带 PA的2级和用于a频带PA的3级，并且可以在紧凑尺寸(例如，1.5x 1.6mm) 的芯片中集成匹配电路、带外抑制滤波器、功率检测器和偏置控制。在某些 实施例中，bg频带PA可以实现具有在18dBm处近似2％的EVM和在 19.5dBm处近似3％的近似28dB的增益的输出功率。a频带PA可以被配置为实现具有在18dBm处近似2％的EVM和在19dBm处近似3％的EVM的 近似32dB的增益的输出功率。这样的实施例将不仅满足规定的带外发射要 求，也满足新兴的256QAM 802.11ac标准的线性要求。802.11ac装置的误差 向量幅度(EVM)在最高数据率处是-32dB，这比802.11g装置的低7dB。 因此，对802.11ac功率放大器的线性要求相比于对传统802.11应用的要求 显著地提高。
PA模块314可以包括用于控制一个或多个功率放大器的功率放大器控 制器332。尽管不限于此，但控制功率放大器一般指设置、更改或调节由功 率放大器提供的功率放大的量。PA模块314可以是包括功率放大器控制器 和一个或多个功率放大器功能的单个集成的组件。在其它实现方式中，无线 装置100可以包括独立的功率放大器控制电路和一个或多个功率放大器。
通常，由于GaAs基底不良的热特性，基于GaAs的PA线性可能在动态 模式操作中受到损害。GaAs PA设计可能需要外部电路以提高动态模式线 性。在某些实施例中，可以实现更加先进的偏置电路以解决PA级之间的热 差异，这可以导致在动态模式操作下的在线性和增益两者中减少的劣化或不 出现劣化，同时减少整体电流要求以用802.11ac操作所要求的低EVM门槛 操作。此外，可以实现各种其它技术以解决与GaAs设计相关联的问题。
PA设计可以基于硅锗(SiGe)BiCMOS技术，这可以使用或利用用穿 硅通孔接地的低阻抗路径。在某些实施例中，这样的设计可以容纳在近似1.6 x 1.5mm2的面积中。SiGeBiCMOS是用于bg频带PA设计的被检验过的技 术。但是，在SiGe技术中可能存在与在6GHz处实现具有高增益和线性的 放大器相关联的某些设计挑战。在高频率处产生具有可接受的线性的高功率 的一个挑战是，由于增加的基底损耗和来自低电阻率硅基底的寄生负载，效率与频率趋向相反。
如上所讨论的，某些传统的FEM被配置为利用外部开关和/或同向双工 滤波器、LNA和PA操作，其中，一个或多个组件是分立的/独立的。在某些 实施例中，FEM包括单个模块，或者将这些功能的全部或一些集成的单个 芯片。图4示出根据这里所公开的一个或多个实施例的前端模块(FEM)400 的框图。FEM 400可以包括图2中所示并如上所述的至少部分功能性元件。 在某些实施例中，FEM 400提供位于天线和无线装置的第一中间频率级之间 的一些或全部电路。例如，FEM 400可以包括接收器中的一些或全部组件， 所述组件在原始的进入射频处的信号被转换为较低的中间频率之前处理所 述信号。根据这里所公开的实施例的前端模块可以包括任何合适的数量或配 置的功能性元件。为了方便或其它目的，这里的前端模块的描述可以包括在 某些配置中是不必要或者不期望的一个或多个元件或模块。此外，这里的各 种描述可以省略在特定配置中所期望的一个或多个功能性装置或模块。因 此，应理解的是，FEM的描述不限于这里所述的所示和/或所述的数量和或 配置的元件。
图4包括开关402、一个或多个滤波器404、一个或多个放大器406、控 制电路422、阻抗匹配电路431和/或一个或多个检测器或传感器424。开关 可以是任何合适的开关，诸如，SP2T、SP3T、SP4T或其它类型的开关。FEM 400可以被配置为用作收发器，就是说，模块为无线装置的一个或多个接收 器和/或发送器组件提供处理电路。滤波器404例如可以是诸如低通滤波器、 高通滤波器或带通滤波器、同向双工滤波器的频率选择滤波器，并且可以被 用于隔离用于发送或处理的一个或多个频率。FEM 400还可以包括诸如低噪 声放大器和/或功率放大器的一个或多个放大器406。在某些实施例中，FEM 400的接收器分支与LNA相关联，而FEM 400的发送器分支与PA相关联。 在某些实施例中，集成图4中所示的FEM 400使得所公开的组件被组合在 单个裸芯上。例如，FEM 400的所有或基本上所有组件或功能性元件可以被 布置在单个基底上，所述基底诸如基于硅的基底。FEM 400的各种组件的集成可以提供某些益处，诸如提高的设计的简洁性、减少的制造成本、减小的 尺寸或轮廓和/或其它益处。
在某些实施例中，与完全地集成相反，FEM 400的各种组件被包含在多 个单独的芯片或裸芯中。例如，对于某些高功率应用，期望的是将FEM 400 的无源组件的一些或全部集成进单独的芯片，或者集成的无源器件(IPD)。 使用IPD对于成本、复杂性、性能和/或其它原因可能是理想的。这样的实 施例可以包括三个单独的裸芯，第一集成一个或多个功率放大器，第二集成 IPD并且第三集成开关和/或LNA。
某些实施例包括利用绝缘体上的硅(SOI)技术制造的IC。绝缘体上的 硅(SOI)技术指的是在半导体制造中利用分层的硅-绝缘体-硅基底替代传统 的硅基底以提供器件隔离并减少寄生器件电容，从而可能地提高电路性能。 基于SOI的器件与传统的块状硅建成的器件的不同在于硅结形成在电绝缘 体上面并由电绝缘体围绕，所述电绝缘体诸如二氧化硅。在SOI应用的某些 实施例中，基极基底是高电阻率(例如，近似1kOhm*cm)基底。基极基底 可以具有在其上面布置的相对较薄的氧化层，在所述氧化层上面布置另外的 硅层。构造在上部的硅层上的器件可以基本上与块状基底以及其相互之间电 隔离和热隔离。绝缘层和最顶上的硅层可以根据应用广泛地改变。基于SOI 的技术相对于块状CMOS处理可以提供下列益处的一个或多个：与构造在 块状Si基底上的CMOS相比，构造在二氧化硅上的SOI CMOS可以需要较 不复杂的阱结构；因为n和p阱结构的更大的隔离，可以减少或消除块状 CMOS电路固有的闩锁效应；因为相对较薄的掺杂的Si体或阱，与源极和 漏极区域相关联的结电容可以被显著地减少；通过绝缘氧化层可以显著地减 少或消除在源极和漏极区域下面的寄生结电容，这提高了在匹配性能处的功 率消耗；因为可用于由辐射产生的电子空穴对的Si的量相对较小，可以实 现在辐射损害容忍中的改进CMOS。
在某些实施例中，FEM可以包括在绝缘体上的硅(SOI)型裸芯上的LNA 和开关。SOI技术可以是所期望的因为SOI裸芯提供相对较高的电阻率的基 底，并且因此，无源器件可以促进高Q和低损耗特性。非常适合于基于SOI 的制造的双极型器件被通常用于基于双极型器件的电流/噪声性能构建 LNA。但是，SOI实现方式相比于块状硅技术可能包括增加的基底成本。此 外，关于利用SOI技术形成的功率放大器，这样的设计可能不允许足够的热耗散特性。
在某些实施例中，图4中所示的FEM 400的组件被集成在利用硅-锗 (SiGe)技术的单个裸芯上。除了其它事物之外，SiGe可以被用于异质结双 极型晶体管，并且可以在混合信号电路和模拟电路IC应用中提供特定的益 处。利用传统的硅处理工具集，SiGe被制造在硅晶片上。SiGe处理可以实 现类似于硅CMOS制造的成本的成本，并且可以低于诸如砷化镓(GaAs) 的某些其它异质结技术的成本。
图5A示出形成在低电阻率块状硅基底上的双极型晶体管520A的实施 例的截面视图。晶体管520A可以利用SiGe/Si技术形成，并且可以是NPN、 PNP或其它类型的晶体管。如上所讨论的，硅基底的低电阻率性质可以使得 这样的器件对某些RF应用是不适合的或不期望的。
尽管SiGe技术通常利用低电阻率块状基底构造，如上所述，这样的低 电阻率可以导致可以使得完全的FEM集成不够可行或不够理想的某些缺 点。例如，由于低电阻率，因为集成在硅表面上的器件之间不良的隔离性而 经常有反馈。来自一个器件的不需要的信号可以行进通过低电阻率基底而不 利地影响其它器件处理其它信号的性能。在某些实施例中，通过替代地将 SiGe器件构造在高电阻率基底上或其附近而减少或避免低电阻率基底的影 响。这样的技术可以允许与实现在基于GaAs的技术中的设计方式的类似的 设计方式。除了其它优点以外，由于硅晶片通常比GaAs晶片便宜，利用SiGe 技术可以提供成本优势。
图5B示出形成在高电阻率块状硅基底上的双极型晶体管520B的实施 例的截面视图。晶体管520B可以利用SiGe/Si技术形成，并且可以是NPN、 PNP或其它类型的晶体管。利用SiGe/Si技术可以允许形成比传统的Si晶体 管具有更快的操作的晶体管。在某些实施例中，图5B的器件包括高电阻率 块状基底层，所述高电阻率块状基底层诸如具有电阻率特性大于50Ohm*cm 的硅。在某些实施例中，块状基底是高电阻率p型硅。高电阻率层例如可以具有大约1000Ohm*cm的电阻率。如图5B所示，晶体管520B包括n+型子 集电极区域，所述n+型子集电极区域例如可以包括大量的砷注入物。但是， 取决于所使用的技术，晶体管520B的子集电极和/或其它部分可以包括各种 类型/材料。
在某些器件制造处理中，低电阻率基底(例如，n型外延层(“n-epi”)) 的外延层可以在块状硅基底的顶表面附近形成。例如，在处理期间，砷或来 自注入的子集电极区域的其它材料可能会向外扩散并且重新沉积到硅基底 的表面，形成低电阻率层。在某些实施例中，n-epi层可以具有大约1-100 Ohm*cm的电阻率以及近似1μm的厚度。此外，如同可以被用于SiGe/Si器 件制造处理中的，在高电阻率硅基底的表面施加二氧化硅可以产生吸引自由载流子的固定电荷并进一步减小表面附近的块状电阻率。不期望在表面处形 成这样的层，因为它的低电阻率性质可以导致引起漏电、干扰、高频率损耗 和引起非线性和谐波失真的对外部电场的敏感性的不需要的寄生电流传导。
为了至少部分减轻由低电阻率层引起的潜在的问题，可以用至少部分破 坏或改变低电阻率层的结构的物质处理晶片。例如，在某些实施例中，氩气 可以被注入到晶片中以至少部分破坏该区域中的硅晶格。作为惰性气体的氩 是惰性的并且因此不与硅或其它材料产生化学反应。所不期望的是注入晶格 破坏媒介并且很靠近有源器件或依赖于单晶体基底的任何器件。因此，在某 些实施例中，在至少离开有源器件(诸如双极型晶体管)预定距离的区域中 有选择地实施用晶格破坏介质(即，高电阻率注入物)处理晶片。例如，高电阻率注入物可以被注入到离开可能被该注入物不利地影响的器件至少一 微米的距离处。在某些实施例中，高电阻率注入物被注入到离开有源器件至 少10μm。在某些实施例中，高电阻率注入物被注入到离开有源器件5-10μm。
替代上述讨论的高电阻率注入物，或者除了上述讨论的高电阻率注入物 以外，可以使用解决与低电阻率相关联的寄生传导问题的各种其它方法。例 如，在某些实施例中，可以用在施加氧化物之前的多晶硅层或者非晶硅层 (即，“多陷阱(trap-rich)”层)处理晶片，所述多晶硅层或非晶硅层被配 置为锁定自由载流子，从而抑制在操作频率处的迁移率。这样的方法可以适 用于SOI应用，并且能够承受CMOS处理所需要的高温条件。另外，任何 其它合适的或所期望的重建晶片的高电阻率特性的机制可以与这里所公开 的实施例相关地被有利地使用。此外，如示出的一个或多个沟槽可以被刻蚀 到晶片中，从而阻碍基底中一个或多个沟槽间的载流子的迁移。
对于某些实施例，半导体晶片(例如，图5B的双极型晶体管520B形 成在其上的半导体晶片)可以包括具有位于顶平面中的顶表面的第一杂质类 型的高电阻率块状硅基底(例如，图5B的高电阻率块状硅基底)。此外，例 如如图5B所示，半导体晶片可以包括第二杂质类型的晶体管子集电极区域， 所述晶体管子集电极区域被布置为至少部分在顶平面下面并且第二杂质类 型的低电阻率外延层被布置在顶表面的附近并且位于与顶平面平行的平面 中。低电阻率外延层可以至少部分通过来自子集电极区域的杂质向外扩散而 形成。另外，半导体晶片可以包括被布置在顶表面附近并且延伸到顶平面下 面的第一杂质类型的低电阻率阱，低电阻率阱的位置离开晶体管子集电极区 域一段距离。该距离可以在5μm和10μm之间。
在一些情况中，低电阻率阱基本上围绕晶体管子集电极区域。此外，第 一杂质类型可以是p型并且第二杂质类型可以是n型。可替换地，第一杂质 类型可以是n型并且第二杂质类型可以是p型。在一些情况中，位于低电阻 率阱和晶体管子集电极区域之间的区域具有电阻率特性高于低电阻率阱和 子集电极区域两者。
在一些实现方式中，半导体晶片可以包括被布置在所述子集电极区域和 所述低电阻率阱之间并延伸至顶平面下面的沟槽。该沟槽可以通过将高电阻 率块状硅基底的一部分蚀刻掉而形成。
在某些实现方式中，子集电极区域可以是被布置在高电阻率块状硅基底 上面的SiGe双极型晶体管的组件。此外，低电阻率阱可以包括砷注入物或 硼注入物。此外，半导体晶片可以包括被布置在高电阻率块状硅基底的顶表 面附近的高电阻率处理物。所述高电阻率处理物的位置可以离开晶体管子集 电极区域的距离大于低电阻率阱的位置离开晶体管子集电极区域的距离。在 一些实现方式中，所述高电阻率处理物可以包括晶格破坏注入物、氩注入物、 非晶硅层和/或多晶硅层。
半导体晶片的某些实施例可以包括具有顶表面位于顶平面中的第一杂 质类型的高电阻率块状硅基底。此外，半导体晶片可以包括掺杂的漏极区域 和掺杂的源极区域。掺杂的漏极区域和掺杂的源极区域的每一个可以是第二 杂质类型并且延伸到顶平面下面。在一些情况中，掺杂的漏极区域和源极区 域是被布置在高电阻率块状基底上面的FET晶体管的组件。此外，半导体可 以包括第二杂质类型的低电阻率外延层，所述低电阻率外延层被布置在顶表 面的附近并且位于与顶平面平行的平面中。另外，半导体可以包括第一杂质类型的低电阻率阱，所述低电阻率阱被布置在顶表面的附近并且延伸到顶平 面的下面。低电阻率阱的位置可以离开掺杂的漏极区域和源极区域两者至少 一段距离。此外，低电阻率阱可以包括砷注入物或硼注入物。
至于前述的示例的一些，在一些情况中，第一杂质类型是p型并且第二 杂质类型是n型，而在其它情况中，第一杂质类型是n型并且第二杂质类型 是p型。此外，半导体晶片可以包括被布置在掺杂的漏极或源极区域和低电 阻率阱之间的沟槽。该沟槽可以通过将高电阻率块状硅基底的一部分刻蚀掉 而形成。
根据一些实现方式，半导体晶片可以包括被布置在高电阻率块状硅基底 的顶表面附近的高电阻率处理物。该高电阻率处理物的位置可以离开掺杂的 漏极区域和掺杂的源极区域的距离大于低电阻率阱的位置离开掺杂的漏极 区域和源极区域的距离。此外，所述高电阻率处理物可以包括晶格破坏注入 物、氩注入物、非晶硅层和/或多晶硅层。
尽管高电阻率基底可以是有益于所期望的双极型晶体管的构建，但是将 诸如CMOS的某些器件与低电阻率基底相关联是所期望的。因此，在某些 实施例中，诸如CMOSFET器件和/或SiGe双极型HBT器件的一个或多个 器件形成在块状硅基底上。由于高电阻率基底在某些器件上的不期望的效 应，可以在这样的器件下面或附近注入低电阻率基底(例如，p型注入物(“p 阱”))。因此，晶体管520可以受益于低电阻率p阱扩散和与基底的接触，以及周围的高电阻率区域(下面将更加详细地讨论)。p阱可以包括至少部分 围绕晶体管520B的集电极的边带，或者可以是靠近集电极的局部扩散区。 尽管晶体管和基底的某些实施例在这里在NPN、NFET或其它杂质类型的器 件的上下文中被描述，但是应理解的是，这里所公开的任何实施例可以包括 n型或p型集电极、阱和块状基底。作为p阱边带，可以有离开n阱的一个 或多个特定临界距离，所述距离最小化或者充分地减少NPN集电极-结电容 和谐波的产生。在某些实施例中，没有p阱的边带，集电极n阱不能足够地 与形成在高电阻率基底顶上的n-epi层被隔离开，除非通过某种注入或相反 掺杂或深的沟槽使得n-epi层呈现高电阻率而实现隔离。
在某些实施例中，在图5B中所示的沟槽和p阱之间的区域中可能会收 集一些电荷。因此，所期望的是将沟槽布置为紧靠p阱以便避免这样的电荷 收集。在某些实施例中，诸如图5B中所示的高电阻率器件不包括子集电极 区域和p阱之间的沟槽。p阱可以用于设立或者限制耗尽区的宽度，从而增 加在n阱/p阱结处的电容。图5B中所描述的实施例包括被布置在p阱的附 近的高电阻率注入物区域。
在某些实施例中，p阱可以被布置在晶体管520B和一个或多个无源或 有源器件之间，所述晶体管520B和无源或有源器件的一个或多个被布置在 基底上。因此，p阱可以提供晶体管520B和这样的器件之间的至少部分的 电隔离。
在一些实施例中，半导体裸芯(例如，在其上形成双极型晶体管520B 的半导体裸芯)可以包括具有高电阻率部分的硅基底。此外，半导体裸芯可 以包括双极型晶体管(例如，双极型晶体管520B)，所述双极型晶体管被布 置在所述硅基底上、在所述高电阻率部分上面。双极型晶体管可以具有硅或 硅-锗合金基极的特征并且可以是功率放大器的组件。可替换地，或者另外， 双极型晶体管可以是用于调节或产生电子信号的电路的组件。
如图5B所示，在一些情况中，硅基底包括低电阻率外延层(例如，n-epi)。 该低电阻率外延层可以在基底的顶表面的第一部分的附近至少部分在高电 阻率部分上面形成。在一些情况中，低电阻率外延层包括来自在双极型晶体 管的处理期间向外扩散的晶体管的注入的子集电极区域的材料。此外，在一 些情况中，硅基底的顶表面的至少第二部分包括高电阻率晶格破坏注入物。 该硅基底的顶表面的第二部分可以离开双极型晶体管大于1μm。
在某些实施例中，半导体裸芯可以包括被布置在高电阻率晶格破坏注入 物上面的无源器件。此外，如图5B所示，半导体裸芯的硅基底可以包括至 少部分围绕双极型晶体管的低电阻率阱。另外，半导体裸芯可以包括被布置 在所述硅基底上、在所述高电阻率部分上面的有源器件。在一些情况中，低 电阻率阱的至少一部分可以被布置在双极型晶体管和有源器件之间，从而至 少部分将有源器件与双极型晶体管电隔离。在一些实施例中，半导体裸芯可 以包括被布置在硅基底上的有源器件和无源器件。在一些这样的情况中，低电阻率阱至少部分被布置在双极型晶体管器件与有源器件和无源器件两者 之间。
在一些情况中，半导体裸芯包括被布置在相反掺杂的高电阻率区域上面 的无源器。硅基底的高电阻率部分可以具有大于500Ohm*cm的电阻率值。 例如，在一些情况中，硅基底的高电阻率部分具有近似1kOhm*cm的电阻率。
图5C示出具有多个电子器件被布置在其上的基底的顶视图。如图5C 所示，低电阻率p型注入物551A可以被布置在数字IC或器件555的集合下 面以减少干扰。然而在某些实施例中，诸如SiGe双极型器件的一些器件不 具有被布置在其周围的低电阻率注入物。例如，用于RF开关的一个或多个 三阱隔离的NMOS器件和/或用于功率放大器的一个或多个双极型SiGe晶体 管不接收下面的低电阻率注入物，但是可以接收被布置在围绕所述器件边缘 的低电阻率注入物551B。因此，单个晶片或裸芯可以结合高和低电阻率基 底区域两者。FEM组件的集成可以允许焊线的消除，这可以对改善的性能 和/或减小的器件的尺寸作出贡献。
如图5C所示，基底500A的第一部分包括数字IC 555。例如，IC 555 可以与任何非RF器件相关联，所述非RF器件诸如控制器、数字I/O、ADC、 DAC等。器件555被布置在低电阻率注入物551A上面。而低电阻率注入物 551A被布置在器件555的附近，围绕或者在低电阻率注入物551下面的基 底可以如上所述具有高电阻率特性。所期望的是在这样的低电阻率区域上形 成器件555以便实现低电阻率基底可能提供的关于各种类型的器件的某些有 益特性。例如，低电阻率注入物可以提供器件和基底之间的有效接触并帮助 吸引出作为器件的操作的结果而可以被注入基底的自由载流子。低电阻率注 入物551A可以延伸超过器件555的尺寸(footprint)d1的距离。
将低电阻率注入物布置为过于靠近有源器件可以导致各种问题，所述问 题诸如在器件和低电阻率区域之间的不期望的电容耦合。例如，当低电阻率 基底过于靠近有源器件时，可以在器件的n型层和p型低电阻率注入物之间 形成结电容。这样的问题可以至少部分破坏使用高电阻率基底的最初目的。 因此，在某些实施例中，RF器件556被布置在高电阻率基底501B上面并且 紧靠高电阻率基底501B。
为了实现与低电阻率相关联的一些益处，低电阻率注入物551B可以在 器件556的附近被注入，但不过于靠近器件556。在某些实施例中，为了避 免不期望的耦合或其它结果，低电阻率注入物551不会侵入到器件的预定距 离中，或器件的埋设层的预定距离中。关于器件556的各种区域，器件和低 电阻率层551B之间的距离可以大于近似一微米。这里所公开的某些实施例 可以提供至少部分优化的低电阻率注入物的布置。例如，在某些实施例中， 低电阻率注入物551B被布置在离开器件556足够远的距离处以避免大量的 耦合(例如，1μm远)，但又足够近以高效利用空间(例如，在器件的10-15μm 内)。
图5C示出以围绕器件556的至少一部分的椭圆区域的形式的低电阻率 层551B。尽管被示出为椭圆，但是区域551B可以是任何合适或期望的形状 或尺寸，诸如，如在图5D所示的实施例中的在矩形器件周围的矩形区域。 低电阻率区域551B关于器件556的径向轴可以具有特定的宽度d2。
图5D示出被布置在基底上的RF器件的顶视图。RF器件557例如可以 是诸如图5B所示的NPN晶体管。在某些实施例中，RF器件557被低电阻 率区域或诸如p型低电阻率基底(“p阱”)的阱围绕。低电阻率区域(“HR”) 可以包括深阱。可以使用低电阻率区域以便限制邻近的高电阻率注入物区域 中的耗尽对在RF器件557的子集电极和在下面的块状基底之间的正电压的 出现的作用。
如上所述，在实施例中期望的是利用诸如图5D所示的低电阻率区域(例 如，p阱)配置低电阻率区域使得其不过于靠近RF器件557。因此，在某些 实施例中，低电阻率区域被布置为离开RF器件557至少dLR的距离。例如， 期望的是低电阻率区域被布置在离开RF器件557的外边缘至少1μm、3μm、 5μm或10μm。可以优化距离dLR以减少各种PN结的结电容。由于PN结的 电容是依赖电压的，因此重要的是距离dLR被配置为使得寄生电容被减少或 者最小化。
如上关于图5B描述的，RF器件和低电阻率区域之间的空间可以由低电 阻率外延层占据基底的上表面处。在某些实施例中，一个或多个沟槽在RF 器件和低电阻率注入物之间形成。例如，如图5D所示，两个沟槽可以围绕 RF器件557。这样的沟槽可以以一些方式形成，并且可以在减少结电容和限 制器件557的耗尽区的宽度中是有用的。根据这里所公开的实施例的沟槽可 以是任何合适的或期望的深度。例如，沟槽可以是深的沟槽，延伸到器件557 的子集电极的深度或者延伸到所述深度下面。如上所述，在低电阻率基底区 域的外部，期望的是引入晶格破坏注入物，或者其它结构改变处理以便破坏 诸如在基底表面处或附近形成的n-外延或自由载流子区域的上部低电阻率 层，从而对区域(在图5D中被标识为“HR”)重新构造高电阻率特性。HR 区域可以在各个区域被选择性地注入以便改善RF和非RF器件的操作。
无源元件，诸如电阻器、电容器、电感器和传输线，可以直接布置在高 电阻率区域上面。如上所述，尽管这样的高电阻率区域包括晶格的上层已经 被破坏的基底，但是这样的无源组件不需要这样的上部的晶格，并且可以在 高电阻率区域存在时经历改善的高频率性能。
在一些实施例中，RF模块或器件(例如，RF器件557)可以包括被配 置为容纳多个组件的封装基底。此外，RF模块可以包括被安装在所述封装 基底上的裸芯。裸芯可以具有高电阻率基底部分，包括被布置在所述高电阻 率基底部分上面的SiGe双极型晶体管的功率放大器，以及一个或多个无源 器件。可替换地，裸芯可以具有高电阻率基底部分，包括被布置在所述高电 阻率基底部分上面的FET晶体管的开关，以及一个或多个无源器件。另外，RF模块可以包括被配置为在所述裸芯和所述封装基底之间提供电连接的多 个连接器。
图5E示出被布置在基底的高电阻率区域上面的传输线的截面视图。高 电阻率区域例如可以通过用晶格破坏媒介处理硅基底的顶层而形成，所述晶 格破坏媒介诸如氩或另外的惰性气体。高电阻率区域可以帮助将传输线593 与周围的器件隔离，减少高频率损耗，并且抑制从否则是在下面的自由载流 子产生的谐波信号的幅度，所述自由载流子从二氧化硅介电质层中存在的固 定电荷被吸引到表面。诸如传输线593的无源器件可以存在于具有有源RF 器件的单个块状硅高电阻率基底上，所述有源RF器件诸如功率放大器双极 型晶体管，其中如图5C所示，高电阻率区域或注入物被布置在晶体管的附 近，但不侵入到晶体管上或者阻碍晶体管的性能。
图5F示出形成在低电阻率块状硅基底上的FET晶体管502C的实施例 的截面视图。晶体管502F可以利用SiGe/Si技术形成，并且可以是三阱NFET 或其它类型的晶体管。如上所讨论的，硅基底的低电阻率性质可以使得这样 的器件对某些RF应用是不适合的或不期望的。
图5G示出形成在高电阻率块状硅基底上的FET晶体管502G的实施例 的截面视图。晶体管502G可以利用SiGe/Si技术形成，并且可以是三阱NFET 或其它类型的晶体管。类似于参考图5B的上述双极型器件，晶体管502G 可以被布置为在低电阻率区域或诸如p型阱(“p阱”)的阱的附近或者由低 电阻率区域或诸如p型阱(“p阱”)的阱围绕。p阱可以是深阱，并且可以 促进限制与晶体管502G的n型结相关联的耗尽区。在p阱的外部，可以是 高电阻率区域，所述高电阻率区域诸如通过在基底的顶表面上的氩的离子注 入而形成的区域，以至少部分破坏低电阻率外延区域或者累积在高电阻率块 状基底的顶表面处或其附近形成的自由电荷。
通过低电阻率基底p阱扩散和提供在离开器件502一定距离的接触，以 及通过一些注入物或相反地掺杂或深的沟槽而已经呈现出高电阻率的周围 的高电阻率区域，晶体管502G可以实现与邻近器件的充分的电隔离。例如， 在基底上可以布置一个或多个其它无源或有源器件，其中，p阱被布置为至 少部分在晶体管502G和这样的器件之间。关于其它无源器件(例如，在FET 器件的形成之后的金属层形式的电感器)，这样的器件由于被直接布置在高 电阻率区域上面而可以具有更高的性能，其中，高电阻率区域通过高电阻率 注入物或相反地掺杂或利用一个或多个深的沟槽呈现出高电阻率。晶体管器 件502G可以是RF开关电路的一部分，或者可以形成混频器电路或低噪声 放大器电路或者其它电路模块的一部分。
在一些实施例中半导体裸芯(例如，在其上形成图5G的晶体管502G 的半导体裸芯)可以包括具有高电阻率部分的硅基底和被布置在基底上、在 高电阻率部分上面的FET晶体管(例如，晶体管502G)。该FET晶体管可 以是三阱NMOS器件。此外，FET晶体管可以是RF开关或混频器电路的组 件。
在一些情况中，硅基底具有形成在基底的顶表面的第一部分的附近在高 电阻率部分的至少一部分上面的低电阻率外延层。低电阻率外延层可以包括 来自在FET晶体管的处理期间向外扩散的FET晶体管的注入的子集电极区 域的掺杂物。此外，在一些情况中，硅基底的顶表面的至少第二部分包括高 电阻率晶格破坏注入物。基底的顶表面的第二部分可以离开FET晶体管5μm 到15μm。
半导体器件还可以包括被布置在高电阻率晶格破坏注入物上面的无源 器件。此外，硅基底的顶表面的至少第二部分可以包括相反掺杂的高电阻率 区域。另外，硅基底可以包括至少部分围绕FET晶体管的低电阻率阱。对于 某些实施例，半导体裸芯可以包括被布置在所述硅基底上、在所述高电阻率 部分上面的有源器件。低电阻率阱的至少一部分可以被布置在FET晶体管和 有源器件之间，从而至少部分将有源器件与FET晶体管电隔离。可替换地， 半导体裸芯可以包括被布置在硅基底上的有源器件和无源器件。低电阻率阱 至少部分可以被布置在FET晶体管器件以及有源器件和无源器件两者之间。 在一些情况中，低电阻率阱基本上围绕FET晶体管器件。
在一些实施例中，半导体器件包括被布置在相反掺杂的高电阻率区域上 面的无源器件。硅基底的高电阻率部分可以具有大于500Ohm*cm的电阻率 值。例如，在一些情况中，硅基底的高电阻率部分具有近似1kOhm*cm或更 大的电阻率。
对于一些实施例，半导体裸芯可以包括具有高电阻率部分的硅基底和被 布置在所述基底上、在所述高电阻率部分上面的有源RF器件。另外，半导 体裸芯可以包括至少部分围绕有源RF器件的低电阻率阱。低电阻率阱可以 被布置为离开有源RF器件第一距离。该距离可以取决于具体的应用和设计。 例如，距离可以在5μm和10μm之间、在10μm和15μm之间或大于15μm。 在一些情况中，第一距离足够大以基本上消除有源RF器件和低电阻率阱之间的寄生耦合。此外，低电阻率阱可以包括低电阻率扩散和与硅基底的接触。 可替换地，或者另外，低电阻率阱可以包括p型扩散。此外，低电阻率阱可 以包括砷注入物或硼注入物。
在一些情况中，有源RF器件可以包括多个不同的器件。例如，有源RF 器件可以是SiGe双极型晶体管、三阱NMOS器件或pFET器件。此外，半 导体器件可以包括多个额外的层。例如，半导体器件可以包括低电阻率外延 层，具有相对较高的电阻以及较差自由载流子传导特性的高电阻率非晶硅层 和/或高电阻率的多晶硅层。
在一些情况中，半导体器件可以包括被布置为离开器件第二距离的晶格 破坏注入物。该晶格破坏注入物可以包括氩。此外，第二距离可以大于第一 距离。在一些情况中，第二距离可以在1μm和5μm之间、在5μm和10μm 之间或大于10μm。对于一些实施例，晶格破坏注入物被布置为紧靠低电阻 率阱的至少一部分。
类似于图5G中所示出的示例，在一些情况中，半导体裸芯可以包括被 布置在有源RF器件和低电阻率区域之间的一个或多个沟槽。在一些情况中， 与晶体管502G一样，半导体裸芯可以包括两个沟槽。
如这里所公开的，形成在高电阻率块状基底上的RF器件可以利用传统 的硅技术形成，或者可以利用SiGe/Si BiCMOS技术而形成。SiGe BiCMOS 技术的一个优点是相对容易的RF核心和模拟电路的集成。在某些实施例中， RF核心组件可以基于SiGe晶体管和诸如偏置电路、功率放大器、低噪声放 大器、RF开关和功率检测器的模拟组件。通过允许CMOS逻辑与异质结双 极型晶体管的集成，SiGe可以特别适合于混频信号电路。异质结双极型晶体管比传统的单质结双极型晶体管具有更高的正向增益和更低的反向增益。这 转化为更好的低电流和高频性能。作为具有可调节的带隙的异质结技术， SiGe可以提供比仅有硅的技术更加灵活的带隙调节。
当相比于基于SOI的应用时，功率放大器在基于SiGe的应用中可以具 有改善的热特性。例如，在基于SOI的应用中，存在于硅和有源器件之间的 绝缘体可以具有低的热传导性，至少部分防止由PA器件产生的热的耗散。 如在其它基于硅的应用中，基于SiGe的晶体管可以构造在半隔离基底上， 允许热通过基底被消除。此外，通过提供集成CMOS和双极型技术的能力， SiGe应用可以提供改善的线性。
SiGe应用可以构造在具有n型扩散的高电阻率块状硅基底上。更高的电 阻率可以提高晶体管级的性能，并且允许在单个芯片上的例如高Q无源组 件、滤波器、开关和放大器的集成。与构造在高电阻率基底上的FEM相关 联的无源组件的性能可以主要依赖于与基底相关地使用的后端金属的类型。
如上所讨论的，传统的SiGe技术结合具有诸如大约10-50Ohm*cm的相 对较低的电阻率的块状硅。相反地，这里所述的某些优选的实施例涉及提供 利用改进的或相同的处理流程在其上构造晶体管和/或其它器件的高电阻率 基底。利用高电阻率BiCMOS SiGe技术的FEM的集成相比其它技术可以提 供某些优点，诸如将开关和PA晶体管两者集成到块状基底中的能力。例如， 在高电阻率应用中，晶体管结电容(Cjs)可以被充分地减少，诸如以10的 因数或者更多减少。另外，与块状基底相关联的Cjs系列电阻组件相比于用 低电阻率基底所获得的可以增加高达10-100倍或者更多。作为结果，可以 基本上消除功率损耗。除了其他事物以外，来自块状基底的低寄生贡献可以 提供邻近电路和/或邻近器件之间的改善的RF隔离，以及由于在下面的低损 耗硅区域的更低的损耗。来自块的低寄生贡献将进一步减轻否则受到限制的 阻抗调谐，所述阻抗调谐对最优化地匹配用于线性或饱和的功率放大器应用 的功率放大器级谐波频率是必要的。
当将在下面的基底从低电阻率转化为高电阻率时，可以出现各种挑战。 例如，当块状基底的电阻率被改变时，与被布置在n型扩散上的有源组件相 关联的耗尽宽度趋向于比在低电阻率基底中更大。诸如一个或多个数量级的 耗尽宽度的这样的增加是不可忽略的。大的耗尽宽度可以造成某些问题，诸 如允许RF或DC信号干扰到邻近器件或者可能干扰到晶片的后部。
图6是用于在SiGe BiCMOS技术元件附近实现高电阻率层或基底并且 将FEM组件集成到单个裸芯的流程600的流程图。在某些优选的实施例中， 所述流程以最小化与电路中的双频带信号、信号散射和有源技术元件的寄生 结电容相关联的RF信号的损耗的方式进行。所述流程涉及在方框610处提 供高电阻率块状硅基底的至少一部分，所述硅基底可以例如利用硅种产生。 当产生高电阻率基底时，期望的是以保持具有相对严格的控制的电阻率的方 式来进行，所述相对严格的控制的电阻率可以主要取决于基底中存在的氧沉 淀物(Oi)的量。就是说，期望的是产生出电阻率和固有的载流子类型(p 相对于n)在接下来的处理期间不易于被大量改变的基底。在某些实施例中， 在块状基底中的过量的氧沉淀物可以导致在制造SiGe和CMOS的处理期间 基底的类型的改变，诸如从p型到n型。类型改变可以引起耗尽宽度的大量 增加，导致器件之间的干扰串扰或击穿。
如上面结合图5B、5D所述，流程600还可以包括在方框620处，在晶 片的某些区域中注入低电阻率注入物。例如，这样的低电阻率注入物可以被 配置为使得各种RF器件可以至少部分被注入物围绕，和/或各种非RF器件 可以在注入物上形成。低电阻率注入物可以通过限制耗尽宽度而允许一个或 多个器件和在下面的基底之间的有效地接触。
在方框630处，一个或多个有源器件在基底上形成。这样的器件的示例 可以包括各种类型的晶体管。在方框650处，一个或多个无源器件(电阻器、 电感器等)可以在基底上形成。无源器件可以有利地形成在基底的区域上， 其中基底的表面已经被处理为将基底在其表面处或其表面附近恢复为高电 阻率。在某些实施例中，流程600允许在高电阻率硅基底上的诸如功率放大 器的RF器件的集成。
如上所述，在高电阻率硅晶片的制造处理期间，相对较低电阻率的硅的 外延层可以形成在晶片的上表面上。因此，流程600可以包括步骤640，所 述步骤640涉及在所选择的区域破坏低电阻率外延层的至少一部分以恢复基 底在这些区域中的高电阻率特性。该步骤在方框640中被示出，并且可以通 过用氩气处理基底的表面而进行，从而至少部分破坏在该区域中的晶格。
在某些实施例中，半导体裸芯可以通过提供高电阻率块状硅基底的至少 一部分(例如，与图6的方框610相关联的处理)并在高电阻率块状硅基底 上形成一个或多个双极型晶体管(例如，与图6的方框630相关联的处理) 的方法而被制造。此外，所述方法可以包括在高电阻率块状硅基底的顶表面 上注入低电阻率基底并在低电阻率基底上布置一个或多个数字电路器件。
在一些情况中，半导体裸芯可以通过提供高电阻率块状硅基底的至少一 部分并且在高电阻率块状硅基底上形成一个或多个FET晶体管的方法被制 造。此外，所述方法可以包括在高电阻率块状硅基底的顶表面上注入低电阻 率基底并在低电阻率基底上布置一个或多个数字电路器件。
另一制造半导体裸芯的方法可以包括提供高电阻率块状硅基底的至少 一部分并且在高电阻率块状硅基底上面形成一个或多个有源RF器件。另外， 所述方法可以包括在高电阻率块状硅基底的顶表面上离开一个或多个有源 RF器件第一距离处注入低电阻率阱。此外，所述方法可以包括在离开一个 或多个有源RF器件第二距离处注入高电阻率注入物。该第二距离可以大于 10μm。此外，第二距离可以在5μm和15μm之间。在一些情况中，第二距离大于第一距离。
图7A-7B示出可以结合这里所公开的特征的一个或多个的前端模块的 实施例的示例布局。FEM可以根据任何合适的配置被设计，例如基于应用 规范或要求。所示出的FEM可以包括图中没有示出的一个或多个元件或器 件。此外，如上所述，图7A-7B中所示出的FEM可以是集成的。
图7A示出诸如被配置用于WLAN操作的FEM的FEM 700A的实施例 的示意图。图7A所示的FEM 700A是单频带前端模块。例如，FEM 700A 可以被配置为在2.4GHz(g频带)处或其附近操作。如所示出的，FEM 704 通过开关702A连接到天线端口795A。连接开关702A和天线端口的线可以 包括诸如电容器C1的一个或多个无源器件。FEM 700A包括发送器路径和 接收器路径。发送器路径包括功率放大器714A，所述功率放大器714A如所 示出的可以连接到检测器输入。当开关702A在第一位置时，在发送器部分 和天线之间的路径形成。FEM 700A还包括作为FEM的接收器部分的一部 分的低噪声放大器706A。另外，接收器部分包括具有开关707A的旁路分支， 所述开关707A由控制输入控制。当开关被接合时，从天线提供的信号可以 绕过低噪声放大器706A。在利用SiGe BiCMOS技术集成FEM 700A的某些 实施例中，开关707A可以有利地与被包括在FEM 700A中的无源和/或其它 器件集成。
图7B中所示出的前端模块700B也是单频带前端FEM。例如前端模块 可以被配置为用于在大约5GHz频率范围(a频带)处操作。图7A和7B的 不同在于，图7A示出三位开关(SP3)，而图5B的前端模块包括两位开关 (SP2)702B。图7A和7B可以分别对应于g频带和a频带操作。
如图7A和7B所示，根据本公开的某些方面的FEM可以包括用于在发 送和接收模式、不同操作的频带或其它用处之间切换的一个或多个开关 (702A、702B)。但是，在某些实施例中，除了一个或多个开关以外，或者 替代一个或多个开关，在FEM中包括一个或多个同向双工器滤波器。如这 里所述的FEM的集成可以有利地允许这样的同向双工器与其它前端IC组件 集成。例如，某些实施例提供利用同向双工器滤波器和开关的组合在低频带 /高频带和接收器/发送器模式中交替的双频带收发器功能。
在某些实施例中，FEM可以包括双频带结构。图8示出包括g频带和a 频带操作电路的双频带FEM的实施例。FEM 800包括两个独立的开关，每 一个用于两个频带中的一个。在某些实施例中，FEM 800包括用于两个频带 的诸如四或五位开关的单个开关。所示出的FEM850进一步包括两个天线 (895、896)，每个天线与操作的独立的频带有关。在某些实施例中，前端 模块被配置在2.4GHz的g频带，以及5GHz的a频带中操作。每个频带包 括接收器和发送器部分两者。如上所讨论的，接收器和/或发送器部分可以包 括一个或多个放大器。这样的放大器可以是单级或多级放大器。例如，所示 出的功率放大器(814A和814B)是三级放大器。此外，FEM 800可以包括 一个或多个滤波器(未示出)。在某些实施例中，如这里所述，FEM 800的 组件的一些或全部利用SiGe BiCMOS技术被集成在单个裸芯中。
图9提供根据这里所公开的一个或多个实施例的集成的前端模块900的 示意图。FEM 900是被配置为在2.4GHz频带(g频带)和5GHz频带(a频 带)两者中操作的双频带模块。尽管示出的FEM 900在双频带2.4GHz和 5GHz FEM的上下文中被描述，但是应理解的是，这里所述的特征在被配置 用于在一个或多个其它频带中操作的前端模块具有适用性。
FEM 900包括耦接到具有四个位置的开关的天线端口995。天线的两个 位置对应于前端模块的接收器路径，一个用于2.4GHz频带，以及另一个用 于5GHz频带。开关剩下的两个位置对应于FEM 900的发送器路径，类似于 接收器部分，每个用于相关频带的一个。FEM 900包括与操作的g频带模式 有关的两级功率放大器914A以及与操作的a频带模式有关的三级放大器 914B。发送器部分的每个频带可以包括用于无线装置的功率放大器和例如天 线或其它组件之间的匹配阻抗的一个或多个匹配的滤波器。FEM 900还包括 用于控制诸如开关902的前端模块的一个或多个元件的控制逻辑模块922。
FEM 900包括检测器模块924，所述检测器模块924用于检测发送器部 分的一个或多个线上的信号以提供用于输出功率调整的数据。与检测器模块 924有关，FEM 900可以包括一个或多个耦合器(925A、925B)，诸如定向 耦合器，或其它类型的耦合器。耦合器925A、925B使能发送器部分和检测 器模块924之间的功率耦合。在一些实现方式中，功率检测可以在驱动和输 出级之间的级间匹配电路处实现。在中间级处的功率检测可以大体上与实际 输出功率成比例。此外，通过在除了放大器的输出以外的位置处耦接到发送 器部分可以有利地提供与天线失配中的至少部分隔离，使得功率读取的稳定 性得到提高。
在某些实施例中，集成的前端模块(例如，FEM 900)可以包括具有高 电阻率部分的硅基底以及被布置在所述硅基底上、在所述高电阻率部分上面 的具有硅或硅-锗合金基极的特征的双极型晶体管。高电阻率部分可以具有 大于500Ohm*cm的电阻率值。在一些情况中，电阻率可以是近似1kOhm*cm。此外，集成的前端模块可以包括开关，所述开关可以是SP4T 或SP5T开关。
双极型晶体管可以是功率放大器模块的一部分。在这种情况下，功率放 大器模块可以包括被配置为在第一频率频带中放大RF信号的第一功率放大 器装置，以及被配置在与第一频率频带分开的第二频率频带中放大RF信号 的第二功率放大器装置。第一频率频带可以包括2.4GHz并且第二频率频带 可以包括5GHz。此外，第一功率放大器装置可以被配置为根据IEEE 802.11b/g的规范放大RF信号，并且第二功率放大器装置可以被配置为根据IEEE 802.11a/ac规范放大RF信号。在一些情况中，功率放大器模块包括多 级功率放大器。关于一些实现方式，第一功率放大器装置是两级功率放大器 并且第二功率放大器装置是三级功率放大器。在一些配置中，前端模块包括 至少部分耦接到功率放大器模块的功率检测器模块。
在一些设计中，前端模块可以包括被布置在硅基底上面的至少一个无源 器件。此外，前端模块可以包括低噪声放大器模块。在一些实现方式中，低 噪声放大器模块可以包括低噪声放大器旁路开关。
半导体裸芯的某些实施例可以包括硅基底，所述硅基底包括高电阻率部 分并且被配置为容纳多个组件。此外，半导体裸芯可以包括被布置在硅基底 上的RF前端电路。该RF前端电路可以包括被布置在高电阻率部分上面的 具有硅或硅-锗合金基极的特征的双极型晶体管。此外，RF前端电路可以被 配置为处理遵照IEEE 802.11ac无线通信标准的无线信号。此外，RF前端电 路在一些实现方式中包括无源滤波器。
在某些实施例中，射频(RF)模块包括被配置为容纳多个组件的封装基 底。此外，RF模块可以包括被安装在所述封装基底上的裸芯。该裸芯可以 包括高电阻率基底部分、开关、包括被布置在所述高电阻率基底部分上面的 SiGe双极型晶体管的功率放大器，以及一个或多个无源器件。此外，RF模 块可以包括被配置为在所述裸芯和所述封装基底之间提供电连接的多个连 接器。在一些情况中，封装基底具有小于3.0mm2的面积并且RF模块的高度可以小于0.5mm。
在特定的实施例中，RF器件可以包括被配置为处理RF信号的基带电路 部件以及被布置在具有高电阻率部分的基底上的RF前端电路。RF前端电路 可以包括开关、一个或多个无源器件以及包括双极型晶体管的功率放大器， 所述双极型晶体管被布置在高电阻率部分上面具有硅或硅-锗合金基极的特 征。另外，RF器件可以包括与RF前端电路的至少一部分通信的天线以促进 RF信号的发送和接收。
这里所公开的前端模块的实施例可以被配置为符合诸如802.11ac(见图 11的802.11ac频带增益/抑制规范)的一个或多个无线通信标准的频带增益 和抑制规范。在利用砷化镓基底构建的遵照802.11ac的FEM中，共存滤波 可以利用例如五阶带通功率放大器滤波器实现。图10A示出可以与在2.4GHz 频率处操作的2级GaAs FEM一起使用的五阶带通滤波器的实施例。图10A 的滤波器包括在半隔离GaAs基底上的高Q电感器。图10A中所示的各种器 件可以取任何所期望的值。例如，在某些实施例中，器件具有等于或近似等 于下述的值：C1＝3.0pF；C2＝4.8pF；C3＝3.0pF；C4＝3.3pF；C5＝3.3pF； L1＝1.6nH；L2＝1.2nH；和L3＝1.2nH。
由于相应的滤波器实现方式的固有地更高的插入损耗，利用低电阻率块 状基底在2级SiGe实现方式中可能难以实现满意的增益/抑制特性。但是， 在某些实施例中，可以与六阶椭圆滤波一起使用3级SiGe放大器以实现足 够的性能。由于来自更高阶滤波和低电阻率块状硅基底的损耗的增加，可能 需要三级，而不是二级。因此，关于低电阻率的基于SiGe的技术，期望的 是利用六阶椭圆滤波器实现共存滤波，以便满足802.11ac的规范。图10B 示出可以在基于SiGe的遵照802.11ac的FEM中使用的六阶椭圆滤波器的实 施例。图10B所示的各种器件可以取任何所期望的值。例如，在某些实施例 中，器件具有等于或近似等于下述的值：C1＝1.5pF；C2＝7.3pF；C3＝5.0pF； L1＝6.4nH；L2＝0.7nH；L3＝1.2nH；L4＝4.4nH；L5＝4.0nH；and L6＝5.4nH。
图11示出与2级GaAs性能相比的利用如图10B所示的滤波器的3级 低电阻率的SiGe FEM的潜在性能。如图11所示，在这样的SiGe实施例中 的增益可能需要被提高以满足在2.4-2.5GHz处的增益要求。这样的增益增加 可以用额外的高频预驱动级实现，从而需要额外的增益级。这样的带内增益 斜率问题可以使得低电阻率的基于SiGe的解决方案在某些方面比其它解决 方案(例如，基于GaAs的解决方案)较不理想。
但是如这里所述，高电阻率SiGe的解决方案可以允许遵照802.11ac的 FEM使用可与2级GaAs的性能相比拟的2级解决方案。这样的2级解决方 案可以有利地提供满意的性能而不需要额外增加为提供如图10B所示的6阶 滤波器所需要的电流消耗、物理尺寸并整体增加电路的复杂性。
在某些实施例中，集成的前端模块可以通过提供高电阻率块状硅基底的 至少一部分并且在高电阻率块状硅基底上形成一个或多个晶体管的方法形 成。在一些情况中，所述方法还可以包括在一个或多个晶体管周围注入低电 阻率区域。
图12A-12D示出被配置用于FEM模块的封装配置的实施例，所述FEM 模块例如包括功率放大器模块、低噪声放大器模块和开关。在图12A和12C 的实施例中，FEM包括两个单独的裸芯(被标为“U1”和“U2”)，所述两个单 独的芯片集体地提供FEM功能。该两个裸芯在各个区域处由焊线连接。另 外，裸芯通过焊线连接到电路板或铅框架封装上的连接垫，所述两个裸芯被 布置在所述电路板或铅框架封装上。
关于图12B和12D，FEM包括单个集成的裸芯(被标为“U1”)，所述裸 芯提供所有必要的FEM功能。图12B的FEM根据上述实施例可以是集成的 FEM。例如，FEM可以包括BiCMOSSiGe技术，所述技术如上所述可以允 许FEM的各种组件的集成。如所示出的，图12B和12D的FEM相比12A 和12C所示的FEM占据更小的封装尺寸和轮廓。为容纳图12B和12D的 FEM所需要的这种空间上的减小可以允许更加紧凑的无线装置的设计。随 着对越来越小的电子装置的需求的增长，将FEM组件集成到单个芯片可能 变得越来越是所期望的。
虽然已经描述了集成的前端模块的各种实施例，但是本领域的普通技术 人员应该清楚更多的实施例和实现方式是可能的。例如，结合各种FEM组 件的集成的FEM的实施例可以应用到不同类型的无线通信装置中。另外， 集成的FEM的实施例可应用到期望紧凑的、高性能的设计的系统。这里所 述的一些实施例可以被与诸如移动电话的无线装置相关地使用。但是，这里 所述的一个或多个特征可以被用于使用RF信号的任何其它系统或设备。
除非上下文清楚地另外要求，否则贯穿说明书和权利要求，词语“包括” 和“包含”等应以包含性的含义来解释，而非排他性或穷举性的含义；也就是 说，以“包括但不限于”的含义来解释。如这里通常使用的，词语“耦接”指代 可以直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，当 在本申请中使用时，词语“这里”、“在上面”、“在下面”和类似意思的词语应 指代本申请整体，而非本申请的任何特定部分。当上下文允许时，上面的具 体实现方式中的、使用单数或复数的词语也可以分别包括复数或单数。在提 到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解 释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。
对本发明的实施例的上面的详细描述意图不是穷举性的或将本发明限 制为上面公开的精确形式。如相关领域技术人员将理解的，虽然为了说明的 目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效 修改是可能的。例如，虽然以给定顺序呈现过程或块，替换实施例可以执行 具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删 除、移动、添加、细分、组合和/或修改一些过程或块。可以以多种不同方式 实现这些过程或块中的每一个。此外，虽然过程或块有时被示出为串行执行， 可替换地，这些过程或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其它系统，而不一定是上面描述的 系统。可以组合在上面描述的各种实施例的元件和动作以提供进一步的实施 例。
虽然已描述了本发明的某些实施例，但是这些实施例仅作为示例呈现， 并且意图不是限制本公开的范围。实际上，这里描述的新方法和系统可以以 多种其它形式实施；此外，可以做出这里描述的方法和系统的形式上的各种 省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图 覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (59)

1.一种半导体裸芯，包括：
具有高电阻率部分的硅基底；
有源射频器件，被布置在基底上、在所述高电阻率部分上面；以及
低电阻率阱，至少部分围绕所述有源射频器件，所述低电阻率阱被布置为离开所述有源射频器件第一距离。
2.如权利要求1所述的半导体裸芯，其中，所述低电阻率阱包含低电阻率扩散以及与所述硅基底的接触。
3.如权利要求1所述的半导体裸芯，其中，所述低电阻率阱包含p型扩散。
4.如权利要求1所述的半导体裸芯，其中，所述低电阻率阱包含砷注入物。
5.如权利要求1所述的半导体裸芯，其中，所述低电阻率阱包含硼注入物。
6.如权利要求1所述的半导体裸芯，其中，所述有源射频器件是硅锗双极型晶体管。
7.如权利要求1所述的半导体裸芯，其中，所述有源射频器件是三阱NMOS器件。
8.如权利要求1所述的半导体裸芯，其中，所述有源射频器件是pFET器件。
9.如权利要求1所述的半导体裸芯，其中，所述第一距离在1μm和5μm之间。
10.如权利要求1所述的半导体裸芯，其中，所述第一距离在5μm和10μm之间。
11.如权利要求1所述的半导体裸芯，其中，所述第一距离在10μm和15μm之间。
12.如权利要求1所述的半导体裸芯，其中，所述第一距离大于15μm。
13.如权利要求1所述的半导体裸芯，还包括低电阻率外延层。
14.如权利要求1所述的半导体裸芯，还包含具有相对较高的电阻以及较差的自由载流子传导属性的高电阻率非晶硅层。
15.如权利要求1所述的半导体裸芯，还包含高电阻率多晶硅层。
16.如权利要求1所述的半导体裸芯，还包含被布置为离开所述器件第二距离的晶格破坏注入物。
17.如权利要求16所述的半导体裸芯，其中，所述晶格破坏注入物包含氩。
18.如权利要求16所述的半导体裸芯，其中，所述第二距离大于所述第一距离。
19.如权利要求16所述的半导体裸芯，其中，所述第二距离在1μm和5μm之间。
20.如权利要求16所述的半导体裸芯，其中，所述第二距离在5μm和10μm之间。
21.如权利要求16所述的半导体裸芯，其中，所述第二距离大于10μm。
22.如权利要求16所述的半导体裸芯，其中，所述晶格破坏注入物被布置为紧靠低电阻率阱的至少一部分。
23.如权利要求1所述的半导体裸芯，还包括被布置在所述有源射频器件和所述低电阻率区域之间的一个或多个沟槽。
24.如权利要求23所述的半导体裸芯，其中，所述一个或多个沟槽由两个沟槽组成。
25.如权利要求1所述的半导体裸芯，其中，所述第一距离足够大以基本上消除所述有源射频器件和所述低电阻率阱之间的寄生耦合。
26.一种制造半导体裸芯的方法，包括：
提供高电阻率块状硅基底的至少一部分；
在所述高电阻率块状硅基底上面形成一个或多个有源射频器件；以及
在所述高电阻率块状硅基底的顶表面上离开所述一个或多个有源射频器件第一距离注入低电阻率阱。
27.如权利要求26所述的方法，还包括离开所述一个或多个有源射频器件第二距离注入高电阻率注入物。
28.如权利要求27所述的方法其中，所述第二距离大于10μm。
29.如权利要求27所述的方法其中，所述第二距离大于所述第一距离。
30.如权利要求26所述的方法，其中，所述第一距离在5μm和15μm之间。
31.一种射频器件，包括：
基带电路部件，被配置为处理射频信号；
射频前端电路，被布置在具有高电阻率部分的基底上，所述射频前端电路包含被布置在所述基底上在所述高电阻率部分上面的有源射频器件、以及至少部分围绕所述射频器件的低电阻率阱，所述低电阻率阱被布置为离开所述射频器件第一距离；以及
天线，与所述射频前端电路通信以促进所述射频信号的发送和接收。
32.如权利要求31所述的射频器件，其中所述射频前端电路还包含被布置在所述射频器件和所述低电阻率之间的一个或多个沟槽。
33.一种集成前端模块，包括：
半导体裸芯，其包含具有高电阻率部分的硅基底、被配置为处理射频信号并且被布置在所述高电阻率部分上面的基底上的有源射频器件、以及被布置为离开所述射频器件第一距离的低电阻率阱；以及
天线端口，被配置为与天线通信以促进所述射频信号的发送和接收。
34.如权利要求33所述的集成前端模块，其中，所述半导体裸芯还包含被布置为与所述器件离开一段距离的晶格破坏注入物。
35.如权利要求34所述的集成前端模块，其中，所述晶格破坏注入物包含氩。
36.一种半导体器件，包括：
具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底，所述第一杂质类型为p型；
至少部分被布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域，所述第二杂质类型为n型；
被布置在顶表面的附近并且位于与所述顶平面平行的平面中的所述第二杂质类型的低电阻率外延层；
被布置在所述顶表面附近并且延伸到所述顶平面下面的所述第一杂质类型的低电阻率阱，所述低电阻率阱的位置离开所述晶体管子集电极区域第一距离；
沟槽，被布置在所述晶体管子集电极区域和所述低电阻率阱之间并且延伸到所述顶平面下面，所述沟槽邻近所述低电阻率阱并且离开所述子集电极区域第二距离，所述沟槽被配置为阻碍高电阻率块状硅基底中的载流子的跨越沟槽的迁移；以及
硅锗双极型晶体管，被布置在所述高电阻率块状硅基底上面，并且包含所述晶体管子集电极区域和n型阱，所述n型阱从所述晶体管子集电极区域向上延伸通过所述低电阻率外延层，延伸到所述低电阻率外延层上面的所述n型阱的一部分电耦合到所述硅锗双极型晶体管的集电极触点。
37.如权利要求36所述的半导体器件，其中，所述低电阻率阱基本上围绕所述晶体管子集电极区域。
38.如权利要求36所述的半导体器件，其中，位于所述低电阻率阱和所述晶体管子集电极区域之间的区域具有高于所述低电阻率阱和所述子集电极区域两者的电阻率特性。
39.如权利要求36所述的晶片，其中，所述沟槽通过将所述高电阻率块状硅基底的一部分刻蚀掉而形成。
40.如权利要求36所述的半导体器件，其中，所述低电阻率阱包括砷注入物。
41.如权利要求36所述的半导体器件，其中，所述低电阻率阱包括硼注入物。
42.如权利要求36所述的半导体器件，还包括被布置在所述高电阻率块状硅基底的顶表面附近的高电阻率处理物。
43.如权利要求42所述的半导体器件，其中，所述高电阻率处理物的位置离开所述晶体管子集电极区域第三距离，所述第三距离大于所述低电阻率阱的位置离开所述晶体管子集电极区域的第一距离。
44.如权利要求42所述的半导体器件，其中，所述高电阻率处理物包含晶格破坏注入物。
45.如权利要求42所述的半导体器件，其中，所述高电阻率处理物包含氩注入物。
46.如权利要求42所述的半导体器件，其中，所述高电阻率处理物包含非晶硅层。
47.如权利要求42所述的半导体器件，其中，所述高电阻率处理物包含多晶硅层。
48.如权利要求36所述的半导体器件，其中，所述低电阻率外延层至少部分通过杂质从所述子集电极区域的向外扩散而形成。
49.如权利要求36所述的半导体器件，其中，所述第一距离在5μm和10μm之间。
50.一种集成前端模块，包括：
半导体晶片，包含：具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底，所述第一杂质类型为p型；至少部分被布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域，所述第二杂质类型为n型；被布置在顶表面的附近并且位于与所述顶平面平行的平面中的所述第二杂质类型的低电阻率外延层；被布置在所述顶表面附近并且延伸到所述顶平面下面的所述第一杂质类型的低电阻率阱，所述低电阻率阱的位置离开所述子集电极区域第一距离；沟槽，被布置在所述晶体管子集电极区域和所述低电阻率阱之间并且延伸到所述顶平面下面，所述沟槽邻近所述低电阻率阱并且离开所述子集电极区域第二距离，所述沟槽被配置为阻碍高电阻率块状硅基底中的载流子的跨越沟槽的迁移；以及硅锗双极型晶体管，被布置在所述高电阻率块状硅基底上面，并且包含所述晶体管子集电极区域和n型阱，所述n型阱从所述晶体管子集电极区域向上延伸通过所述低电阻率外延层，延伸到所述低电阻率外延层上面的所述n型阱的一部分电耦合到所述硅锗双极型晶体管的集电极触点；以及
射频前端电路，被布置在所述半导体晶片上，所述射频前端电路包含多个电组件和与天线通信的天线连接器以便促进射频信号的发送和接收。
51.如权利要求50所述的集成前端模块，其中所述低电阻率阱基本上围绕所述晶体管子集电极区域。
52.如权利要求50所述的集成前端模块，其中位于所述低电阻率阱和所述晶体管子集电极区域之间的区域具有比所述低电阻率阱和所述晶体管子集电极区域两者高的电阻率特性。
53.如权利要求50所述的集成前端模块，其中所述半导体晶片还包含被布置在所述基底的顶表面附近的高电阻率处理物。
54.如权利要求53所述的集成前端模块，其中所述高电阻率处理物位置离开所述晶体管子集电极区域第三距离，所述第三距离大于所述低电阻率阱位置离开所述晶体管子集电极区域的第一距离。
55.如权利要求50所述的集成前端模块，其中所述低电阻率外延层至少部分由杂质从所述子集电极区域的向外扩散形成。
56.一种射频器件，包括：
基带电路部件，被配置为处理射频信号；
射频前端电路，被布置在半导体晶片上，所述半导体晶片包含：具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底，所述第一杂质类型为p型；至少部分被布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域，所述第二杂质类型为n型；被布置在顶表面的附近并且位于与所述顶平面平行的平面中的所述第二杂质类型的低电阻率外延层；被布置在所述顶表面附近并且延伸到所述顶平面下面的所述第一杂质类型的低电阻率阱，所述低电阻率阱的位置离开所述子集电极区域第一距离；沟槽，被布置在所述晶体管子集电极区域和所述低电阻率阱之间并且延伸到所述顶平面下面，所述沟槽邻近所述低电阻率阱并且离开所述子集电极区域第二距离，所述沟槽被配置为阻碍高电阻率块状硅基底中的载流子的跨越沟槽的迁移；以及硅锗双极型晶体管，被布置在所述高电阻率块状硅基底上面，并且包含所述晶体管子集电极区域和n型阱，所述n型阱从所述晶体管子集电极区域向上延伸通过所述低电阻率外延层，延伸到所述低电阻率外延层上面的所述n型阱的一部分电耦合到所述硅锗双极型晶体管的集电极触点；以及
天线，与所述射频前端电路通信以便促进射频信号的发送和接收。
57.如权利要求56所述的射频器件，其中所述半导体晶片还包含被布置在所述基底的顶表面附近的高电阻率处理物。
58.如权利要求57所述的射频器件，其中所述高电阻率处理物位置离开所述晶体管子集电极区域第三距离，所述第三距离大于所述低电阻率阱位置离开所述晶体管子集电极区域的第一距离。
59.如权利要求57所述的射频器件，其中所述高电阻率处理物包含晶格破坏注入物。
CN201810295076.XA 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管 Active CN108538834B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US13/536,662 US20140001608A1 (en) 2012-06-28 2012-06-28 Semiconductor substrate having high and low-resistivity portions
US13/536,630 2012-06-28
US13/536,662 2012-06-28
US13/536,743 US20140001602A1 (en) 2012-06-28 2012-06-28 Device manufacturing using high-resistivity bulk silicon wafer
US13/536,609 US20140001567A1 (en) 2012-06-28 2012-06-28 Fet transistor on high-resistivity substrate
US13/536,609 2012-06-28
US13/536,743 2012-06-28
US13/536,749 2012-06-28
US13/536,630 US9761700B2 (en) 2012-06-28 2012-06-28 Bipolar transistor on high-resistivity substrate
US13/536,749 US9048284B2 (en) 2012-06-28 2012-06-28 Integrated RF front end system
PCT/US2013/047658 WO2014004535A1 (en) 2012-06-28 2013-06-25 Bipolar transistor on high-resistivity substrate
CN201380040230.4A CN104508827B (zh) 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380040230.4A Division CN104508827B (zh) 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管

Publications (2)

Publication Number Publication Date
CN108538834A true CN108538834A (zh) 2018-09-14
CN108538834B CN108538834B (zh) 2022-10-11

Family

ID=49783799

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380040230.4A Active CN104508827B (zh) 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管
CN201810295076.XA Active CN108538834B (zh) 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380040230.4A Active CN104508827B (zh) 2012-06-28 2013-06-25 高电阻率基底上的双极型晶体管

Country Status (5)

Country Link
KR (1) KR102070477B1 (zh)
CN (2) CN104508827B (zh)
HK (2) HK1204148A1 (zh)
TW (2) TWI611586B (zh)
WO (1) WO2014004535A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048284B2 (en) 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
US9761700B2 (en) 2012-06-28 2017-09-12 Skyworks Solutions, Inc. Bipolar transistor on high-resistivity substrate
US10149347B2 (en) 2015-01-07 2018-12-04 Skyworks Solutions, Inc. Front-end integrated circuit for WLAN applications
KR101666753B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR101666752B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR101692625B1 (ko) * 2015-06-18 2017-01-03 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
CN105657809B (zh) * 2016-02-01 2020-06-30 深圳市至高通信技术发展有限公司 Wlan传输系统
KR102482194B1 (ko) * 2018-08-24 2022-12-27 삼성전기주식회사 삽입손실이 개선된 cmos 트랜지스터의 배치 구조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492857A (en) * 1993-07-12 1996-02-20 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5973382A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US20040097051A1 (en) * 2002-11-19 2004-05-20 Zhiqiang Wu Methods for improving well to well isolation
CN1547775A (zh) * 2002-06-24 2004-11-17 自由度半导体公司 用于混合信号rf应用和电路的集成电路结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59107276D1 (de) * 1990-09-25 1996-02-29 Siemens Ag Abschaltbarer Thyristor
US5559349A (en) * 1995-03-07 1996-09-24 Northrop Grumman Corporation Silicon integrated circuit with passive devices over high resistivity silicon substrate portion, and active devices formed in lower resistivity silicon layer over the substrate
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
JP2001119019A (ja) * 1999-10-19 2001-04-27 Nec Corp 半導体装置およびその製造方法
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
KR100408000B1 (ko) * 2001-12-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자 형성 방법
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
US7268400B2 (en) * 2006-01-26 2007-09-11 International Business Machines Corporation Triple-well CMOS devices with increased latch-up immunity and methods of fabricating same
US20070246790A1 (en) * 2006-04-20 2007-10-25 Micrel, Inc. Transistor process using a double-epitaxial layer for reduced capacitance
US7596364B2 (en) * 2006-12-08 2009-09-29 Telefonaktiebolaget L M Ericsson (Publ) Merged low-noise amplifier and balun
JP2008085359A (ja) * 2007-11-08 2008-04-10 Mitsubishi Electric Corp 電力用半導体装置
CN100578790C (zh) * 2008-12-30 2010-01-06 电子科技大学 Bcd半导体器件及其制造方法
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US9543661B2 (en) * 2009-11-09 2017-01-10 Tyco Electronics Services Gmbh RF module and antenna systems
US8362564B2 (en) * 2010-08-20 2013-01-29 Intersil Americas Inc. Isolated epitaxial modulation device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492857A (en) * 1993-07-12 1996-02-20 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5973382A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
CN1547775A (zh) * 2002-06-24 2004-11-17 自由度半导体公司 用于混合信号rf应用和电路的集成电路结构
US20040097051A1 (en) * 2002-11-19 2004-05-20 Zhiqiang Wu Methods for improving well to well isolation

Also Published As

Publication number Publication date
KR20150034212A (ko) 2015-04-02
TW201727919A (zh) 2017-08-01
CN104508827A (zh) 2015-04-08
KR102070477B1 (ko) 2020-01-29
TW201407784A (zh) 2014-02-16
HK1256204A1 (zh) 2019-09-13
TWI611586B (zh) 2018-01-11
HK1204148A1 (zh) 2015-11-06
TWI595656B (zh) 2017-08-11
WO2014004535A1 (en) 2014-01-03
CN108538834B (zh) 2022-10-11
CN104508827B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
US10522617B2 (en) Integrated RF front end system
US10103254B2 (en) Semiconductor die fabrication methods
CN104508827B (zh) 高电阻率基底上的双极型晶体管
US20140001608A1 (en) Semiconductor substrate having high and low-resistivity portions
US20140001567A1 (en) Fet transistor on high-resistivity substrate
US10158010B2 (en) Methods of forming a bipolar transistor having a collector with a doping spike
CN105915256B (zh) 用于wlan应用的前端集成电路
CN106982032A (zh) 用于载波聚集的具有基于变压器的信号分路的低噪声放大器
US9768282B2 (en) Bipolar transistor having collector with grading
US10109724B2 (en) Heterojunction bipolar transistor unit cell and power stage for a power amplifier
US8988161B2 (en) Transformer for monolithic microwave integrated circuits
US8552800B2 (en) Wireless communication device and semiconductor package device having a power amplifier therefor
Saponara et al. Design of a 2 Gb/s transceiver at 60 GHz with integrated antenna in bulk CMOS technology
Kim et al. A 60 GHz LTCC antenna in package with low power CMOS radio

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1256204

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant