CN108495449A - Pcb拼板 - Google Patents
Pcb拼板 Download PDFInfo
- Publication number
- CN108495449A CN108495449A CN201810513263.0A CN201810513263A CN108495449A CN 108495449 A CN108495449 A CN 108495449A CN 201810513263 A CN201810513263 A CN 201810513263A CN 108495449 A CN108495449 A CN 108495449A
- Authority
- CN
- China
- Prior art keywords
- pcb
- jigsaw
- differential lines
- pad
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000013461 design Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002847 impedance measurement Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供了一种PCB拼板,通过在PCB拼板的至少一侧边设置测试布线区,以此保证了PCB板生产厂家发给电路板生产厂家时阻抗条不会被丢弃,以此方便了电路板厂家进行PCB走线的测试。同时通过进一步在阻抗条上设置单端线和差分线,以此能完善得到对PCB单板走线的阻抗数据。
Description
技术领域
本发明涉及PCB板设计领域,尤其涉及一种PCB拼板。
背景技术
应用于高频电路的PCB板设计时通常都会涉及走线阻抗控制,PCB板生产厂家根据PCB设计者提供的由多个PCB单板拼接而成的拼板再进行拼接组成大拼板,并在大拼板中预留一根阻抗测试条,用于PCB生产过程的阻抗监控,PCB板生产厂家在上述大拼板生产完成后会将大拼板分割成多块拼板11发给电路板生产厂家用于生产,上述的阻抗测试条在分割过程中会丢弃,电路板生产厂家有时需要检测拼板的阻抗,由于没有了阻抗测试条,只能对PCB板进行金相切片、研磨、显微镜测量后,再跟进公式反推算出走线阻抗值,而且在测试走线的阻抗时,会涉及到多种走线的不同阻抗计算,这样对电路板生产厂家而言,针对PCB板的阻抗测试的再检验及是一个很费事麻烦的过程,不利于提升检测效率。
上述内容仅用于辅助理解本发明的技术方案,并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种PCB拼板,以此解决在电路板生产厂家过程中由于PCB拼板上的阻抗测试图被PCB板生产厂家丢弃而引起走线阻抗测试的不变,从而影响测试效率问题。
为实现上述目的,本发明提供的一种PCB拼板,包括设置在所述PCB拼板中间区域的多个相同的PCB单板和设置在所述PCB拼板的至少一侧边的阻抗测试布线区;
每个所述PCB单板通过易分离连接部与其相邻的PCB单板和/或者所述侧边连接。
优选的,所述阻抗测试布线区包括阻抗测试条和铺地区,所述阻抗测试条内嵌在所述铺地区中。
优选的,所述阻抗测试条包括单端线和差分线,所述单端线和所述差分线用于确定所述PCB单板上的与所述单端线和所述差分线对应的走线的阻抗。
优选的,所述单端线和差分线分别设置在所述PCB拼板的相对两侧。
优选的,所述差分线为两组。
优选的,所述差分线包括两条平行走线和第一铺地焊盘,其中所述两条走线的一端成夹角并设置焊盘,所述第一铺地焊盘为两个,分别靠近所述走线的焊盘设置。
优选的,所述差分线的两条走线的一端成90°夹角。
优选的,所述铺地焊盘设置在所述两组差分线的不同端。
优选的,所述单端线包括单根走线和第二铺地焊盘,所述单根走线一端设置焊盘,所述第二铺地焊盘靠近所述单根走线的焊盘设置。
优选的,所述PCB拼板设置所述单端线的一侧还同时设置与所述单端线平行的差分线。
本发明的PCB拼板,通过在PCB拼板的至少一侧边设置阻抗测试布线区,以此保证了PCB板生产厂家发给电路板生产厂家时阻抗条不会被丢弃,以此方便了电路板厂家进行PCB走线的测试。同时通过进一步在阻抗条上设置单端线和差分线,以此能完善得到对PCB单板走线的阻抗数据。
附图说明
图1为本发明PCB拼板的布局示意图;
图2为图1中一个拼板的PCB布线示意图;
图3为图2中A部分的放大示意图;
图4为图2中B部分的放大示意图。
附图标号说明:
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
参照图1-4,图1为本发明实施例提供的PCB拼板的布局示意图,为了便于查看,图1中的每块PCB单板去掉了其中的元器件布线部分,在图1中,大拼板由多个PCB拼板1拼接而成,每个拼板1由多个PCB单板11拼接而成,每个拼板1的上设置多个相同的PCB单板11和设置在PCB拼板1的至少一侧边的阻抗测试布线区13,该侧边具体为靠近PCB拼板1的板边位置;每个PCB单板11通过易分离连接部14与其相邻的PCB单板11和/或者侧边连接。
在图1-2中,阻抗测试布线区13设置在PCB拼板1的两侧边,其他情况可根据阻抗测试布线区的多少设置于PCB拼板1的一侧边或者多侧边,易分离连接部14可以为开设的凹槽,其凹槽具体可以为V型槽,可方便在PCB单板11在使用时掰断,或者也可以为邮票孔等易于掰断结构。
由于将阻抗测试布线区设置在PCB拼板1的至少一侧边,这样PCB板生产厂家在将大板分割成拼板1后,阻抗条不会被丢弃,电路板生产厂家可根据阻抗测试布线区对走线的阻抗进行测试,以此提高检测效率。而且原来设计在大拼板中间的阻抗条可以去掉,这样能增加大拼板的利用率,降低成本。
进一步的,为了应对实际PCB单板的不同走线的阻抗测试,如图2-4所示,每个阻抗测试布线区包括阻抗测试条和铺地区,阻抗测试条嵌在铺地中。其中阻抗测试条分为两种单端线和差分线,其中图2为图1中一个拼板1的PCB布线示意图,在图3中差分线为两组,具体设置在拼板1的左侧边,其中右侧的一组包括121、122两条平行走线以及第一铺地焊盘123、124,这些平行线和铺地焊盘嵌设在铺地125中,这里的铺地125是独立,与PCB单板11上的地线不连接。
具体的,差分线的两条平行走线121、122的一端1212和1222成夹角设置,在1212和1222的端头位置设置了焊盘1211和1221,而第一铺地焊盘123、124分别靠近焊盘1211和1221设置,由于铺地焊盘123和124与铺地125连接,因此在测试时分别测试1211和123之间、以及1221和124之间的阻抗即可测试出阻抗条走线的阻抗参数。这里差分线用于差分传输,差分传输具体是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相等,相位相差180度,极性相反。在这两根线上传输的信号就是差分信号。在电路板上,差分线必须是等长、等宽、紧密靠近、且在同一层面的两根线。例如USB协议定义的两根信号线(D+、D-)传输数字信号,其走线走线即为差分线。由于差分线与PCB单板11上的线宽以及与地线之间的间距与PCB单板11上的差分线的线宽和与地线之间的间距一致,如PCB单板11为WIFI通讯模块的PCB时,其单板上会涉及射频信号通讯的差分线和USB通讯的数据差分线等,这些通讯线和数据线的走线完全与阻抗条上的差分线121、122以及铺地125一致,因此通过测试阻抗条中走线的阻抗参数即可得出单板上的走线阻抗参数。
进一步的,上述1212和1222可成90°夹角设置,以方便与焊盘1211和1221连接。
进一步的,上述两组差分线的铺地焊盘设置在两组差分线的不同端,结合图2和图3中,左边的一组差分线和右边一组差分线中的焊盘分别设置在其两端,即左边一组差分线的焊盘设置在下端,其对应的铺地焊盘也设置在下端,而右边一组的差分线的焊盘设置在上端,而对应的铺地焊盘也设置在上端,由于差分线的焊盘和对应的铺地焊盘需要占用较多的PCB面积,通过将其设置每组差分线的不同端,可以使得两组差分线占用较少的PCB面积。
进一步的,如图4所示,单端线包括单根走线133和第二铺地焊盘134,具体设置在拼板1的右侧边,具体的单根走线133的靠近第二铺地焊盘134的一端还设置了焊盘1331,第二铺地焊盘134与铺地区135连接,这里的铺地区135同差分线的铺地区一样也是独立设置。通过测试焊盘1331和第二铺地焊盘134之间的阻抗即可获得单端线的阻抗值。由于单端线中的单根走线133的线宽、以及与铺地135之间的间距都与PCB单板11中的单根走线一致,因此通过测试单端线的阻抗即可得到PCB单板11中的单根走线阻抗。
进一步的,在上述拼板1的右侧边除了设置单端线,还设置了一组差分线,如图4中的差分线的两条平行走线131和132,并同时设置了铺地焊盘,平行走线131和132同上述差分线121和122,在其一端也设置了焊盘,此差分线的对应的铺地焊盘与单端线的铺地焊盘分别设置差分线和单端线的两端,以此可以节省PCB布线面积。在某些PCB板设计中,不只是存在一种差分线,如在上述的WIFI模块的PCB板设计中,存在USB接口通讯的数据线和射频通讯的数据线,这两种都是差分线,且其阻抗不相同,因此需要对应在阻抗测试布线区设置两种差分线,如果在PCB拼板上一侧设置差分线不足时,需要在另一侧设置。
本发明的PCB拼板,通过在上述PCB拼板的阻抗条中设置单端线和差分线,以此实现了与PCB单板11中的走线保持一致,通过测试阻抗条中单端线和差分线阻抗即能准确确定PCB单板11中的阻抗数据。
在本说明书的描述中,参考术语“第一实施例”、“第二实施例”、“示例”等的描述意指结合该实施例或示例描述的具体方法、装置或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、方法、装置或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种PCB拼板,其特征在于,所述PCB拼板包括设置在所述PCB拼板上多个相同的PCB单板和设置在所述PCB拼板的至少一侧边的阻抗测试布线区;
每个所述PCB单板通过易分离连接部与其相邻的PCB单板和/或者所述侧边连接。
2.如权利要求1所述的PCB拼板,其特征在于,所述阻抗测试布线区包括阻抗测试条和铺地区,所述阻抗测试条内嵌在所述铺地区中。
3.如权利要求2所述的PCB拼板,其特征在于,所述阻抗测试条包括单端线和差分线,所述单端线和所述差分线用于确定所述PCB单板上的与所述单端线和所述差分线对应的走线的阻抗。
4.如权利要求3所述的PCB拼板,其特征在于,所述单端线和差分线分别设置在所述PCB拼板的相对两侧。
5.如权利要求4所述的PCB拼板,其特征在于,所述差分线为两组。
6.如权利要求5所述的PCB拼板,其特征在于,所述差分线包括两条平行走线和第一铺地焊盘,其中所述两条走线的一端成夹角并设置焊盘,所述第一铺地焊盘为两个,分别靠近所述走线的焊盘设置。
7.如权利要求6所述的PCB拼板,其特征在于,所述差分线的两条走线的一端成90°夹角。
8.如权利要求6所述的PCB拼板,其特征在于,所述铺地焊盘设置在所述两组差分线的不同端。
9.如权利要求4所述的PCB拼板,其特征在于,所述单端线包括单根走线和第二铺地焊盘,所述单根走线一端设置焊盘,所述第二铺地焊盘靠近所述单根走线的焊盘设置。
10.如权利要求9所述的PCB拼板,其特征在于,所述PCB拼板设置所述单端线的一侧还同时设置与所述单端线平行的差分线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810513263.0A CN108495449A (zh) | 2018-05-24 | 2018-05-24 | Pcb拼板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810513263.0A CN108495449A (zh) | 2018-05-24 | 2018-05-24 | Pcb拼板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108495449A true CN108495449A (zh) | 2018-09-04 |
Family
ID=63352175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810513263.0A Pending CN108495449A (zh) | 2018-05-24 | 2018-05-24 | Pcb拼板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108495449A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119487A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | プリント配線板 |
CN202799366U (zh) * | 2012-07-16 | 2013-03-13 | 中山市达进电子有限公司 | 一种有利于阻抗测试排版结构的电路板 |
CN105916301A (zh) * | 2016-04-06 | 2016-08-31 | 上海斐讯数据通信技术有限公司 | 一种pcb阻抗验证匹配方法及系统 |
CN106028644A (zh) * | 2016-07-12 | 2016-10-12 | 乐视控股(北京)有限公司 | 电路板拼板 |
CN206945824U (zh) * | 2017-06-20 | 2018-01-30 | 广州兴森快捷电路科技有限公司 | 阻抗测试条及电路板 |
CN208191012U (zh) * | 2018-05-24 | 2018-12-04 | 广东美的制冷设备有限公司 | Pcb拼板 |
-
2018
- 2018-05-24 CN CN201810513263.0A patent/CN108495449A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119487A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | プリント配線板 |
CN202799366U (zh) * | 2012-07-16 | 2013-03-13 | 中山市达进电子有限公司 | 一种有利于阻抗测试排版结构的电路板 |
CN105916301A (zh) * | 2016-04-06 | 2016-08-31 | 上海斐讯数据通信技术有限公司 | 一种pcb阻抗验证匹配方法及系统 |
CN106028644A (zh) * | 2016-07-12 | 2016-10-12 | 乐视控股(北京)有限公司 | 电路板拼板 |
CN206945824U (zh) * | 2017-06-20 | 2018-01-30 | 广州兴森快捷电路科技有限公司 | 阻抗测试条及电路板 |
CN208191012U (zh) * | 2018-05-24 | 2018-12-04 | 广东美的制冷设备有限公司 | Pcb拼板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102759701B (zh) | 整合式高速测试模块 | |
CN105632382A (zh) | 显示装置及其检测绑定区域绑定情况的方法 | |
CN103344791B (zh) | 一种测试基板及采用该测试基板制造的探针卡 | |
CN105307380B (zh) | 关于印刷电路板的层深度感测的步进钻孔测试结构 | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
CN203934098U (zh) | 一种简便测试高速信号损耗的pcb | |
CN103901239B (zh) | 高频探针卡 | |
CN206945824U (zh) | 阻抗测试条及电路板 | |
CN106604550B (zh) | 一种线路阻抗调节方法和系统 | |
CN108169574A (zh) | 测试过孔损耗的方法和系统 | |
CN103323634A (zh) | 高频探针及其探针卡 | |
CN101557683B (zh) | 用于集成电路晶片电性测试的探针卡 | |
CN208191012U (zh) | Pcb拼板 | |
CN102650677B (zh) | Pci-e信号测试装置 | |
CN100517257C (zh) | 高速外围部件互连总线接口测试装置 | |
CN108495449A (zh) | Pcb拼板 | |
CN100507574C (zh) | 可传递差动信号对的探针卡 | |
CN206740921U (zh) | 假压测试fpc | |
CN206321903U (zh) | 一种探针部件、探针块和检测装置 | |
CN108363648A (zh) | 一种检测板内usb3.0信号的系统和方法 | |
CN205229206U (zh) | 一种针对板内高速信号损耗测试设计的测试固定夹具 | |
CN105810602B (zh) | 一种保持bga封装内部布线阻抗连续的方法 | |
CN203929809U (zh) | 一种数字集成电路测试适配器 | |
CN104617984B (zh) | 一种针对PLC或EoC的测试仪 | |
CN206627722U (zh) | Cog液晶显示模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |