CN105810602B - 一种保持bga封装内部布线阻抗连续的方法 - Google Patents

一种保持bga封装内部布线阻抗连续的方法 Download PDF

Info

Publication number
CN105810602B
CN105810602B CN201610278434.7A CN201610278434A CN105810602B CN 105810602 B CN105810602 B CN 105810602B CN 201610278434 A CN201610278434 A CN 201610278434A CN 105810602 B CN105810602 B CN 105810602B
Authority
CN
China
Prior art keywords
pad
impedance
bga package
diameter
internal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610278434.7A
Other languages
English (en)
Other versions
CN105810602A (zh
Inventor
宗艳艳
贡维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201610278434.7A priority Critical patent/CN105810602B/zh
Publication of CN105810602A publication Critical patent/CN105810602A/zh
Application granted granted Critical
Publication of CN105810602B publication Critical patent/CN105810602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种保持BGA封装内部布线阻抗连续的方法，包括：将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积。本申请提供的上述保持BGA封装内部布线阻抗连续的方法，能够保持BGA封装内部信号的阻抗一致性，减少信号因阻抗不连续带来的衰减。

Description

一种保持BGA封装内部布线阻抗连续的方法
技术领域
本发明属于电子信息技术领域，特别是涉及一种保持BGA封装内部布线阻抗连续的方法。
背景技术
BGA的全称是Ball Grid Array(球栅阵列结构的PCB)，它是集成电路采用有机载板的一种封装法，它具有封装面积少、功能加大、引脚数目增多、PCB板溶焊时能自我居中易上锡、可靠性高以及电性能好整体成本低等特点。
随着信号速率越来越高，每个可以影响信号完整性的因素细节都被一一处理。众所周知，在阻抗不连续的地方，会产生反射或者散射现象，从而造成信号流失。在BGA封装中，有些信号直接从表层出线，有些需要布一段小的短线之后再打过孔到其他层布线，由于BGA的焊盘的固定尺寸与阻抗一定的传输线的宽度存在差异，因此这两个地方的阻抗不一致，这就会产生反射，导致信号衰减现象的产生。当速率低而且传输通道短的时候，这种不连续所带来的衰减是可以忽略的，但是随着速率的不断提高，这种细节的优化也变的越来越重要。
发明内容
为解决上述问题，本发明提供了一种保持BGA封装内部布线阻抗连续的方法，能够保持BGA封装内部信号的阻抗一致性，减少信号因阻抗不连续带来的衰减。
本发明提供的一种保持BGA封装内部布线阻抗连续的方法，包括：
将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积。
优选的，在上述保持BGA封装内部布线阻抗连续的方法中，还包括：
设置过孔的隔离盘的直径比所述焊盘的直径至少大0.5mm。
优选的，在上述保持BGA封装内部布线阻抗连续的方法中，还包括：
将位于所述过孔的外周部的焊盘的邻层中位于所述焊盘下方的位置挖空。
优选的，在上述保持BGA封装内部布线阻抗连续的方法中，还包括：
设置表层的所述焊盘到所述过孔的传输线的宽度范围为：比所述焊盘的直径小2mm至比所述焊盘的直径大2mm。
优选的，在上述保持BGA封装内部布线阻抗连续的方法中，
设置表层的所述焊盘到所述过孔的传输线的宽度与所述焊盘的直径相等。
优选的，在上述保持BGA封装内部布线阻抗连续的方法中，
设置所述过孔的隔离盘的直径比所述焊盘的直径大0.5mm。
通过上述描述可知，本发明提供的上述保持BGA封装内部布线阻抗连续的方法，由于将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积，因此能够降低焊盘的阻抗，从而能够保持BGA封装内部信号的阻抗一致性，减少信号因阻抗不连续带来的衰减。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的BGA封装的表层布线示意图；
图2为现有技术中的PCB层叠结构的示意图；
图3为利用本申请实施例提供的第一种保持BGA封装内部布线阻抗连续的方法改进后的示意图；
图4为现有技术中在BGA封装内高速信号传输线在其他层布线的示意图；
图5为过孔位置的结构示意图；
图6为增加隔离盘尺寸之后的示意图；
图7为将所述表层焊盘到所述过孔的传输线的宽度设置成与所述焊盘的直径相等的示意图。
具体实施方式
本发明的核心思想在于提供一种保持BGA封装内部布线阻抗连续的方法，能够保持BGA封装内部信号的阻抗一致性，减少信号因阻抗不连续带来的衰减。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供的第一种保持BGA封装内部布线阻抗连续的方法，包括：
将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积。
如图1所示，图1为现有技术中的BGA封装的表层布线示意图，在这种BGA封装内，高速信号传输线直接在表层布线，这样的传输线的阻抗是一定的，符合高速信号线的阻抗要求，再参考图2，图2为现有技术中的PCB层叠结构的示意图，假设BGA封装的器件放在正面，传输线和GND的焊盘全部参考第二层，而且很明显焊盘的大小和传输线的宽度存在差异，所以焊盘的阻抗和传输线的阻抗存在差异，那么在这一点产生的阻抗就不一致，从而造成信号的衰减。由微带线阻抗计算公式：Z＝{87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]可以得出，线宽W越宽则阻抗越低，距参考层高度H越大则阻抗越高，也就是说，阻抗和线宽W成反比，和焊盘距参考层的高度H成正比。
基于以上分析，本实施例做了一些改进，如图3所示，图3为利用本申请实施例提供的第一种保持BGA封装内部布线阻抗连续的方法改进后的示意图。在BGA封装内，高速信号传输线直接在表层布线进行改善，把BGA同层布高速信号传输线的焊盘301的邻层中位于所述焊盘下方的位置挖空，挖空后形成了孔302，在这种情况下，焊盘的参考层不再是以前的第二层，且由于第三层是布线层而不是参考层，因此所述焊盘的参考层被设置成了第四层。由于焊盘比传输线宽很多，这样阻抗会比较低，我们通过增大所述焊盘的距参考层的高度H，来削弱这种焊盘过宽造成的影响，使得焊盘的阻抗和传输线的阻抗能够尽量保证一致，改善这种阻抗不连续所带来的信号衰减的问题。
本申请实施例还提供了第二种保持BGA封装内部布线阻抗连续的方法，是在上述保持BGA封装内部布线阻抗连续的方法的基础上，还包括：
设置过孔的隔离盘的直径比所述焊盘的直径至少大0.5mm。
如图4所示，图4为现有技术中在BGA封装内高速信号传输线在其他层布线的示意图，这个地方有阻抗不连续的点更多，不仅焊盘和参考层之间，还有过孔的阻抗。其中过孔处的细节如图5所示，图5为过孔位置的结构示意图，其中，过孔501的外部为焊盘502，而焊盘502的外周部为隔离孔503。对于过孔来说，寄生电容的公式：C＝1.41εTD1/(D2-D1)，其中，隔离孔直径为D2，焊盘的直径为D1，PCB板的厚度为T，板基材介电常数为ε；过孔的寄生电感公式：L＝5.08h[ln(4h/d)+1]，其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径，且阻抗公式为：Z＝Sqrt(L/C)。所以通过这三个代数式可以得出，在过孔的大小和间距以及板厚一定的情况下，可以通过更改过孔的隔离盘的直径D2来改变阻抗(D2与寄生电容成反比，和阻抗成正比)。我们都知道，过孔的阻抗一般比较低，为60欧姆左右，而一般的高速传输线的信号阻抗为85欧姆，95欧姆或者100欧姆，根据不同的参数会有所变化，所以改善这种阻抗的方式除了背钻外，就是增加隔离盘的直径尺寸，这个具体尺寸一般通过仿真工具进行仿真而得出，在该实施例中，可以设置过孔的隔离盘的直径比所述焊盘的直径至少大0.5mm。具体参考图6，图6为增加隔离盘尺寸之后的示意图，需要说明的是，隔离盘尺寸增加之后的形状可以为圆形、椭圆形或其他形状，此处并不做限制，该图中的椭圆形即为增加尺寸之后的隔离盘。
进而，在利用上述第二种方法之后，又可能出现前面所说的焊盘的阻抗不连续的问题，所以还提供了第三种方法，就是在上述第二种保持BGA封装内部布线阻抗连续的方法的基础上，在设置过孔的隔离盘的直径比所述焊盘的直径至少大0.5mm之后，还可以优选的包括如下步骤：
将位于所述过孔的外周部的焊盘的邻层中位于所述焊盘下方的位置挖空。
在这种情况下，能够增大位于其他层布线的所述BGA焊盘的距参考层的高度，来削弱这种焊盘过宽造成的影响，使得焊盘的阻抗和传输线的阻抗尽量能够保证一致，改善这种阻抗不连续所带来的信号衰减的问题。
在将位于所述过孔的外周部的焊盘的邻层中位于所述焊盘下方的位置挖空之后，发现表层由BGA到过孔的一小段传输线出现了不连续，所以本申请实施例还提供了第四种方法，是在上述第三种方法的基础上，可以优选的包括如下步骤：
设置表层的所述焊盘到所述过孔的传输线的宽度范围为：比所述焊盘的直径小2mm至比所述焊盘的直径大2mm。
进一步的，在本申请实施例提供的第五种方法中，设置表层的所述焊盘到所述过孔的传输线的宽度与所述焊盘的直径相等。具体的可以参考图7，图7为将所述表层焊盘到所述过孔的传输线的宽度设置成与所述焊盘的直径相等的示意图，其中，传输线701的宽度与所述焊盘的直径相等，需要说明的是，由于传输线701与焊盘的直径相等，因此图中无法再显示出该焊盘的形状。
在上述第二种至第五种保持BGA封装内部布线阻抗连续的方法中的任一种中，还可以采取如下优选方案：
将所述过孔的隔离盘的直径设置成比所述焊盘的直径大0.5mm。
通过上述描述可知，本申请实施例所提供的上述保持BGA封装内部布线阻抗连续的方法，由于将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积，因此能够降低焊盘的阻抗，从而能够保持BGA封装内部信号的阻抗一致性，减少信号因阻抗不连续带来的衰减。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (2)

1.一种保持BGA封装内部布线阻抗连续的方法，其特征在于，包括：
将BGA同层布传输线的焊盘的邻层中位于所述焊盘下方的位置挖空，设置所述焊盘下部的第四层为所述焊盘的参考层，其中，挖空的所述位置的面积至少大于所述焊盘的面积，设置过孔的隔离盘的直径比所述焊盘的直径至少大0.5mm；
将位于所述过孔的外周部的焊盘的邻层中位于所述过孔的外周部的焊盘下方的位置挖空；
设置表层的所述焊盘到所述过孔的传输线的宽度范围为：比所述焊盘的直径小2mm至比所述焊盘的直径大2mm。
2.根据权利要求1所述的保持BGA封装内部布线阻抗连续的方法，其特征在于，
设置表层的所述焊盘到所述过孔的传输线的宽度与所述焊盘的直径相等。
CN201610278434.7A 2016-04-28 2016-04-28 一种保持bga封装内部布线阻抗连续的方法 Active CN105810602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610278434.7A CN105810602B (zh) 2016-04-28 2016-04-28 一种保持bga封装内部布线阻抗连续的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610278434.7A CN105810602B (zh) 2016-04-28 2016-04-28 一种保持bga封装内部布线阻抗连续的方法

Publications (2)

Publication Number Publication Date
CN105810602A CN105810602A (zh) 2016-07-27
CN105810602B true CN105810602B (zh) 2018-10-30

Family

ID=56458900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610278434.7A Active CN105810602B (zh) 2016-04-28 2016-04-28 一种保持bga封装内部布线阻抗连续的方法

Country Status (1)

Country Link
CN (1) CN105810602B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106646777B (zh) * 2016-12-14 2019-05-28 青岛海信宽带多媒体技术有限公司 一种光模块及其设计方法
CN109344479B (zh) * 2018-09-20 2021-10-29 郑州云海信息技术有限公司 优化bga区信号线阻抗的方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201550357U (zh) * 2009-12-18 2010-08-11 杭州华三通信技术有限公司 一种印刷电路板
CN203734916U (zh) * 2014-01-26 2014-07-23 深圳市兴森快捷电路科技股份有限公司 基于控制边沿表贴sma连接器走线

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201550357U (zh) * 2009-12-18 2010-08-11 杭州华三通信技术有限公司 一种印刷电路板
CN203734916U (zh) * 2014-01-26 2014-07-23 深圳市兴森快捷电路科技股份有限公司 基于控制边沿表贴sma连接器走线

Also Published As

Publication number Publication date
CN105810602A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
JP5199071B2 (ja) インピーダンス調整がなされるバイア構造
KR101365281B1 (ko) 오픈 스터브를 갖는 비아 구조 및 이를 구비한 인쇄회로기판
US7057115B2 (en) Multilayered circuit board for high-speed, differential signals
CN103050479B (zh) 用于去嵌入的方法和装置
CN103179782B (zh) 阻抗受控、低损耗的单端过孔结构
CN105810602B (zh) 一种保持bga封装内部布线阻抗连续的方法
CN104425459A (zh) 半导体装置及半导体装置的检查方法
CN103913641A (zh) 获取pcb材料介电常数的方法
CN112133687B (zh) 一种多通道dds芯片基板封装结构及方法
US20120241201A1 (en) Circuit board
DE112009005186T5 (de) Signalerfassungsvorrichtungen und schaltungsplatinen
US20140353023A1 (en) Printed circuit board
JP3539331B2 (ja) 多層プリント配線板
CN109511224A (zh) 一种印刷电路板
CN203120286U (zh) 阻抗受控、低损耗的单端过孔结构
CN109001617A (zh) Ate测试板及基于ate测试板的电子元器件设置方法
CN206118171U (zh) Pcb板
CN207443202U (zh) 一种提高trl校准精度的sma头封装结构
CN106771413A (zh) 一种触摸屏导电膜及测试方法
CN113097094B (zh) 待切割基板、显示面板及其制备方法
CN207443203U (zh) 一种优化sma头过孔阻抗的封装结构
CN108495449B (zh) Pcb拼板
CN201986262U (zh) 一种针对高密度pcb板的电路结构
CN206563793U (zh) 兼容多sma探头的pcb板封装
Lu et al. Study on the electrical performance of one differential pair bonding fingers on different layers in wire bonding package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant