CN108461480A - 有机发光显示装置 - Google Patents

有机发光显示装置 Download PDF

Info

Publication number
CN108461480A
CN108461480A CN201810116147.5A CN201810116147A CN108461480A CN 108461480 A CN108461480 A CN 108461480A CN 201810116147 A CN201810116147 A CN 201810116147A CN 108461480 A CN108461480 A CN 108461480A
Authority
CN
China
Prior art keywords
signal pad
conductive pattern
layer
pad
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810116147.5A
Other languages
English (en)
Other versions
CN108461480B (zh
Inventor
贾智铉
权泰勋
金阳完
李敏九
李在容
郑镇泰
车承智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108461480A publication Critical patent/CN108461480A/zh
Application granted granted Critical
Publication of CN108461480B publication Critical patent/CN108461480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种有机发光显示装置，该有机发光显示装置包括显示单元、第一垫单元、测试单元、第一导电图案和第二导电图案，显示单元包括第一像素列和连接到第一像素列的第一数据线，第一垫单元包括第一信号垫和第二信号垫，测试单元包括连接在第一数据线与第一信号垫之间并且包括连接到第二信号垫的控制电极的第一开关元件，第一导电图案设置在与第一信号垫的层不同的层中并且连接到第一信号垫，第二导电图案设置在与第二信号垫的层不同的层中并且连接到第二信号垫，其中，第一导电图案和第二导电图案在同一层中彼此分隔开，第一导电图案的宽度比第二导电图案的宽度大。

Description

有机发光显示装置
本申请要求于2017年2月7日提交的第10-2017-0016800号韩国专利申请的优先权和通过该韩国专利申请获得的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
发明的示例性实施例涉及一种有机发光显示装置。
背景技术
有机发光显示装置利用作为自发光元件的有机发光二极管(“OLED”)来用来显示图像，并且由于它优异的亮度和色纯度而已经作为下一代显示装置成为焦点。有机发光显示装置在其制造工艺中要经历数个测试操作，且仅在制造工艺中被确定为良品的产品被装运。例如，可以在有机发光显示装置的面板的制造工艺中执行阵列测试和成盒测试(单元测试，cell test)，且可以仅对被确定为良品的面板执行模组工艺。
发明内容
示例性实施例提供了一种有机发光显示装置，该有机发光显示装置包括用于在早期阶段中检测显示单元的缺陷的测试单元并且能够将测试信号稳定地供应到有机发光显示装置。
根据发明的示例性实施例，提供了一种有机发光显示装置，该有机发光显示装置包括：显示单元，包括第一像素列和连接到第一像素列的第一数据线；第一垫单元，包括第一信号垫和第二信号垫；测试单元，包括第一开关元件，第一开关元件连接在第一数据线和第一信号垫之间，其中，第一开关元件的控制电极连接到第二信号垫；第一导电图案，设置在与第一信号垫的层不同的层中，以连接到第一信号垫的一端；以及第二导电图案，设置在与第二信号垫的层不同的层中，以连接到第二信号垫的一端，其中，第一导电图案和第二导电图案在同一层中彼此分隔开，第一导电图案的宽度比第二导电图案的宽度大。
在示例性实施例中，有机发光显示装置还可以包括虚设垫，虚设垫被设置为在与第一信号垫的层相同的层中与第一信号垫相邻。虚设垫的至少一个区域可以与第一导电图案叠置。
在示例性实施例中，有机发光显示装置还可以包括置于虚设垫与第一导电图案之间的至少一个绝缘层。虚设垫可以与第一导电图案绝缘。
在示例性实施例中，第一像素列可以包括多个像素，所述多个像素均包括至少一个晶体管。晶体管可以包括：有源图案，设置在基底上；源电极和漏电极，连接到有源图案；以及栅电极，与有源图案叠置，并且第一绝缘层置于栅电极与有源图案之间，栅电极设置在与第一导电图案和第二导电图案的层相同的层中
在示例性实施例中，有机发光显示装置还可以包括连接到源电极和漏电极中的至少一个的源极-漏极图案，源极-漏极图案设置在与第一信号垫和第二信号垫的层相同的层中。
在示例性实施例中，第一信号垫和第二信号垫可以包括彼此相同的材料，第一导电图案和第二导电图案可以包括彼此相同的材料。
在示例性实施例中，第一导电图案和第二导电图案可以包括与第一信号垫和第二信号垫的材料不同的材料，并且包括具有比第一信号垫和第二信号垫的耐腐蚀性高的耐腐蚀性的材料。
在示例性实施例中，第一像素列可以包括：多个第一颜色像素，发射第一颜色的光；以及多个第二颜色像素，发射第二颜色的光。所述多个第一颜色像素和所述多个第二颜色像素可以交替地布置。
在示例性实施例中，显示单元还可以包括：第二像素列，与第一像素列相邻，第二像素列包括发射第三颜色的光的多个第三颜色像素；以及第二数据线，连接到第二像素列。
在示例性实施例中，第一垫单元还可以包括设置在与第一信号垫和第二信号垫的层相同的层中的第三信号垫、第四信号垫、第五信号垫和第六信号垫。测试单元还可以包括：第二开关元件，连接在第一数据线与第三信号垫之间，第二开关元件包括连接到第四信号垫的控制电极；以及第三开关元件，连接在第二数据线与第五信号垫之间，第三开关元件包括连接到第六信号垫的控制电极。
在示例性实施例中，有机发光显示装置还可以包括分别连接到第三信号垫、第四信号垫、第五信号垫和第六信号垫的一端的第三导电图案、第四导电图案、第五导电图案和第六导电图案，第三导电图案、第四导电图案、第五导电图案和第六导电图案设置在与第一导电图案和第二导电图案的层相同的层中。第一导电图案和第三导电图案中的每个导电图案的宽度可以比第二导电图案、第四导电图案、第五导电图案和第六导电图案中的每个导电图案的宽度大。
在示例性实施例中，有机发光显示装置还可以包括第二垫单元，第二垫单元包括设置在第一垫单元的附近的多个电绝缘垫。
根据发明的示例性实施例，提供了一种有机发光显示装置，该有机发光显示装置包括：显示单元，包括第一像素列和连接到第一像素列的第一数据线；第一垫单元，包括第一信号垫和第二信号垫；测试单元，包括连接在第一数据线和第一信号垫之间的第一开关元件，其中，第一开关元件的控制电极连接到第二信号垫；第一导电图案，设置在与第一信号垫的层不同的层中，以连接到第一信号垫的一端；以及第二导电图案，设置在与第二信号垫的层不同的层中，以连接到第二信号垫的一端，其中，第一导电图案和第二导电图案具有彼此不同的结构。
在示例性实施例中，第一导电图案可以具有多层结构，多层结构包括：第一子导电图案，设置在与第二导电图案的层相同的层中；以及第二子导电图案，设置在与第一子导电图案的层不同的层中，以连接到第一子导电图案。
在示例性实施例中，第一像素列可以包括多个像素，所述多个像素均包括至少一个晶体管和电容器。电容器可以包括：第一电极，设置在与第一子导电图案的层相同的层中；以及第二电极，设置在与第二子导电图案的层相同的层中。
在示例性实施例中，晶体管可以包括：有源图案，设置在基底上；源电极和漏电极，连接到有源图案；以及栅电极，与有源图案叠置，并且第一绝缘层置于栅电极与有源图案之间，栅电极设置在与第一子导电图案的层相同的层中。
在示例性实施例中，有机发光显示装置还可以包括连接到源电极和漏电极中的至少一个的源极-漏极图案，源极-漏极图案设置在与第一信号垫和第二信号垫的层相同的层中。
在示例性实施例中，第二导电图案可以具有单层结构，单层结构包括设置在与第一子导电图案的层相同的层中的一个导电层。
在示例性实施例中，第一导电图案和第二导电图案包括与第一信号垫和第二信号垫的材料不同的材料，并且包括具有比第一信号垫和第二信号垫的耐腐蚀性高的耐腐蚀性的材料。
在示例性实施例中，第一像素列可以包括：多个第一颜色像素，发射第一颜色的光；以及多个第二颜色像素，发射第二颜色的光。所述多个第一颜色像素和所述多个第二颜色像素可以交替地布置。
在示例性实施例中，显示单元还可以包括：第二像素列，与第一像素列相邻，第二像素列包括发射第三颜色的光的多个第三颜色像素；以及第二数据线，连接到第二像素列。
在示例性实施例中，第一垫单元还可以包括设置在与第一信号垫和第二信号垫的层相同的层中的第三信号垫、第四信号垫、第五信号垫和第六信号垫。测试单元还可以包括：第二开关元件，连接在第一数据线与第三信号垫之间，第二开关元件包括连接到第四信号垫的控制电极；以及第三开关元件，连接在第二数据线与第五信号垫之间，第三开关元件包括连接到第六信号垫的控制电极。
在示例性实施例中，有机发光显示装置还可以包括分别连接到第三信号垫、第四信号垫、第五信号垫和第六信号垫的一端的第三导电图案、第四导电图案、第五导电图案和第六导电图案。第一导电图案和第三导电图案可以具有彼此相同的结构，第二导电图案、第四导电图案、第五导电图案和第六导电图案可以具有彼此相同的结构并且具有与第一导电图案和第三导电图案的结构不同的结构。
在示例性实施例中，第一导电图案和第三导电图案可以具有多层结构，第二导电图案、第四导电图案、第五导电图案和第六导电图案可以具有单层结构。
在示例性实施例中，有机发光显示装置还可以包括第二垫单元，第二垫单元包括设置在第一垫单元的附近的多个电绝缘垫。
附图说明
现在将参照附图更充分地描述本公开的以上和其它示例性实施例、优点以及特征，在附图中：
图1顺序地示出根据发明的有机发光显示装置的制造方法的示例性实施例；
图2和图3示出根据发明的有机发光显示装置的面板的示例性实施例；
图4示出根据发明的示例性实施例的像素；
图5示出图4中所示的像素的具体结构的示例性实施例；
图6示出沿图5的线I-I'截取的截面；
图7示出沿图5的线II-II'截取的截面；
图8和图9示出图2中所示的显示单元、测试单元、第一垫单元和第二垫单元以及它们之间的连接结构的示例性实施例；
图10和图11示出图8的区域PA的示例性实施例；
图12示出沿图10的线III-III'截取的截面的示例；
图13和图14示出图8的区域PA的另一示例性实施例；以及
图15示出沿图13的线IV-IV'截取的截面的示例。
具体实施方式
在下文中，将参照附图来详细描述公开的示例性实施例。然而，公开不限于示例性实施例，而是可以以不同的形式来实施。提供这些示例性实施例仅仅出于说明的目的，以及为了本领域技术人员对公开的范围的充分理解。
在下面的示例性实施例和附图中，省略了与公开不直接相关的元件的描述，在附图中的单独元件之中的尺寸关系仅仅为了便于理解而被示出，而不为了限制实际比例。应注意的是，当对每幅附图的元件给出附图标记时，即使在不同的附图中示出了同样的元件，但是同样的附图标记也表示同样的元件。
将理解的是，当元件被称作“在”另一元件“上”时，它可直接在所述另一元件上，或者中间层可以位于该元件与所述另一元件之间。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面论及的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
在这里使用的术语仅是出于描述特定实施例的目的，而不意图是限制性的。如在这里使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式(包括“……中的至少一个(种)”)。“或”意味着“和/或”。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。还将理解的是，术语“包括”和/或“包含”用在该说明书中时，说明存在陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，这里可以使用诸如“下”或“底部”和“上”或“顶部”的相对术语来描述如图中所示的一个元件与另一元件的关系。将理解的是，相对术语意图包含装置的除了图中描绘的方位之外的不同方位。在示例性实施例中，当附图之一中的装置被翻转时，描述为“在”其它元件的“下”侧上的元件随后将被定位在所述其它元件的“上”侧上。因此，根据图中的具体方位，示例性术语“下”可以包含“下”和“上”两种方位。类似地，当附图之一中的装置被翻转时，描述为“在”其它元件“下方”或“之下”的元件随后将被定位“在”所述其它元件“上方”。因此，示例性术语“在……下方”或“在……之下”可以包含在……上方和在……下方两种方位。
考虑到有问题的测量和与具体量的测量相关的误差(即，测量系统的限度)，如这里使用的“大约”或“近似地(大致)”包括如本领域普通技术人员所确定的对于具体值在可接受范围的偏差内的所陈述的值和平均值。例如，“大约”可以意味着在一个或更多个标准偏差以内，或者在所陈述的值的±30％、±20％、±10％、±5％以内。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，除非在这里明确地这样定义，否则诸如在通用字典中定义的术语应当被解释为具有与在相关领域和本发明的上下文中的它们的含义一致的含义，而将不按理想化或过于形式化的含义来解释。
在此参照作为理想实施例的示意图的剖视图来描述示例性实施例。如此，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，这里描述的实施例不应该被解释为局限于在这里示出的区域的具体形状，而是要包括由例如制造导致的形状上的偏差。在示例性实施例中，示出或描述为平坦的区域可以典型地具有粗糙和/或非线性特征。而且，示出的尖角可以被倒圆。因此，图中示出的区域实际上是示意性的，它们的形状并不意图示出区域的准确形状，并且不意图限制权利要求书的范围。
图1顺序地示出根据发明的示例性实施例的有机发光显示装置的制造方法。图1中公开了其中经过三个测试操作来制造有机发光显示装置的示例性实施例，但是发明不限于此。在其它示例性实施例中，可以省略图1中示出的测试操作之中的至少一个测试操作，或者可以添加图1中未示出的另外的测试操作。
参照图1，首先执行在基板上形成像素电路阵列的阵列工艺(S1)。在一些示例性实施例中，可以在母基板上执行阵列工艺(S1)以一次制造多个面板。在一些示例性实施例中，例如，每个像素电路可以包括两个或更多个薄膜晶体管(“TFT”)以及一个或更多个电容器。
当完成阵列工艺(S1)时，执行用于检测像素电路阵列是否有缺陷的阵列测试(S2)。在阵列测试(S2)中，测试了TFT是否正常地操作。在阵列测试(S2)中被确定为有缺陷的产品(不合格品)的像素电路可以经历修补工艺(S21)。可选择地，当像素电路不可修补时，对像素电路的加工不进行到下一工艺，而是被终止。
对在阵列测试(S2)中被确定为良品或者被完全地修补的像素电路阵列执行在每个像素区域中形成有机发光二极管(“OLED”)的成盒工艺(S3)。在示例性实施例中，例如，可以在成盒工艺S3中形成包括第一电极(例如，阳极电极)、有机发射层和第二电极(例如，阴极电极)的连接到每个像素电路的OLED。
当完成成盒工艺(S3)时，执行成盒测试(S4)。在示例性实施例中，成盒测试(S4)可以包括例如对面板的照明测试(点灯测试，lighting test)、漏电流测试和/或老化工艺。在一些示例性实施例中，可以以通过主划线工艺(主刻划工艺，primary scribing process)单独分离的面板为单位来执行成盒测试(S4)。在成盒测试(S4)中被确定为有缺陷的产品的面板可以经历修补工艺(S41)。可选地，当面板不可修补时，对面板的加工不进行到下一工艺，而是被终止。
对在成盒测试(S4)中被确定为良品或者被完全地修补的面板执行经由模组工艺(S5)的最终测试(S6)。通过最终测试(S6)对成品和有缺陷的产品进行最终分类。在最终测试(S6)中被确定为有缺陷的产品的模组可以经历修补工艺(S61)。可选地，当模组不可修补时，对面板的加工被终止。
将在最终测试(S6)中被确定为良品或者被完全地修补的模组作为成品来装运(S7)。
如上所述，根据发明的示例性实施例的有机发光显示装置的制造方法包括多个测试操作。因此，可以在早期阶段检测在制造工艺中出现的缺陷。制造成品率通过修补出现缺陷的面板或模组而增加。可选地，不对不可修补的面板或模组执行后续工艺，而是终止对不可修补的面板或模组的加工，从而降低对制造时间和制造成本等的浪费。因此，可以改善有机发光显示装置的制造效率。
图2和图3示出根据发明的示例性实施例的有机发光显示装置的面板。在一些示例性实施例中，图2示出通过主划线工艺与母基板分离的面板，图3示出完成全部划线工艺的面板。即，在图2和图3中示出通过至少两个划线工艺制造的面板。然而，发明不限于此，可以通过至少一个划线工艺来制造面板。
参照图2，根据发明的示例性实施例的有机发光显示装置的面板100包括显示单元110、扫描驱动器120、测试单元130、第一垫单元140和第二垫单元150。
显示单元110包括多条扫描线S、多条数据线D以及连接到扫描线S和数据线D的像素PXL。扫描线S和数据线D可以分别在第一方向(例如，水平方向)和第二方向(例如，垂直方向)上延伸以彼此交叉。
每个像素PXL可以是发射特定颜色的光的像素。在示例性实施例中，每个像素PXL可以是例如发射红色光、绿色光或蓝色光的红色像素、绿色像素或蓝色像素。在发明中，像素PXL的结构不受具体限制。在示例性实施例中，例如，像素PXL可以包括具有当前本领域中已知的各种结构的像素电路。另外，根据像素PXL的结构，还可以在显示单元110中设置未示出的至少一种控制线(例如，发光控制线)，像素PXL可以连接到控制线。
扫描驱动器120可以设置在显示单元110的至少一侧处。在示例性实施例中，例如，扫描驱动器120可以设置在彼此相对的两侧(例如，左侧和右侧)处，以电连接到扫描线S的两端。扫描驱动器120通过第一垫单元140被供应有驱动电力(例如，电压)和扫描控制信号，并且相应于驱动电力和扫描控制信号而产生扫描信号。由扫描驱动器120产生的扫描信号通过扫描线S供应到像素PXL。像素PXL通过扫描信号被选择以电连接到数据线D。电连接到数据线D的像素PXL可以通过数据线D被供应有数据信号。
图2中示出其中在面板100中设置扫描驱动器120的示例性实施例，但是发明不限于此。在示例性实施例中，例如，扫描驱动器120可以设置在面板100的外部以通过第一垫单元140电连接到面板100。另外，虽然未在图2中示出，但可以根据像素PXL的电路结构在面板100中进一步设置发光控制驱动器(未示出)等。在示例性实施例中，例如，发光控制驱动器可以设置在显示单元110的至少一侧处，以产生发光控制信号。由发光控制驱动器产生的发光控制信号可以通过发光控制线供应到像素PXL，以控制像素PXL的发光时间段。
测试单元130经由第一垫单元140和第二垫单元150被供应有预定的测试信号和预定的控制信号。测试单元130与控制信号对应地向数据线D供应测试信号。在一些示例性实施例中，测试信号和控制信号可以是用于执行老化工艺和/或照明测试的信号。即，在一些示例性实施例中，测试单元130可以是用于执行成盒测试的成盒测试单元。
在一些示例性实施例中，用于执行阵列测试的阵列测试单元(未示出)还可以设置在面板100中，或者与用于执行成盒测试的测试单元130是一体的。阵列测试单元可以执行用于测试构成每个像素PXL的像素电路的TFT和电容器是否有缺陷的阵列测试。
第一垫单元140包括多个数据垫DP和多个信号垫SP。在一些示例性实施例中，信号垫SP可以电连接到构成面板100的至少一个组件，例如，显示单元110、扫描驱动器120和/或测试单元130。在示例性实施例中，例如，至少一些信号垫SP可以电连接到扫描驱动器120以传输扫描驱动器120的驱动电力和扫描控制信号。为了方便起见，图2中已经示出了仅一个信号垫SP连接到每个扫描驱动器120的情况，但是发明不限于此，可以在第一垫单元140中设置连接到扫描驱动器120的多个信号垫SP。另外，虽然未在图2中示出，但是用于将像素电力从像素电源(例如，ELVDD和ELVSS)传输到显示单元110的多个垫还可以设置在第一垫单元140中。信号垫SP将从外部供应的预定的驱动电力或驱动信号传输到面板100的内部。
第二垫单元150包括在面板100的制造操作中电连接到预定的信号垫SP的多个测试垫TP。测试垫TP可以通过设置在位于面板100的下端处的划线区域SCA和分离区域SPA中的各条连接线电连接到信号垫SP。
在一些示例性实施例中，第二垫单元150可以设置在第一垫单元140的附近。在示例性实施例中，例如，第二垫单元150可以设置在第一垫单元140的任何一侧(例如，左侧或右侧)处，或者设置在第一垫单元140的两侧(例如，左侧和右侧)处。
在对面板100正在执行预定测试(例如，成盒测试)的同时第二垫单元150电连接到外部检验装置以被供应有预定的测试信号或预定的老化信号等，并且通过第一垫单元140将预定的测试信号或预定的老化信号传输到面板100中的其它组件。在示例性实施例中，例如，第二垫单元150可以连接自动探测装置的探针以被供应有用于成盒测试的预定的电力、预定的测试信号和/或预定的控制信号，并且将预定的电力、预定的测试信号和/或预定的控制信号传输到第一垫单元140。传输到第一垫单元140的电力和信号可以被传输到显示单元110、扫描驱动器120和测试单元130等。
在完成包括老化工艺和/或照明测试的成盒测试之后，图2中示出的面板100可以通过沿刻划线SCL执行的至少一个附加的划线工艺被制造成图3中示出的形式。即，图3中示出的面板100可以经由沿刻划线SCL执行的划线工艺通过去除第一垫单元140和第二垫单元150的下端处的分离区域SPA来制造。在这种情况下，第二垫单元150可以通过划线工艺与第一垫单元140电分离(即，绝缘)。在一些示例性实施例中，设置在第二垫单元150中的测试垫TP可以在划线工艺之后电绝缘，或者被供应有预定的偏置信号。在示例性实施例中，例如，在最终的面板100上，第二垫单元150可以与构成面板100的其它组件电绝缘。
在图2中，划线区域SCA可以是通过考虑在划线工艺中可能出现的误差范围而设置在第一垫单元140和第二垫单元150的下端处的区域。在示例性实施例中，例如，划线区域SCA可以是包括关于预定的刻划线SCL在两个方向上的误差范围的区域。
分离区域SPA是设置在划线区域SCA的下端处的区域。分离区域SPA通过附加的划线工艺与面板100分离。分离区域SPA可以是用于将彼此对应的预定的信号垫SP和预定的测试垫TP电连接的连接线CL所穿过的区域。即，每条连接线CL形成为穿过分离区域SPA。因此，当执行划线工艺时，连接线CL被断开。因此，第一垫单元140和第二垫单元150在其上划线工艺都被完成的面板100中彼此不电连接。
图3中已经示出其中第二垫单元150以第二垫单元150被电绝缘的状态保留在面板100中的示例性实施例，但是发明不限于此。在另一示例性实施例中，例如，第二垫单元150可以通过一个或更多个划线工艺而与面板100分离。
然而，可以考虑到工艺误差来设置划线区域SCA，使得第一垫单元140等不被损坏。因此，即使在完成划线工艺的面板100中，也保留有穿过划线区域SCA的连接线CL的一个区域或位于信号垫SP与连接线CL之间的连接部分。在示例性实施例中，例如，穿过划线区域SCA的连接线CL的一个区域或位于信号垫SP与连接线CL之间的连接部分以下述状态保留在面板100中：穿过划线区域SCA的连接线CL的一个区域或位于信号垫SP与连接线CL之间的连接部分物理连接和/或电连接到至少一些信号垫SP和测试垫TP的一端。
可以对通过成盒测试被确定为良品的面板100执行模组工艺。在一些示例性实施例中，数据驱动器(未示出)等可以安装在面板100上。在示例性实施例中，例如，数据驱动器可以以玻璃上芯片(“COG”)形式结合到数据垫DP。数据驱动器产生与从外部输入的图像数据和数据控制信号对应的数据信号，并且将数据信号供应到数据线D。供应到数据线D的数据信号被供应到在由扫描信号选择的水平线上的像素PXL。
在图2和图3中，设置在第一垫单元140和第二垫单元150中的垫DP、SP和TP以及将垫DP、SP和TP与面板100的组件连接的线的数目和位置是为了方便起见而被示出，并且可以在必要时进行各种改变。
图4示出了根据发明的示例性实施例的像素PXL。为了方便起见，图4中示出了设置在显示单元的第i(i是自然数)行和第j(j是自然数)列上的像素PXL。在图4中，第i扫描线Si可以是用于将扫描信号供应到第i行上的像素的当前扫描线。另外，连接到像素PXL的其它扫描线Si-1和Si+1被用作用于控制初始化的初始化控制线，并且可以用作在位于相邻行上的像素(例如，在第(i-1)行和第(i+1)行上的像素)中的当前扫描线。在下文中，为了方便起见，在第(i-1)行上的当前扫描线被称作“第(i-1)扫描线Si-1”，在第i行上的当前扫描线被称作“第i扫描线Si”，在第(i+1)行上的当前扫描线被称作“第(i+1)扫描线Si+1”，在第i行上的发光控制线被称作“发光控制线Ei”，在第j列上的数据线被称作“数据线Dj”，在第j列上的被施加来自第一电源ELVDD的第一电力的电力线被称作“电力线PL”。
参照图4，根据发明的示例性实施例的像素PXL可以包括OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
OLED的阳极电极可以经由第六晶体管T6连接到第一晶体管T1，OLED的阴极电极可以连接到第二电源ELVSS。OLED产生具有与从第一晶体管T1供应的电流量对应的预定亮度的光。第一电源ELVDD的电压可以设置为比第二电源ELVSS的电压高，使得电流可以流过OLED。
第七晶体管T7可以连接在初始化电源Vint与OLED的阳极电极之间。另外，第七晶体管T7的栅电极可以连接到第(i+1)扫描线Si+1。第七晶体管T7可以在扫描信号被供应到第(i+1)扫描线Si+1时导通，以将初始化电源Vint的电压供应到OLED的阳极电极。这里，初始化电源Vint的电压可以设置为比数据信号低的电压。即，初始化电源Vint的电压可以设置为不大于数据信号的最小电压。在示出的示例性实施例中，已经作为示例示出了连接到第七晶体管T7的栅电极的阳极初始化控制线为第(i+1)扫描线Si+1的情况，但是发明不限于此。在另一示例性实施例中，例如，第七晶体管T7的栅电极可以连接到第i扫描线Si。在这种情况下，初始化电源Vint的电压可以在扫描信号被供应到第i扫描线Si时经由第七晶体管T7被供应到OLED的阳极电极。
第六晶体管T6可以连接在第一晶体管T1与OLED之间。另外，第六晶体管T6的栅电极可以连接到发光控制线Ei。第六晶体管T6可以在发光控制信号(例如，具有栅极截止电压(高电平电压)的发光控制信号)被供应到发光控制线Ei时截止，否则导通。
第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1之间。另外，第五晶体管T5的栅电极可以连接到发光控制线Ei。第五晶体管T5可以在发光控制信号被供应到发光控制线Ei时截止，否则导通。
第一晶体管(例如，驱动晶体管)T1的第一电极可以经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极可以经由第六晶体管T6连接到OLED的阳极电极。另外，第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以与第一节点N1的电压对应地来控制从第一电源ELVDD经由OLED流到第二电源ELVSS的电流量。
第三晶体管T3可以连接在第一晶体管T1的第二电极与第一节点N1之间。另外，第三晶体管T3的栅电极可以连接到第i扫描线Si。第三晶体管T3可以在扫描信号被供应到第i扫描线Si时导通，以允许第一晶体管T1的第二电极与第一节点N1彼此电连接。因此，当第三晶体管T3导通时，第一晶体管T1可以二极管连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极可以连接到第(i-1)扫描线Si-1。第四晶体管T4可以在扫描信号被供应到第(i-1)扫描线Si-1时导通，以将初始化电源Vint的电压供应到第一节点N1。在示出的示例性实施例中，第(i-1)扫描线Si-1可以用作用于使第一晶体管T1的栅极节点(即，第一节点N1)初始化的初始化控制线。然而，发明不限于此。在另一示例性实施例中，例如，诸如第(i-2)扫描线Si-2的另一控制线可以用作用于使第一晶体管T1的栅极节点初始化的初始化控制线。
第二晶体管T2可以连接在数据线Dj与第一晶体管T1的第一电极之间。另外，第二晶体管T2的栅电极可以连接到第i扫描线Si。第二晶体管T2可以在扫描信号被供应到第i扫描线Si时导通，以将数据线Dj与第一晶体管T1的第一电极彼此电连接。
存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号对应的电压和第一晶体管T1的阈值电压。
像素PXL的结构不限于图4中示出的示例性实施例。在其它示例性实施例中，例如，将明显的是具有本领域已知的各种结构的像素电路可以应用于像素PXL。
图5示出图4中所示的像素的具体结构的示例性实施例。具体地，图5是详细地示出图4中所示的像素的示例性实施例的布局的平面图。图6示出沿图5的线I-I'截取的截面。图7示出沿图5的线II-II'截取的截面。
参照图5至图7，根据发明的示例性实施例的有机发光显示装置可以包括基底SUB、线单元和像素PXL(参照图4)。
线单元将驱动信号和/或电力供应到每个像素PXL。在一些示例性实施例中，线单元可以包括扫描线Si-1、Si和Si+1、数据线Dj、发光控制线Ei、电力线PL和初始化电力线IPL。
扫描线Si-1、Si和Si+1可以在第一方向DR1上延伸。在一些示例性实施例中，扫描线Si-1、Si和Si+1可以包括沿与第一方向DR1交叉的第二方向DR2顺序地布置的第(i-1)扫描线Si-1、第i扫描线Si和第(i+1)扫描线Si+1。扫描线Si-1、Si和Si+1可以被施加有扫描信号。在示例性实施例中，例如，第(i-1)扫描线Si-1可以被施加有第(i-1)扫描信号，第i扫描线Si可以被施加有第i扫描信号，第(i+1)扫描线Si+1可以被施加有第(i+1)扫描信号。
与扫描线Si-1、Si和Si+1相似，发光控制线Ei可以在第一方向DR1上延伸。发光控制线Ei可以被施加有发光控制信号。
数据线Dj可以在第二方向DR2上延伸。即，数据线Dj可以在与扫描线Si-1、Si和Si+1以及发光控制线Ei交叉的方向上延伸。数据线Dj可以被施加有数据信号。
电力线PL可以沿第二方向DR2延伸，但是发明不限于此。电力线PL设置为与数据线Dj分隔开，并且可以被施加有来自第一电源ELVDD(参照图4)的第一电力。
初始化电力线IPL可以沿第一方向DR1延伸，但是发明不限于此。初始化电力线IPL可以被施加有来自初始化电源Vint(参照图4)的初始化电力。
在一些示例性实施例中，每个像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和OLED(参照图4)。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一连接图案CNP。第一栅电极GE1可以连接到第三晶体管T3的第三漏电极DE3a/DE3b和第四晶体管T4的第四漏电极DE4a/DE4b(或第四源电极SE4a/SE4b)。在一些示例性实施例中，第一连接图案CNP可以将第一栅电极GE1连接到第三漏电极DE3a/DE3b和第四漏电极DE4a/DE4b。第一连接图案CNP的一端可以通过第一接触孔CH1连接到第一栅电极GE1，第一连接图案CNP的另一端可以通过第二接触孔CH2连接到第三漏电极DE3a/DE3b和第四漏电极DE4a/DE4b。
在发明的示例性实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第一源电极SE1和第一漏电极DE1可以包括掺杂有杂质的半导体层，第一有源图案ACT1可以包括未掺杂有杂质的半导体层。
图5至图7中已经示出了其中第一晶体管T1至第七晶体管T7中的每个晶体管(例如，第一晶体管T1)的源电极和漏电极(例如，第一源电极SE1和第一漏电极DE1)与有源图案(例如，第一有源图案ACT1)是一体的示例性实施例，但是发明不限于此。在另一示例性实施例中，例如，设置在每个像素PXL中的第一晶体管T1至第七晶体管T7中的至少一个晶体管的源电极和漏电极(例如，SE1至SE7和DE1至DE7)可以设置在与有源图案ACT1至ACT7的层不同的层中，以连接到有源图案ACT1至ACT7。在发明的另一示例性实施例中，例如，设置在每个像素PXL中的第一晶体管T1至第七晶体管T7中的至少一个晶体管的源电极和漏电极(例如，SE1至SE7和DE1至DE7)可以设置有导电层(例如，金属层等)，该导电层设置在与有源图案ACT1至ACT7的层不同的层中，以通过至少一个接触孔物理连接和/或电连接到有源图案ACT1至ACT7。
在一些示例性实施例中，第一有源图案ACT1具有在预定方向上延伸的条形形状，并且可以具有其中第一有源图案ACT1沿延伸方向多次弯曲的形状。第一有源图案ACT1可以在平面图中与第一栅电极GE1叠置。当第一有源图案ACT1形成为长的时，第一晶体管T1的沟道区域可以形成为长的。因此，施加到第一晶体管T1的栅极电压的驱动范围变宽。因此，可精确地控制从有机发光二极管OLED发射的光的灰度级。
第一源电极SE1可以连接到第一有源图案ACT1的一端。第一源电极SE1可以连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。
第一漏电极DE1可以连接到第一有源图案ACT1的另一端。第一漏电极DE1可以连接到第三晶体管T3的第三源电极SE3a/SE3b和第六晶体管T6的第六源电极SE6。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以连接到第i扫描线Si。第二栅电极GE2可以设置为第i扫描线Si的一部分，或者可以设置成从第i扫描线Si突出的形状。
在一些示例性实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第二源电极SE2和第二漏电极DE2可以包括掺杂有杂质的半导体层，第二有源图案ACT2可以包括未掺杂有杂质的半导体层。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2的一端可以连接到第二有源图案ACT2。第二源电极SE2的另一端可以通过第六接触孔CH6连接到数据线Dj。第二漏电极DE2的一端可以连接到第二有源图案ACT2。第二漏电极DE2的另一端可以连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5。
第三晶体管T3可以设置成双栅极结构，从而防止漏电流。即，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，第3a栅电极GE3a和第3b栅电极GE3b被称作第三栅电极GE3a/GE3b，第3a有源图案ACT3a和第3b有源图案ACT3b被称作第三有源图案ACT3a/ACT3b，第3a源电极SE3a和第3b源电极SE3b被称作第三源电极SE3a/SE3b，第3a漏电极DE3a和第3b漏电极DE3b被称作第三漏电极DE3a/DE3b。
第三栅电极GE3a/GE3b可以连接到第i扫描线Si。第三栅电极GE3a/GE3b可以设置为第i扫描线Si的一部分，或者可以设置成从第i扫描线Si突出的形状。在示例性实施例中，例如，第3a栅电极GE3a可以设置为第i扫描线Si的一部分，第3b栅电极GE3b可以设置成从第i扫描线Si突出的形状。
第三有源图案ACT3a/ACT3b、第三源电极SE3a/SE3b和第三漏电极DE3a/DE3b可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第三源电极SE3a/SE3b和第三漏电极DE3a/DE3b可以包括掺杂有杂质的半导体层，第三有源图案ACT3a/ACT3b可以包括未掺杂有杂质的半导体层。第三有源图案ACT3a/ACT3b对应于与第三栅电极GE3a/GE3b叠置的部分。第三源电极SE3a/SE3b的一端可以连接到第三有源图案ACT3a/ACT3b。第三源电极SE3a/SE3b的另一端可以连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3a/DE3b的一端可以连接到第三有源图案ACT3a/ACT3b。第三漏电极DE3a/DE3b的另一端可以连接到第四晶体管T4的第四漏电极DE4a/DE4b(或第四源电极SE4a/SE4b)。另外，第三漏电极DE3a/DE3b可以通过第一连接图案CNP、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4可以设置成双栅极结构，从而防止漏电流。即，第四晶体管T4可以包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a可以包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a，第4b晶体管T4b可以包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，第4a栅电极GE4a和第4b栅电极GE4b被称作第四栅电极GE4a/GE4b，第4a有源图案ACT4a和第4b有源图案ACT4b被称作第四有源图案ACT4a/ACT4b，第4a源电极SE4a和第4b源电极SE4b被称作第四源电极SE4a/SE4b，第4a漏电极DE4a和第4b漏电极DE4b被称作第四漏电极DE4a/DE4b。
第四栅电极GE4a/GE4b可以连接到第(i-1)扫描线Si-1。第四栅电极GE4a/GE4b可以设置为第(i-1)扫描线Si-1的一部分，或者可以设置成从第(i-1)扫描线Si-1突出的形状。在示例性实施例中，例如，第4a栅电极GE4a可以设置为第(i-1)扫描线Si-1的一部分，第4b栅电极GE4b可以设置成从第(i-1)扫描线Si-1突出的形状。
第四有源图案ACT4a/ACT4b、第四源电极SE4a/SE4b和第四漏电极DE4a/DE4b可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第四源电极SE4a/SE4b和第四漏电极DE4a/DE4b可以包括掺杂有杂质的半导体层，第四有源图案ACT4a/ACT4b可以包括未掺杂有杂质的半导体层。第四有源图案ACT4a/ACT4b对应于与第四栅电极GE4a/GE4b叠置的部分。
第四源电极SE4a/SE4b的一端可以连接到第四有源图案ACT4a/ACT4b。第四源电极SE4a/SE4b的另一端可以连接到在第(i-1)行上的像素PXL的初始化电力线IPL和在第(i-1)行上的像素PXL的第七晶体管T7的第七漏电极DE7。辅助连接图案AUX可以设置在第四源电极SE4a/SE4b与初始化电力线IPL之间。辅助连接图案AUX的一端可以通过第九接触孔CH9连接到第四源电极SE4a/SE4b。辅助连接图案AUX的另一端可以通过在第(i-1)行上的像素PXL的第八接触孔CH8连接到第(i-1)行上的初始化电力线IPL。
第四漏电极DE4a/DE4b的一端可以连接到第四有源图案ACT4a/ACT4b。第四漏电极DE4a/DE4b的另一端可以连接到第三晶体管T3的第三漏电极DE3a/DE3b。另外，第四漏电极DE4a/DE4b可以通过第一连接图案CNP、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5可以包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
第五栅电极GE5可以连接到发光控制线Ei。第五栅电极GE5可以设置为发光控制线Ei的一部分，或者可以设置成从发光控制线Ei突出的形状。
第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第五源电极SE5和第五漏电极DE5可以包括掺杂有杂质的半导体层，第五有源图案ACT5可以包括未掺杂有杂质的半导体层。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。
第五源电极SE5的一端可以连接到第五有源图案ACT5。第五源电极SE5的另一端可以通过第五接触孔CH5连接到电力线PL。第五漏电极DE5的一端可以连接到第五有源图案ACT5。第五漏电极DE5的另一端可以连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
第六晶体管T6可以包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
第六栅电极GE6可以连接到发光控制线Ei。第六栅电极GE6可以设置为发光控制线Ei的一部分，或者可以设置成从发光控制线Ei突出的形状。
第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第六源电极SE6和第六漏电极DE6可以包括掺杂有杂质的半导体层，第六有源图案ACT6可以包括未掺杂有杂质的半导体层。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。
第六源电极SE6的一端可以连接到第六有源图案ACT6。第六源电极SE6的另一端可以连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3a/SE3b。第六漏电极DE6的一端可以连接到第六有源图案ACT6。第六漏电极DE6的另一端可以连接到第七晶体管T7的第七源电极SE7。
第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
第七栅电极GE7可以连接到第(i+1)扫描线Si+1。第七栅电极GE7可以设置为第(i+1)扫描线Si+1的一部分，或者可以设置成从第(i+1)扫描线Si+1突出的形状。
第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以包括未掺杂或掺杂有杂质的半导体层。在示例性实施例中，例如，第七源电极SE7和第七漏电极DE7可以包括掺杂有杂质的半导体层，第七有源图案ACT7可以包括未掺杂有杂质的半导体层。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。
第七源电极SE7的一端可以连接到第七有源图案ACT7。第七源电极SE7的另一端可以连接到第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接到第七有源图案ACT7。第七漏电极DE7的另一端可以连接到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以形成为第一晶体管T1的第一栅电极GE1。上电极UE与第一栅电极GE1叠置，并且可以在平面图中(例如，在俯视图中)覆盖下电极LE。当上电极UE和下电极LE的叠置区域变宽或增加时，存储电容器Cst的电容可以增大。
在一些示例性实施例中，上电极UE可以在第一方向DR1上延伸。具有与第一电力的电平相同的电平的电压可以被施加到上电极UE。开口OPN可以限定在上电极UE的其中限定有第一接触孔CH1的区域中，其中，第一栅电极GE1和第一连接图案CNP通过第一接触孔CH1彼此接触。
OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
第一电极AD可以设置在与每个像素PXL对应的发光区域中。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥接图案BRP可以设置在第七接触孔CH7与第十接触孔CH10之间。桥接图案BRP可以将第一电极AD连接到第六漏电极DE6和第七源电极SE7。
在下文中，将参照图5至图7来沿着堆叠顺序描述根据发明的示例性实施例的有机发光显示装置的结构。
首先，有源图案层可以设置在基底SUB上。在一些示例性实施例中，有源图案ACT1至ACT7可以设置在有源图案层中。在一些示例性实施例中，有源图案可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以包括半导体材料。在一些示例性实施例中，缓冲层(未示出)可以设置在基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
第一绝缘层GI可以设置在其上设置有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。在一些示例性实施例中，第一绝缘层GI可以是置于设置在像素PXL(参照图4)中的晶体管T1至T7的有源图案ACT1至ACT7与栅电极GE1至GE7之间的栅极绝缘层。在一些示例性实施例中，第一绝缘层GI可以包括一个或更多个无机层和/或一个或更多个有机层。在示例性实施例中，例如，第一绝缘层GI可以包括具有SiOx或SiNx等的无机层，但是发明不限于此。在示例性实施例中，例如，第一绝缘层GI可以包括无机绝缘材料或有机绝缘材料，诸如SiOx、SiNx、SiON、SiOF或AlOx。第一绝缘层GI可以是包括这些材料中的至少一种材料的单层或多层。
第一导电层(例如，第一栅极层)可以设置在第一绝缘层GI上。在一些示例性实施例中，扫描线Si-1、Si、Si+1、发光控制线Ei以及栅电极GE1至GE7可以设置在第一导电层中。在一些示例性实施例中，存储电容器Cst的一个电极(例如，下电极LE)可以设置在第一导电层中。具体地，第(i-1)扫描线Si-1、第i扫描线Si、第(i+1)扫描线Si+1、发光控制线Ei和第一栅电极GE1至第七栅电极GE7可以设置在第一绝缘层GI上的第一导电层中。在一些示例性实施例中，第一栅电极GE1可以成为存储电容器Cst的下电极LE。即，在一些示例性实施例中，第一栅电极GE1和存储电容器Cst的下电极LE可以是一体的。在一些示例性实施例中，第二栅电极GE2和第三栅电极GE3a/GE3b可以与第i扫描线Si是一体的。在一些示例性实施例中，第四栅电极GE4a/GE4b可以与第(i-1)扫描线Si-1是一体的。在一些示例性实施例中，第五栅电极GE5和第六栅电极GE6可以与发光控制线Ei是一体的。在一些示例性实施例中，第七栅电极GE7可以与第(i+1)扫描线Si+1是一体的。
在一些示例性实施例中，设置在第一导电层中的扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可以包括彼此相同的材料。在示例性实施例中，例如，扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可以包括预定的第一栅极金属。
在一些示例性实施例中，第一栅极金属的示例可以包括金属，其可以是Ti、Cu、Mo、Al、Au、Cr、TiN、Ag、Pt、Pd、Ni、Sn、Co、Rh、Ir、Fe、Ru、Os、Mn、W、Nb、Ta、Bi、Sb和Pb等，并且可以包括各种其它金属及上述金属。第一栅极金属的示例可以包括合金，其可以是MoTi和AlNiLa等，并且可以包括各种其它合金及上述合金。第一栅极金属的示例可以包括多层，其可以是Ti/Cu、Ti/Au、Mo/Al/Mo、ITO/Ag/ITO、TiN/Ti/Al/Ti和TiN/Ti/Cu/Ti等，并且可以包括具有各种其它多层结构的各种导电材料及上述多层。
设置在第一导电层中的扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料不必限于金属。即，能够在可以平稳地驱动像素PXL的一定程度上提供导电性的任何材料可以用作扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的材料。
在示例性实施例中，例如，扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE可以包括导电聚合物或导电金属氧化物。扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的示例可以包括导电聚合物，其可以是聚噻吩类、聚吡咯类、聚苯胺类、聚乙炔类和聚亚苯基类化合物以及它们的组合物等，具体地，可以包括聚噻吩类化合物之中的PEDOT/PSS化合物。扫描线Si-1、Si、Si+1、发光控制线Ei、栅电极GE1至GE7和/或存储电容器Cst的下电极LE的示例可以包括导电金属氧化物，其可以是氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、掺铝氧化锌(“AZO”)、氧化铟锡锌(“ITZO”)、ZnO和SnO2等。
第二绝缘层IL1可以设置在第一导电层上。在一些示例性实施例中，第二绝缘层IL1可以是置于存储电容器Cst的下电极LE与上电极UE之间的第一层间绝缘层。
在一些示例性实施例中，第二绝缘层IL1可以包括一个或更多个无机层和/或一个或更多个有机层。在示例性实施例中，例如，第二绝缘层IL1可以包括具有SiOx或SiNx等的无机层，但是发明不限于此。在示例性实施例中，第二绝缘层IL1可以包括无机绝缘材料或有机绝缘材料，诸如SiOx、SiNx、SiON、SiOF或AlOx。第二绝缘层IL1可以是包括这些材料中的至少一种材料的单层或多层。
第二导电层(例如，第二栅极层)可以设置在第二绝缘层IL1上。在一些示例性实施例中，存储电容器Cst的上电极UE和初始化电力线IPL可以设置在第二导电层中。在一些示例性实施例中，上电极UE可以覆盖下电极LE。由于上电极UE与下电极LE叠置且第二绝缘层IL1置于上电极UE与下电极LE之间，上电极UE与下电极LE一起可以构成存储电容器Cst。
在一些示例性实施例中，设置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL可以包括彼此相同的材料。在示例性实施例中，例如，存储电容器Cst的上电极UE和初始化电力线IPL可以包括预定的第二栅极金属。在一些示例性实施例中，第二栅极金属可以是作为上述第一栅极金属的示例提出的金属中的一种，但是发明不限于此。另外，设置在第二导电层中的存储电容器Cst的上电极UE和初始化电力线IPL的材料不必限于金属。即，能够在可以平稳地驱动像素PXL的一定程度上提供导电性的任何材料可以用作存储电容器Cst的上电极UE和初始化电力线IPL的材料。在示例性实施例中，例如，存储电容器Cst的上电极UE和初始化电力线IPL可以包括导电聚合物或导电金属氧化物。
第三绝缘层IL2可以设置在第二导电层上。在一些示例性实施例中，第三绝缘层IL2可以是第二层间绝缘层。在一些示例性实施例中，第三绝缘层IL2可以包括一个或更多个无机层和/或一个或更多个有机层。在示例性实施例中，例如，第三绝缘层IL2可以包括具有SiOx或SiNx等的无机层，但是发明不限于此。在示例性实施例中，第三绝缘层IL2可以包括无机绝缘材料或有机绝缘材料，诸如SiOx、SiNx、SiON、SiOF或AlOx。第三绝缘层IL2可以是包括这些材料中的至少一种材料的单层或多层。
第三导电层(例如，源极-漏极层)可以设置在第三绝缘层IL2上。在一些示例性实施例中，数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和桥接图案BRP可以设置在第三导电层中。为了方便起见，设置在源极-漏极层中的图案和线(即，数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和桥接图案BRP等)将被统称为“源极-漏极图案”。在一些示例性实施例中，源极-漏极图案的至少一部分可以连接到设置在每个像素PXL中的第一晶体管T1至第七晶体管T7中的至少一些晶体管的源电极和漏电极(例如，SE1至SE7和DE1至DE7)中的至少一个。在示例性实施例中，例如，数据线Dj可以物理地和/或电连接到第二晶体管T2的第二源电极SE2。在发明的另一示例性实施例中，当第一晶体管T1至第七晶体管T7中的至少一个晶体管的源电极和漏电极(例如，SE1至SE7和DE1至DE7)设置在与有源图案ACT1至ACT7的层不同的层中时，根据另一示例性实施例的源电极和漏电极(例如，SE1至SE7和DE1至DE7)可以与数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP一起设置在第三导电层中。即，在一些示例性实施例中，第一晶体管T1至第七晶体管T7中的至少一个晶体管的源电极和漏电极(例如，SE1至SE7和DE1至DE7)可以包括在源极-漏极图案中。
在一些示例性实施例中，数据线Dj可以通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第六接触孔CH6连接到第二源电极SE2。
在一些示例性实施例中，电力线PL可以通过穿过第三绝缘层IL2的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。另外，电力线PL可以通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第五接触孔CH5连接到第五源电极SE5。
在一些示例性实施例中，第一连接图案CNP可以通过穿过第二绝缘层IL1和第三绝缘层IL2的第一接触孔CH1连接到第一栅电极GE1。另外，第一连接图案CNP可以通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第二接触孔CH2连接到第三漏电极DE3a/DE3b和第四漏电极DE4a/DE4b。
在一些示例性实施例中，辅助连接图案AUX可以通过穿过第三绝缘层IL2的第八接触孔CH8连接到初始化电力线IPL。另外，辅助连接图案AUX可以通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第九接触孔CH9连接到第七漏电极DE7。
在一些示例性实施例中，桥接图案BRP可以是被设置为在第六漏电极DE6与第一电极AD之间将第六漏电极DE6与第一电极AD连接的中间件的图案。桥接图案BRP可以通过穿过第一绝缘层GI、第二绝缘层IL1和第三绝缘层IL2的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
在一些示例性实施例中，设置在第三导电层中的数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP可以包括相同的材料。在示例性实施例中，数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP可以包括预定的源极-漏极金属。在发明的另一示例性实施例中，当源电极和漏电极(例如，SE1至SE7和DE1至DE7)中的至少一个被设置在第三导电层中时，源电极和漏电极(例如，SE1至SE7和DE1至DE7)还可以包括源极-漏极金属。
在一些示例性实施例中，源极-漏极金属可以是作为上述第一栅极金属和/或第二栅极金属的示例提出的金属中的一种，但是发明不限于此。另外，设置在第三导电层中的数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP的材料不必限于金属。即，能够在可以平稳地驱动像素PXL的一定程度上提供导电性的任何材料可以用作数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP的材料。在示例性实施例中，数据线Dj、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP可以包括导电聚合物或导电金属氧化物。
在一些示例性实施例中，第一栅极金属、第二栅极金属和源极-漏极金属中的至少两种可以包括相同的材料。在示例性实施例中，例如，虽然第一栅极金属和第二栅极金属设置在彼此不同的层中，但是第一栅极金属和第二栅极金属可以包括彼此相同的材料。然而，发明不限于此。在另一示例性实施例中，第一栅极金属、第二栅极金属和源极-漏极金属可以包括彼此不同的材料。
电力线PL是其中在面板100发射光时电流沿其流动的线，并且可以包括具有低电阻的材料，从而防止图像质量由于电压降(即，电流-电阻(“IR”)降)的劣化。在示例性实施例中，源极-漏极金属通过首先考虑它的电阻低的条件来选择，并且可以包括具有比第一栅极金属和/或第二栅极金属的电阻低的电阻的材料。
第四绝缘层PSV可以设置在第三导电层上。在一些示例性实施例中，第四绝缘层PSV可以包括钝化层和/或平坦化层。
OLED可以设置在第四绝缘层PSV上。OLED可以包括第一电极AD、第二电极CD和设置在第一电极AD与第二电极CD之间的发射层EML。
在一些示例性实施例中，第一电极AD可以设置在第四绝缘层PSV上。第一电极AD可以通过穿过第四绝缘层PSV的第十接触孔CH10连接到桥接图案BRP。因为桥接图案BRP通过第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7，所以第一电极AD可以最终连接到第六漏电极DE6和第七源电极SE7。
在一些示例性实施例中，限定发光区域以对应于每个像素PXL的像素限定层PDL可以设置在其上设置有第一电极AD等的基底SUB上。像素限定层PDL暴露第一电极AD的顶表面，并且可以沿着像素PXL的外围从基底SUB突出。
发射层EML可以设置在由像素限定层PDL围绕的发光区域中，第二电极CD可以设置在发射层EML上。在一些示例性实施例中，覆盖第二电极CD的密封层SLM可以设置在第二电极CD之上。
在一些示例性实施例中，第一电极AD和第二电极CD中的一个电极可以是阳极电极，第一电极AD和第二电极CD中的另一个电极可以是阴极电极。在示例性实施例中，例如，第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。
发射层EML可以设置在第一电极AD的被暴露的表面上。发射层EML可以具有至少包括光产生层(“LGL”)的多层薄膜结构。
在一些示例性实施例中，在LGL中产生的光的颜色可以是红色、绿色、蓝色和白色中的一种颜色，但发明不限于此。在示例性实施例中，例如，在发射层EML的LGL中产生的光的颜色也可以是品红色、蓝绿色和黄色中的一种颜色。
在一些示例性实施例中，密封层SLM可防止氧和湿气渗透到发光二极管OLED中。为此，密封层SLM可以包括无机层。在示例性实施例中，例如，无机层可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。密封层SLM可以设置为至少覆盖显示单元110。
图8和图9示出图2中所示的显示单元、测试单元、第一垫单元和第二垫单元以及它们之间的连接结构的示例性实施例。具体地，图9示出图8中所示的第一垫单元的修改的实施例。基于测试单元，图8和图9中示出连接到测试单元的像素列、第一垫单元和第二垫单元的示例性构造。然而，发明不限于图8和图9中所示的结构。在其它示例性实施例中，例如，包括在第一垫单元和第二垫单元中的垫的种类、数目和/或布置结构可以被各种修改和实施。相似地，设置在显示单元中的像素的布置结构不限于图8和图9中所示的示例性实施例，并且可以被各种修改和实施。
参照图8和图9，显示单元110可以包括发射彼此不同颜色的光的第一像素R、第二像素B和第三像素G。在一些示例性实施例中，第一像素R可以是发射红色光的红色像素，第二像素B可以是发射蓝色光的蓝色像素。另外，第三像素G可以是发射绿色光的绿色像素。在一些示例性实施例中，第一像素R和第二像素B可以交替地布置在同一列上，第三像素G可以在与其上布置有第一像素R和第二像素B的列相邻的列上布置成线。
图8和图9中已经示出了如下示例性实施例，其中，红色像素(例如，第一像素R)和蓝色像素(例如，第二像素B)交替地布置在同一列上，并且绿色像素(例如，第三像素G)在与其上布置有红色像素和蓝色像素的列相邻的列上布置成线，但是像素R、G和B的布置结构可以改变。在另一示例性实施例中，例如，红色像素和绿色像素可以交替地布置在同一列上，蓝色像素可以在与其上布置有红色像素和绿色像素的列相邻的列上布置成线。另外，图8和图9中已经示出了如下示例性实施例，其中，第一像素至第三像素R、B和G沿水平方向和竖直方向以矩阵形式并排布置，但是发明不限于此。在另一示例性实施例中，例如，在两个相邻列上的像素可以交替地布置以彼此交叉。
即，在发明的示例性实施例中，显示单元110可以包括其上交替地布置有发射彼此不同颜色的光的多个像素(例如，第一像素R和第二像素B)的第一像素列111，以及其上布置有发射与第一像素R和第二像素B的颜色不同的颜色的光的多个第三像素G的第二像素列112。
在一些示例性实施例中，以其上布置有第一像素R、第二像素B和第三像素G的列为基础，第一像素R和第二像素B可以布置成棋盘(check-board)形状，使得第一像素R和第二像素B中的每个位于对角线方向上。即，第一像素R和第二像素B可以在两个相邻的行上交替地布置，使得第一像素R和第二像素B中的每个不重复地布置在同一列上。在示例性实施例中，例如，第一像素列111和第二像素列112可以交替地布置，第一像素R和第二像素B可以关于第二像素列112布置成棋盘形状。
像素列111和112中的每列连接到设置在相应列上的数据线D。在示例性实施例中，例如，第一个(例如，最左边)第一像素列111可以连接到第一数据线D1，第一个(例如，最左边)第二像素列112可以连接到第二数据线D2。
测试单元130包括与连接到各第一像素列111的数据线(例如，包括第一数据线D1的奇数数据线D2k-1，其中k是自然数)连接的第一开关元件SW1和第二开关元件SW2，以及与连接到各第二像素列112的数据线(例如，包括第二数据线D2的偶数数据线D2k)连接的第三开关元件SW3。
每个第一开关元件SW1的控制电极(例如，栅电极)共同地连接到第二信号垫SP2。另外，第一开关元件SW1的第一电极(例如，漏电极)连接到在相应列上的数据线D，第一开关元件SW1的第二电极(例如，源电极)连接到第一信号垫SP1或第三信号垫SP3。即，第一开关元件SW1连接在相应列上的数据线D与第一信号垫SP1或第三信号垫SP3之间。在示例性实施例中，例如，通过第一数据线D1连接到第一个第一像素列111的第一开关元件SW1可以连接在第一数据线D1与第一信号垫SP1之间。另外，通过第三数据线D3连接到第二个第一像素列111的第一开关元件SW1可以连接在第三数据线D3与第三信号垫SP3之间。每个第一开关元件SW1在从第二信号垫SP2供应具有栅极导通电压的第一控制信号(例如，第一测试栅极信号)时导通，以将从第一信号垫SP1或第三信号垫SP3供应的第一测试信号或第二测试信号传输到在第一像素列111上的数据线D2k-1。在一些示例性实施例中，第一测试信号或第二测试信号可以是用于照明测试、老化工艺和/或漏电流测试的预定的信号。在示例性实施例中，例如，第一测试信号和第二测试信号可以分别是红色照明信号和蓝色照明信号。
每个第二开关元件SW2的控制电极(例如，栅电极)共同地连接到第四信号垫SP4。另外，第二开关元件SW2的第一电极(例如，漏电极)连接到在相应列上的数据线D2k-1，第二开关元件SW2的第二电极(例如，源电极)连接到第一信号垫SP1或第三信号垫SP3。在示例性实施例中，例如，通过第一数据线D1连接到第一个第一像素列111的第二开关元件SW2可以连接在第一数据线D1与第三信号垫SP3之间。另外，通过第三数据线D3连接到第二个第一像素列111的第二开关元件SW2可以连接在第三数据线D3与第一信号垫SP1之间。即，一对第一开关元件SW1和第二开关元件SW2可以在共用其上交替地布置有第一像素R和第二像素B的第一像素列111的数据线D2k-1的同时并联连接。每个第二开关元件SW2在从第四信号垫SP4供应具有栅极导通电压的第二控制信号(例如，第二测试栅极信号)时导通，以将从第一信号垫SP1或第三信号垫SP3供应的第一测试信号或第二测试信号传输到第一像素列111的数据线D2k-1。
每个第三开关元件SW3的控制电极(例如，栅电极)共同地连接到第六信号垫SP6。另外，第三开关元件SW3的第一电极(例如，漏电极)连接到相应列的数据线D2k，第三开关元件SW3的第二电极(例如，源电极)连接到第五信号垫SP5。在示例性实施例中，例如，通过第二数据线D2连接到第一个第二像素列112的第三开关元件SW3可以连接在第二数据线D2与第五信号垫SP5之间。另外，连接到第二个第二像素列112的第三开关元件SW3可以连接在第四数据线D4与第五信号垫SP5之间。每个第三开关元件SW3在从第六信号垫SP6供应具有栅极导通电压的第三控制信号(例如，第三测试栅极信号)时导通，以将从第五信号垫SP5供应的第三测试信号传输到第二像素列112的数据线D2k。在一些示例性实施例中，第三测试信号可以是用于照明测试、老化工艺和/或漏电流测试的预定的信号。在示例性实施例中，例如，第三测试信号可以是绿色照明信号。
第一垫单元140可以包括数据垫DP、第一信号垫SP1至第六信号垫SP6、第七信号垫SP7和第八信号垫SP8以及/或者至少一个虚设垫DMP。
数据垫DP分别连接到数据线D。在一些示例性实施例中，数据垫DP可以通过模组工艺电连接到数据驱动器。
第一信号垫SP1至第六信号垫SP6分别通过连接线CL1至CL6电连接到第二垫单元150的测试垫TP1至TP6。
第一信号垫SP1通过第一连接线CL1电连接到第一测试垫TP1。第一信号垫SP1可以在执行预定测试的时间段期间将从第一测试垫TP1供应的第一测试信号传输到第一开关元件SW1和第二开关元件SW2中的一些。在示例性实施例中，例如，第一信号垫SP1可以在执行成盒测试的时间段期间将从第一测试垫TP1供应的第一测试信号传输到与奇数的第一像素列111连接的第一开关元件SW1和与偶数的第一像素列111连接的第二开关元件SW2。
第二信号垫SP2通过第二连接线CL2电连接到第二测试垫TP2。第二信号垫SP2可以在执行预定测试的时间段期间将从第二测试垫TP2供应的第一控制信号传输到第一开关元件SW1的控制电极。在示例性实施例中，例如，第二信号垫SP2可以在执行成盒测试的时间段期间将从第二测试垫TP2供应的第一测试栅极信号传输到第一开关元件SW1的控制电极。
第三信号垫SP3通过第三连接线CL3电连接到第三测试垫TP3。第三信号垫SP3可以在执行预定测试的时间段期间将从第三测试垫TP3供应的第二测试信号传输到第一开关元件SW1和第二开关元件SW2中的一些。在示例性实施例中，例如，第三信号垫SP3可以在执行成盒测试的时间段期间将从第三测试垫TP3供应的第二测试信号传输到与偶数的第一像素列111连接的第一开关元件SW1和与奇数的第一像素列111连接的第二开关元件SW2。
第四信号垫SP4通过第四连接线CL4电连接到第四测试垫TP4。第四信号垫SP4可以在执行预定测试的时间段期间将从第四测试垫TP4供应的第二控制信号传输到第二开关元件SW2的控制电极。在示例性实施例中，例如，第四信号垫SP4可以在执行成盒测试的时间段期间将从第四测试垫TP4供应的第二测试栅极信号传输到第二开关元件SW2的控制电极。
第五信号垫SP5通过第五连接线CL5电连接到第五测试垫TP5。第五信号垫SP5可以在执行预定测试的时间段期间将从第五测试垫TP5供应的第三测试信号传输到第三开关元件SW3。在示例性实施例中，例如，第五信号垫SP5可以在执行成盒测试的时间段期间将从第五测试垫TP5供应的第三测试信号传输到第三开关元件SW3。
第六信号垫SP6通过第六连接线CL6电连接到第六测试垫TP6。第六信号垫SP6可以在执行预定测试的时间段期间将从第六测试垫TP6供应的第三控制信号传输到第三开关元件SW3的控制电极。在示例性实施例中，例如，第六信号垫SP6可以在执行成盒测试的时间段期间将从第六测试垫TP6供应的第三测试栅极信号传输到第三开关元件SW3的控制电极。
第七信号垫SP7和第八信号垫SP8被示例性地示出为连接到面板100(参照图2和图3)的除了测试单元130之外的另外的组件的信号垫。在示例性实施例中，例如，第七信号垫SP7可以电连接到扫描驱动器120(参照图2和图3)以将来自驱动电源的驱动电力传输到扫描驱动器120，第八信号垫SP8可以电连接到扫描驱动器120以将预定的扫描控制信号传输到扫描驱动器120。在一些示例性实施例中，信号垫SP(例如，提供预定的电力的第七信号垫SP7)可以实施为其中两个垫被连接的结构。
虚设垫DMP可以位于预定的信号垫SP之间。在示例性实施例中，例如，当施加到信号垫SP之中的两个相邻信号垫SP的预定的信号和/或预定的电力之间的电压差相对大时，虚设垫DMP可以位于所述信号垫SP之间。在一些示例性实施例中，虚设垫DMP可以被设置为与在与所述信号垫SP的层相同的层中的信号垫SP分隔开。由于设置了虚设垫DMP，可以确保信号垫SP之间的电稳定性，并且可以防止缺陷的出现。虚设垫DMP的位置可以在必要时改变。
在图8中，随意地示出并布置了数据垫DP、信号垫SP和至少一个虚设垫DMP，但第一垫单元140中布置的垫的种类、数目、尺寸和/或位置可以被各种改变。在示例性实施例中，例如，信号垫SP和/或虚设垫DMP可以如图8中所示并排布置成单线(例如，在一条水平线上)，或者如图9中所示交替地布置成双线或多线(例如，在两条或更多条水平线上)。可选地，在另一示例性实施例中，信号垫SP和/或虚设垫DMP可以以其中信号垫SP和/或虚设垫DMP连接到分别布置在彼此不同的线中的两个垫的形式来实施。
第二垫单元150可以包括多个测试垫TP。在示例性实施例中，例如，第二垫单元150可以包括电连接到相应的第一信号垫SP1至第八信号垫SP8的第一测试垫TP1至第八测试垫TP8。虽然未在图8中示出，但是一个或更多个虚设测试垫可以在一些示例性实施例中被提供给第二垫单元150。
测试垫TP是与诸如自动探测装置的外部检验装置的探针接触(连接)的垫。测试垫TP被施加有来自检验装置的期望对面板100执行预定测试的各种电力和/或各种信号。在图8中，为了便于描述，已经示出的是，数据垫DP与信号垫SP之间的距离大。然而，实际上，与测试垫TP相比，数据垫DP与信号垫SP之间的距离可以窄。另外，数据垫DP和信号垫SP中每个的尺寸可以比每个测试垫TP的尺寸小。因此，通过允许自动探测装置的探针与数据垫DP和信号垫SP直接接触来执行测试是困难的。
测试垫TP具有比设置在第一垫单元140中的垫(数据垫DP和信号垫SP)的数目相对小的数目，并且较少地受限于尺寸和距离。因此，将与检验装置的探针接触的第二垫单元150设置在面板100的一个区域中，每个测试垫TP电连接到与其对应的预定的信号垫SP，使得测试信号可以容易地施加到面板100。
在一些示例性实施例中，第一测试垫TP1可以被供应有第一测试信号。供应到第一测试垫TP1的第一测试信号被传输到第一信号垫SP1。
第二测试垫TP2可以被供应有第一控制信号。供应到第二测试垫TP2的第一控制信号被传输到第二信号垫SP2。
第三测试垫TP3可以被供应有第二测试信号。供应到第三测试垫TP3的第二测试信号被传输到第三信号垫SP3。
第四测试垫TP4可以被供应有第二控制信号。供应到第四测试垫TP4的第二控制信号被传输到第四信号垫SP4。
第五测试垫TP5可以被供应有第三测试信号。供应到第五测试垫TP5的第三测试信号被传输到第五信号垫SP5。
第六测试垫TP6可以被供应有第三控制信号。供应到第六测试垫TP6的第三控制信号被传输到第六信号垫SP6。
第七测试垫TP7可以被供应有预定的电力(例如，预定的扫描驱动电力)。供应到第七测试垫TP7的电力被传输到第七信号垫SP7。
第八测试垫TP8可以被供应有预定的控制信号(例如，预定的扫描控制信号)。供应到第八测试垫TP8的控制信号被传输到第八信号垫SP8。
在下文中，当假设作为示例执行面板100的照明测试时，将描述面板100的利用测试单元130和测试垫TP的检验(或测试)方法的示例性实施例。
为了执行照明测试，红色照明信号被供应到第一测试垫TP1，第一测试栅极信号被供应到第二测试垫TP2，蓝色照明信号被供应到第三测试垫TP3，第二测试栅极信号被供应到第四测试垫TP4，绿色照明信号被供应到第五测试垫TP5，第三测试栅极信号被供应到第六测试垫TP6，预定的驱动电力被供应到第七测试垫TP7，预定的驱动信号被供应到第八测试垫TP8。因此，第一像素R、第二像素B和第三像素G由数据线D供应有第一测试信号、第二测试信号和第三测试信号，并且发射与其对应的光。因此，可以执行包括照明测试等的成盒测试。
在一些示例性实施例中，第七测试垫TP7可以被设置为与驱动面板100所期望的电源(例如，扫描驱动电源和像素电源)的数目一样多。相似地，第八测试垫TP8也可以设置为与驱动面板100所期望的其它驱动信号(例如，扫描控制信号)的数目一样多。
在一些示例性实施例中，红色照明信号、蓝色照明信号、绿色照明信号和第三测试栅极信号可以是具有恒定电平的电压的直流(“DC”)信号。第一测试栅极信号和第二测试栅极信号可以是交替地具有栅极导通电压的交流(“AC”)信号，以使共用预定的数据线D的一对第一开关元件SW1和第二开关元件SW2交替地导通。在这种情况下，当正在执行照明测试时，红色照明信号和蓝色照明信号的电压交替地施加到与第一像素列111连接的数据线D2k-1，绿色照明信号的电压连续地施加到与第二像素列112连接的数据线D2k。
在一些示例性实施例中，红色照明信号、蓝色照明信号和/或绿色照明信号的电压可以不同。在示例性实施例中，例如，红色照明信号和蓝色照明信号的电压可以不同。因此，在正在执行照明测试的同时随着数据线D2k-1的电压周期地改变，会在连接到第一像素列111的数据线D2k-1中流过大的电流。因此，第一信号垫SP1和第一连接线CL1的施加有红色照明信号的连接部分以及第三信号垫SP3和第三连接线CL3的施加有蓝色照明信号的连接部分会易于成烧蚀缺陷。例如，当在设置在第一信号垫SP1的一端处的导入部分和/或设置在第三信号垫SP3的一端处的导入部分处出现烧蚀缺陷时，会导致品红缺陷。因此，在随后将描述的发明的示例性实施例中，提出了一种能够使测试信号稳定地施加到包括用于在早期阶段检测显示单元110的缺陷的测试单元130的有机发光显示装置的面板100的结构。
图10和图11示出了图8的区域PA的示例性实施例。具体地，示出了在信号垫与连接线之间的连接结构。在一些示例性实施例中，图10示出了在划线区域下方的分离区域分离之前的状态下在刻划线的附近的一个区域，图11示出了在通过至少一次划线工艺分离分离区域之后保留在面板的位于图10的区域PA中的上端处的一个区域。图12示出了沿图10的线III-III'截取的截面的示例。
参照图10至图12，连接线CL分别经由导电桥接件(例如，BR1至BR7)连接到信号垫SP。在示例性实施例中，例如，第一连接线CL1至第七连接线CL7可以经由第一桥接件BR1至第七桥接件BR7分别电连接到第一信号垫SP1至第七信号垫SP7。另外，虽然未在图10至图12中示出，但是图8中所示的第八连接线CL8也可以经由第八桥接件(未示出)电连接到第八信号垫SP8。
在一些示例性实施例中，桥接件(例如，BR1至BR7)可以设置在划线区域SCA中。即，连接线CL和与其对应的信号垫SP可以分别通过设置在划线区域SCA中的桥接件(例如，BR1至BR7)来电连接。在示例性实施例中，例如，第一连接线CL1和第一信号垫SP1可以通过第一桥接件BR1彼此电连接，第二连接线CL2和第二信号垫SP2可以通过第二桥接件BR2彼此电连接，第三连接线CL3和第三信号垫SP3可以通过第三桥接件BR3彼此电连接，第四连接线CL4和第四信号垫SP4可以通过第四桥接件BR4彼此电连接，第五连接线CL5和第五信号垫SP5可以通过第五桥接件BR5彼此电连接，第六连接线CL6和第六信号垫SP6可以通过第六桥接件BR6彼此电连接，第七连接线CL7和第七信号垫SP7可以通过第七桥接件BR7彼此电连接，第八连接线CL8和第八信号垫SP8可以通过第八桥接件(未示出)彼此电连接。
桥接件(例如，BR1至BR7)设置在与连接线CL和信号垫SP的层不同的层上，以均通过至少一个接触孔CNT连接到预定的连接线CL和预定的信号垫SP。在示例性实施例中，例如，每个桥接件(例如，BR1至BR7)可以通过多个接触孔CNT物理地和/或电连接到预定的连接线CL和预定的信号垫SP。
在一些示例性实施例中，在形成第一像素R、第二像素B和/或第三像素G的预定的电路元件的操作中，信号垫SP、连接线CL和桥接件(例如，BR1至BR7)可以在与电路元件的层相同的层上包括相同的材料。在示例性实施例中，当第一像素R、第二像素B和/或第三像素G包括在图4至图7中所示的像素PXL中时，信号垫SP、连接线CL和桥接件(例如，BR1至BR7)可以设置在第一导电层(第一栅极层)、第二导电层(第二栅极层)和/或第三导电层(源极-漏极层)中，并且包括第一栅极金属、第二栅极金属和/或源极-漏极金属。在一些示例性实施例中，例如，连接线CL和桥接件(例如，BR1至BR7)可以通过反应对每个区域必要的特性而在不同层上包括不同的材料。
在一些示例性实施例中，连接线CL可以包括在第一栅极金属、第二栅极金属和源极-漏极金属之中具有相对低的电阻的材料。在示例性实施例中，当源极-漏极金属包括具有比第一栅极金属和第二栅极金属的电阻低的电阻的材料时，连接线CL可以与源极-漏极图案(即，在基底SUB的第三导电层(例如，源极-漏极层)上的数据线Dj(参照图4和图5)、电力线PL、第一连接图案CNP、辅助连接图案AUX和/或桥接图案BRP)一起设置，并且包括源极-漏极金属。在一些示例性实施例中，例如，连接线CL和源极-漏极图案可以在第三导电层上设置为彼此分隔开。在示例性实施例中，例如，源极-漏极图案可以设置在显示单元110的内部处或显示单元110的附近，连接线CL可以设置在显示单元110的外部(例如，分离区域SPA)处。
在一些示例性实施例中，与连接线CL类似，信号垫SP也可以包括具有低电阻的材料(例如，源极-漏极金属)，以设置在基底SUB上的第三导电层中。信号垫SP设置在第三导电层上以彼此分隔开。由于连接线CL和信号垫SP具有低电阻，能够在对面板100执行预定测试的同时防止或降低信号延迟。
设置在预定的信号垫SP之间的虚设垫DMP也可以包括与信号垫SP的材料相同的材料，并且可以位于与在形成信号垫SP的操作中信号垫SP的层相同的层中。在示例性实施例中，例如，虚设垫DMP可以设置在第三导电层中以与信号垫SP分隔开，并且包括源极-漏极金属。
当在划线区域SCA中执行划线工艺时，桥接件(例如，BR1至BR7)可以在刻划线SCL上或刻划线的附近被切割。因此，如图11中所示，桥接件(例如，BR1至BR7)的一端位于已经完全地执行划线工艺的面板100的边缘EDG处。边缘EDG会是湿气等容易渗透的区域。在一些示例性实施例中，第四绝缘层PSV会在划线区域SCA的至少一个区域中被部分地去除。因此，在发明的示例性实施例中，桥接件(例如，BR1至BR7)可以包括比信号垫SP和/或连接线CL的耐腐蚀性高的耐腐蚀性。在示例性实施例中，例如，当第一栅极金属包括具有比源极-漏极金属的耐腐蚀性高的耐腐蚀性的材料时，桥接件(例如，BR1至BR7)可以与包括在具有红色像素R、绿色像素G和蓝色像素B的像素PXL中的晶体管的栅电极(例如，图5中GE1至GE7)一起设置在基底SUB上的第一导电层(例如，第一栅极层)中，并且包括第一栅极金属。在一些示例性实施例中，第一导电层可以是与第二导电层和第三导电层分离的层，并且至少一个绝缘层置于第二导电层和第三导电层之间。在示例性实施例中，例如，第二绝缘层IL1和第三绝缘层IL2可以置于第一导电层与第三导电层之间。桥接件(例如，BR1至BR7)设置在第一导电层上以彼此分隔开。
当通过划线工艺切割桥接件(例如，BR1至BR7)时，桥接件(例如，BR1至BR7)的下端区域(例如，以刻划线SCL为基础与分离区域SPA相邻的一个区域)和分离区域SPA与面板100分离。另外，桥接件(例如，BR1至BR7)的上端区域(例如，以刻划线SCL为基础与面板区域PNA相邻的一个区域)保留在面板100的边缘EDG处。
因此，桥接件(例如，BR1至BR7)以导电图案(例如，CP1至CP7)的形式保留，所述导电图案(例如，CP1至CP7)在已经被完全地制造的面板100上通过接触连接件物理地和/或电连接到相应的信号垫SP的一端。在示例性实施例中，例如，通过划线工艺切割的第一桥接件BR1保留为连接到第一信号垫SP1的一端的第一导电图案CP1，通过划线工艺切割的第二桥接件BR2保留为连接到第二信号垫SP2的一端的第二导电图案CP2。在一些示例性实施例中，如图11中所示，第一导电图案CP1和第二导电图案CP2的一端可以在面板100的边缘EDG上浮置。相似地，其它桥接件(例如，BR3至BR7)分别保留为连接到其它信号垫SP的一端的导电图案(例如，CP3至CP7)。
在一些示例性实施例中，一些信号垫SP可以在信号垫SP与对应于其的连接线CL之间具有不同于其它信号垫的连接结构。在示例性实施例中，例如，被供应有预定的电力的第七信号垫SP7可以具有双垫结构，第七桥接件BR7可以具有宽的宽度以将两个第七信号垫SP7同时连接到第七连接线CL7(例如，第七连接线CL7分支成两部分)。在一些示例性实施例中，第七桥接件BR7可以具有比位于第一控制信号的供应路径上的第二桥接件BR2的宽度宽的宽度。在示例性实施例中，例如，第七桥接件BR7可以具有第一宽度W1，第二桥接件BR2可以具有比第一宽度W1窄的第二宽度W2。
在一些示例性实施例中，用于将预定的测试信号和/或预定的控制信号供应到测试单元130的第一信号垫SP1至第六信号垫SP6中的至少一个可以在信号垫与对应于其的连接线(CL1至CL6中的至少一条)之间具有不同于其它信号垫的连接结构。在示例性实施例中，例如，用于将第一测试信号和第二测试信号分别传输到第一信号垫SP1和第三信号垫SP3的第一桥接件BR1和第三桥接件BR3可以包括与第二桥接件BR2以及第四桥接件BR4至第六桥接件BR6的材料相同的材料，并且被制造为具有比第二桥接件BR2以及第四桥接件BR4至第六桥接件BR6的电阻低的电阻。
在发明的示例性实施例中，当第一桥接件BR1和第三桥接件BR3具有比第二桥接件BR2以及第四桥接件BR4至第六桥接件BR6的面积大的面积时，第一桥接件BR1和第三桥接件BR3可以具有比第二桥接件BR2以及第四桥接件BR4至第六桥接件BR6的电阻低的电阻。在示例性实施例中，例如，第一桥接件BR1至第六桥接件BR6可以具有基本相同的长度，第一桥接件BR1和第三桥接件BR3可以具有比第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6的宽度宽(或大)的宽度。因此，第一桥接件BR1和第三桥接件BR3中的每个可以具有比第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6中的每个低的电阻。
在示例性实施例中，例如，当一个或更多个虚设垫DMP设置在第一信号垫SP1和第三信号垫SP3中的每个的附近以与第一信号垫SP1和第三信号垫SP3中的每个相邻时，第一桥接件BR1和第三桥接件BR3中的每个的宽度可以延伸，使得第一桥接件BR1和第三桥接件BR3中的每个与相邻于其的虚设垫DMP的至少一个区域叠置。在一些示例性实施例中，当即使在与划线区域SCA相邻的分离区域SPA中虚设线DML也设置在第一桥接件BR1和第三桥接件BR3的附近时，第一桥接件BR1和第三桥接件BR3中的每个的宽度可以延伸使得第一桥接件BR1和第三桥接件BR3中的每个与相邻于其的虚设线DML的至少一个区域叠置。
在示例性实施例中，例如，类似于第七桥接件BR7，第一桥接件BR1和第三桥接件BR3可以具有第一宽度W1，第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6可以具有比第一宽度W1窄的第二宽度W2。在这种情况下，在已经完全地执行划线工艺的面板100中，第一导电图案CP1和第三导电图案CP3以其中第一导电图案CP1和第三导电图案CP3具有比第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6的宽度和面积大的宽度和面积的形式保留。
在一些示例性实施例中，第一桥接件BR1和第三桥接件BR3中的每个可以与相邻的虚设垫DMP和/或相邻的虚设线DML绝缘。在示例性实施例中，例如，虚设垫DMP和虚设线DML可以设置在第三导电层上，第一桥接件BR1和第三桥接件BR3可以与相邻的虚设垫DMP和相邻的虚设线DML叠置并且至少一个绝缘层(例如，第二绝缘层IL1和第三绝缘层IL2)置于其间，以与虚设垫DMP和虚设线DML物理地和/或电分离。因此，虚设垫DMP被设置为使两个相邻的信号垫SP(具体地，被施加有在所述信号垫SP之间具有相对大的电压差的信号的两个信号垫SP)绝缘，从而确保信号垫SP之间的电稳定性(电绝缘)。另外，虚设线DML能够在两条相邻的连接线CL之间确保电稳定性。
如上所述，根据发明的示例性实施例，在信号垫SP和测试垫TP彼此电连接时连接线CL包括具有相对低的电阻的材料。因此，可以降低或防止信号延迟，并且可以平稳地执行对面板100的预定测试。由于穿过刻划线SCL的线或图案通过划线工艺而断开，划线区域SCA易受腐蚀。因此，在划线区域SCA中，通过选择具有相对高的耐腐蚀性的材料来形成桥接件(例如，BR1至BR7)，面板区域PNA的信号垫SP和分离区域SPA的连接线CL通过桥接件(例如，BR1至BR7)电连接。
桥接件(例如，BR1至BR7)包括通过考虑耐腐蚀性而选择的材料，并且可以包括具有比信号垫SP和连接线CL的电阻高的电阻的材料。因此，信号垫SP与测试垫TP之间的连接部分之中的穿过桥接件(例如，BR1至BR7)的区域会相对易于成烧蚀缺陷等。具体地，第一信号垫SP1和第三信号垫SP3以及其外围部分会由于图8和图9中所述的原因而易于成烧蚀缺陷。
因此，在发明的示例性实施例中，第一桥接件BR1和第三桥接件BR3中的每个的宽度延伸使得第一桥接件BR1和第三桥接件BR3中的每个与相邻的虚设垫DMP和/或相邻的虚设线DML叠置，从而减小第一桥接件BR1和第三桥接件BR3中的每个的电阻。因此，能够有效地防止会在测试时间段期间出现的烧蚀缺陷。
即，根据发明的示例性实施例，能够提供包括用于在早期阶段检测显示单元110的缺陷的测试单元130并且能够使测试信号稳定地供应到其的有机发光显示装置。
图13和图14示出图8的区域PA的另一示例性实施例。具体地，示出了信号垫与连接线之间的连接结构。图15示出沿图13的线IV-IV'截取的截面的示例。在图13至图15中，与图10至图12的组件相似或相等的组件由同样的附图标记表示，将省略它们的详细描述。
参照图13至图15，第一桥接件BR1和第三桥接件BR3中的每个具有包括设置在不同层中的多个子桥接件(例如，SBR11至SBR32)的多层结构。在示例性实施例中，例如，第一桥接件BR1可以包括第一子桥接件SBR11和第二子桥接件SBR12，第一子桥接件SBR11与第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6一起设置在第一导电层(第一栅极层)上，第二子桥接件SBR12设置第一导电层与第三导电层(源极-漏极层)之间的第二导电层(第二栅极层)上。另外，第三桥接件BR3也可以包括第一子桥接件SBR31和第二子桥接件SBR32，第一子桥接件SBR31与第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6一起设置在第一导电层上，第二子桥接件SBR32设置在第二导电层上。在示例性实施例中，例如，与图4至图7中所示的存储电容器Cst的下电极LE相似，第一子桥接件SBR11或SBR31可以包括第一栅极金属以被设置在第一导电层(第一栅极层)上，与存储电容器Cst的上电极UE相似，第二子桥接件SBR12或SBR32可以包括第二栅极金属以被设置在第二导电层(第二栅极层)上。
当通过划线工艺切割桥接件(例如，BR1至BR7)时，桥接件(例如，BR1至BR7)的下端区域(例如，以刻划线SCL为基础与分离区域SPA相邻的一个区域)和分离区域SPA与面板100分离。另外，桥接件(例如，BR1至BR7)的上端区域(例如，以刻划线SCL为基础与面板区域PNA相邻的一个区域)保留在面板100的边缘EDG处。
因此，桥接件(例如，BR1至BR7)设置在与信号垫SP在已经被完全地制造的面板100上所设置的层(例如，第三导电层)不同的层(例如，第一导电层和/或第二导电层)上，并且以导电图案(例如，CP1至CP7)的形式保留，所述导电图案通过接触连接件物理地和/或电连接到相应的信号垫SP的一端。在示例性实施例中，例如，通过划线工艺切割的第一桥接件BR1和第三桥接件BR3可以分别以连接到第一信号垫SP1和第三信号垫SP3的一端的第一导电图案CP1和第三导电图案CP3的形式保留。在这种情况下，第一子桥接件SBR11和SBR31可以分别保留为连接到第一信号垫SP1和第三信号垫SP3的一端的第一子导电图案SCP11和SCP31，第二子桥接件SBR12和SBR32可以分别保留为设置在不同于第一子导电图案SCP11和SCP31的层上并且连接到第一子导电图案SCP11和SCP31的第二子导电图案SCP12和SCP32。即，在一些示例性实施例中，第一导电图案CP1和第三导电图案CP3可以分别具有包括第一子导电图案SCP11和SCP31和第二子导电图案SCP12和SCP32的多层结构。在一些示例性实施例中，第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6中的每个可以具有单层结构。在示例性实施例中，例如，第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6中的每个可以与第一子导电图案SCP11和SCP31一起设置在置于第一导电层中的单个导电层中。
在一些示例性实施例中，第一桥接件BR1和第三桥接件BR3(或第一导电图案CP1和第三导电图案CP3)的宽度可以基本上等于或小于第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6(或第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6)的宽度。在示例性实施例中，例如，第一桥接件BR1和第三桥接件BR3的子桥接件(例如，SBR11至SBR32)中的至少一个可以具有与第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6相同的宽度。然而，发明不限于此，子桥接件(例如，SBR11至SBR32)的宽度可以被各种修改和实施。
在图13至图15中所示的示例性实施例中，第一桥接件BR1和第三桥接件BR3(或第一导电图案CP1和第三导电图案CP3)中的每个的总面积可以比第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6(或第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6)中的每个的面积大。在示例性实施例中，包括在第一桥接件BR1中的第一子桥接件SBR11和包括在第三桥接件BR3中的第一子桥接件SBR31可以具有与第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6的形状和面积基本相同的形状和面积。在这种情况下，例如，第一桥接件BR1和第三桥接件BR3中的每个可以具有比第二桥接件BR2、第四桥接件BR4、第五桥接件BR5和第六桥接件BR6中的每个的面积大与第一桥接件BR1和第三桥接件BR3中的每个的第二子桥接件SBR12或SBR32对应的面积的面积。因此，在已经完全地执行划线工艺的面板100中，第一导电图案CP1和第三导电图案CP3中的每个可以具有比第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6的电阻低的电阻，同时具有比第二导电图案CP2、第四导电图案CP4、第五导电图案CP5和第六导电图案CP6中的每个的面积大的面积。
如上所述，在发明的示例性实施例中，第一桥接件BR1和第三桥接件BR3被设置为多层结构，使得第一桥接件BR1和第三桥接件BR3的电阻降低。因此，可以有效地防止在测试时间段期间会出现的烧蚀缺陷，并且可以在测试时间段期间将测试信号稳定地供应到面板100。
根据发明，能够提供一种包括测试单元并且能够使测试信号稳定地供应到其的有机发光显示装置。
这里已经公开了示例性实施例，尽管使用了特定术语，但是它们仅以一般的和描述性的意义来使用并且将被解释而不是为了限制的目的。在一些情况下，除非另有明确说明，否则如对于自提交本申请时起的本领域普通技术人员而言将明显的是，结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其它示例性实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (25)

1.一种有机发光显示装置，所述有机发光显示装置包括：
显示单元，包括第一像素列和连接到所述第一像素列的第一数据线；
第一垫单元，包括第一信号垫和第二信号垫；
测试单元，包括第一开关元件，所述第一开关元件连接在所述第一数据线和所述第一信号垫之间并且包括连接到所述第二信号垫的控制电极；
第一导电图案，设置在与所述第一信号垫的层不同的层中，以连接到所述第一信号垫的一端；以及
第二导电图案，设置在与所述第二信号垫的层不同的层中，以连接到所述第二信号垫的一端，
其中，所述第一导电图案和所述第二导电图案在同一层中彼此分隔开，所述第一导电图案的宽度比所述第二导电图案的宽度大。
2.根据权利要求1所述的有机发光显示装置，所述有机发光显示装置还包括虚设垫，所述虚设垫在与所述第一信号垫的层相同的层中与所述第一信号垫相邻，
其中，所述虚设垫的至少一个区域与所述第一导电图案叠置。
3.根据权利要求2所述的有机发光显示装置，所述有机发光显示装置还包括置于所述虚设垫与所述第一导电图案之间的至少一个绝缘层，
其中，所述虚设垫与所述第一导电图案绝缘。
4.根据权利要求1所述的有机发光显示装置，其中，所述第一像素列包括多个像素，所述多个像素均包括至少一个晶体管，
其中，所述至少一个晶体管均包括：有源图案，设置在基底上；源电极和漏电极，连接到所述有源图案；以及栅电极，与所述有源图案叠置，并且第一绝缘层置于所述栅电极与所述有源图案之间，所述栅电极设置在与所述第一导电图案和所述第二导电图案的层相同的层中。
5.根据权利要求4所述的有机发光显示装置，所述有机发光显示装置还包括连接到所述源电极和所述漏电极中的至少一个的源极-漏极图案，所述源极-漏极图案设置在与所述第一信号垫和所述第二信号垫的层相同的层中。
6.根据权利要求1所述的有机发光显示装置，其中，所述第一信号垫和所述第二信号垫包括彼此相同的材料，所述第一导电图案和所述第二导电图案包括彼此相同的材料。
7.根据权利要求1所述的有机发光显示装置，其中，所述第一导电图案和所述第二导电图案包括与所述第一信号垫和所述第二信号垫的材料不同的材料，并且包括具有比所述第一信号垫和所述第二信号垫的耐腐蚀性高的耐腐蚀性的材料。
8.根据权利要求1所述的有机发光显示装置，其中，所述第一像素列包括：
多个第一颜色像素，发射第一颜色的光；以及
多个第二颜色像素，发射第二颜色的光，
其中，所述多个第一颜色像素和所述多个第二颜色像素交替地布置。
9.根据权利要求8所述的有机发光显示装置，其中，所述显示单元还包括：
第二像素列，与所述第一像素列相邻，并且包括发射第三颜色的光的多个第三颜色像素；以及
第二数据线，连接到所述第二像素列。
10.根据权利要求9所述的有机发光显示装置，其中，所述第一垫单元还包括设置在与所述第一信号垫和所述第二信号垫的层相同的层中的第三信号垫、第四信号垫、第五信号垫和第六信号垫，
其中，所述测试单元还包括：第二开关元件，连接在所述第一数据线与所述第三信号垫之间，所述第二开关元件包括连接到所述第四信号垫的控制电极；以及第三开关元件，连接在所述第二数据线与所述第五信号垫之间，所述第三开关元件包括连接到所述第六信号垫的控制电极。
11.根据权利要求10所述的有机发光显示装置，所述有机发光显示装置还包括分别连接到所述第三信号垫、所述第四信号垫、所述第五信号垫和所述第六信号垫的一端的第三导电图案、第四导电图案、第五导电图案和第六导电图案，所述第三导电图案、所述第四导电图案、所述第五导电图案和所述第六导电图案设置在与所述第一导电图案和所述第二导电图案的层相同的层中，
其中，所述第一导电图案和所述第三导电图案中的每个导电图案的宽度比所述第二导电图案、所述第四导电图案、所述第五导电图案和所述第六导电图案中的每个导电图案的宽度大。
12.根据权利要求1所述的有机发光显示装置，所述有机发光显示装置还包括第二垫单元，所述第二垫单元包括设置在所述第一垫单元的附近的多个电绝缘垫。
13.一种有机发光显示装置，所述有机发光显示装置包括：
显示单元，包括第一像素列和连接到所述第一像素列的第一数据线；
第一垫单元，包括第一信号垫和第二信号垫；
测试单元，包括第一开关元件，所述第一开关元件连接在所述第一数据线和所述第一信号垫之间，并且包括连接到所述第二信号垫的控制电极；
第一导电图案，设置在与所述第一信号垫的层不同的层中，以连接到所述第一信号垫的一端；以及
第二导电图案，设置在与所述第二信号垫的层不同的层中，以连接到所述第二信号垫的一端，
其中，所述第一导电图案和所述第二导电图案具有彼此不同的结构。
14.根据权利要求13所述的有机发光显示装置，其中，所述第一导电图案具有多层结构，所述多层结构包括：
第一子导电图案，设置在与所述第二导电图案的层相同的层中；以及第二子导电图案，设置在与所述第一子导电图案的层不同的层中，以连接到所述第一子导电图案。
15.根据权利要求14所述的有机发光显示装置，其中，所述第一像素列包括多个像素，所述多个像素均包括至少一个晶体管和电容器，
其中，所述电容器包括：
第一电极，设置在与所述第一子导电图案的层相同的层中；以及
第二电极，设置在与所述第二子导电图案的层相同的层中。
16.根据权利要求15所述的有机发光显示装置，其中，所述至少一个晶体管均包括：
有源图案，设置在基底上；
源电极和漏电极，连接到所述有源图案；以及
栅电极，与所述有源图案叠置，并且第一绝缘层置于所述栅电极与所述有源图案之间，所述栅电极设置在与所述第一子导电图案的层相同的层中。
17.根据权利要求16所述的有机发光显示装置，所述有机发光显示装置还包括连接到所述源电极和所述漏电极中的至少一个的源极-漏极图案，所述源极-漏极图案设置在与所述第一信号垫和所述第二信号垫的层相同的层中。
18.根据权利要求14所述的有机发光显示装置，其中，所述第二导电图案具有单层结构，所述单层结构包括设置在与所述第一子导电图案的层相同的层中的一个导电层。
19.根据权利要求13所述的有机发光显示装置，其中，所述第一导电图案和所述第二导电图案包括与所述第一信号垫和所述第二信号垫的材料不同的材料，并且包括具有比所述第一信号垫和所述第二信号垫的耐腐蚀性高的耐腐蚀性的材料。
20.根据权利要求13所述的有机发光显示装置，其中，所述第一像素列包括：
多个第一颜色像素，发射第一颜色的光；以及
多个第二颜色像素，发射第二颜色的光，
其中，所述多个第一颜色像素和所述多个第二颜色像素交替地布置。
21.根据权利要求20所述的有机发光显示装置，其中，所述显示单元还包括：
第二像素列，与所述第一像素列相邻，所述第二像素列包括发射第三颜色的光的多个第三颜色像素；以及
第二数据线，连接到所述第二像素列。
22.根据权利要求21所述的有机发光显示装置，其中，所述第一垫单元还包括设置在与所述第一信号垫和所述第二信号垫的层相同的层中的第三信号垫、第四信号垫、第五信号垫和第六信号垫，
其中，所述测试单元还包括：第二开关元件，连接在所述第一数据线与所述第三信号垫之间，所述第二开关元件包括连接到所述第四信号垫的控制电极；以及第三开关元件，连接在所述第二数据线与所述第五信号垫之间，所述第三开关元件包括连接到所述第六信号垫的控制电极。
23.根据权利要求22所述的有机发光显示装置，其中，所述有机发光显示装置还包括分别连接到所述第三信号垫、所述第四信号垫、所述第五信号垫和所述第六信号垫的一端的第三导电图案、第四导电图案、第五导电图案和第六导电图案，
其中，所述第一导电图案和所述第三导电图案具有彼此相同的结构，所述第二导电图案、所述第四导电图案、所述第五导电图案和所述第六导电图案具有彼此相同的结构并且具有与所述第一导电图案和所述第三导电图案的结构不同的结构。
24.根据权利要求23所述的有机发光显示装置，其中，所述第一导电图案和所述第三导电图案具有多层结构，所述第二导电图案、所述第四导电图案、所述第五导电图案和所述第六导电图案具有单层结构。
25.根据权利要求13所述的有机发光显示装置，所述有机发光显示装置还包括第二垫单元，所述第二垫单元包括设置在所述第一垫单元的附近的多个电绝缘垫。
CN201810116147.5A 2017-02-07 2018-02-06 有机发光显示装置 Active CN108461480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0016800 2017-02-07
KR1020170016800A KR20180091994A (ko) 2017-02-07 2017-02-07 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
CN108461480A true CN108461480A (zh) 2018-08-28
CN108461480B CN108461480B (zh) 2023-07-11

Family

ID=63037996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810116147.5A Active CN108461480B (zh) 2017-02-07 2018-02-06 有机发光显示装置

Country Status (3)

Country Link
US (1) US10879333B2 (zh)
KR (1) KR20180091994A (zh)
CN (1) CN108461480B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659295A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Oled面板和测量oled面板的电信号的方法
WO2021189486A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10349517B2 (en) * 2015-06-29 2019-07-09 Hewlett-Packard Development Company, L.P. Pad patterns
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR20200108200A (ko) * 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치
KR102646911B1 (ko) 2019-03-14 2024-03-14 삼성디스플레이 주식회사 표시 장치
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414066A (zh) * 2008-11-13 2009-04-22 昆山龙腾光电有限公司 液晶显示模组和液晶显示器
US20100213482A1 (en) * 2009-02-24 2010-08-26 Yong Chul Kim Top emission inverted organic light emitting diode display device and manufacturing method thereof
US20110222001A1 (en) * 2008-11-21 2011-09-15 Sharp Kabushiki Kaisha Display panel substrate and display panel
US20140176844A1 (en) * 2012-12-20 2014-06-26 Japan Display Inc. Display device
US20150008432A1 (en) * 2013-07-05 2015-01-08 Samsung Display Co., Ltd. Mother substrate for organic light-emitting display apparatus
US20150048322A1 (en) * 2013-08-14 2015-02-19 Samsung Display Co., Ltd. Organic light emitting diode display
US20150144952A1 (en) * 2013-11-27 2015-05-28 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same, and display device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710739B2 (en) * 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5522977B2 (ja) * 2009-06-09 2014-06-18 三菱電機株式会社 多波長半導体レーザ装置
KR101101070B1 (ko) 2009-10-12 2011-12-30 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10743425B2 (en) * 2016-10-31 2020-08-11 Lg Display Co., Ltd. Display device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414066A (zh) * 2008-11-13 2009-04-22 昆山龙腾光电有限公司 液晶显示模组和液晶显示器
US20110222001A1 (en) * 2008-11-21 2011-09-15 Sharp Kabushiki Kaisha Display panel substrate and display panel
US20100213482A1 (en) * 2009-02-24 2010-08-26 Yong Chul Kim Top emission inverted organic light emitting diode display device and manufacturing method thereof
US20140176844A1 (en) * 2012-12-20 2014-06-26 Japan Display Inc. Display device
US20150008432A1 (en) * 2013-07-05 2015-01-08 Samsung Display Co., Ltd. Mother substrate for organic light-emitting display apparatus
US20150048322A1 (en) * 2013-08-14 2015-02-19 Samsung Display Co., Ltd. Organic light emitting diode display
US20150144952A1 (en) * 2013-11-27 2015-05-28 Samsung Display Co., Ltd. Display substrate, method of manufacturing the same, and display device including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659295A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Oled面板和测量oled面板的电信号的方法
CN109659295B (zh) * 2018-12-14 2020-08-11 武汉华星光电半导体显示技术有限公司 Oled面板和测量oled面板的电信号的方法
WO2021189486A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板及显示装置
CN113748507A (zh) * 2020-03-27 2021-12-03 京东方科技集团股份有限公司 显示面板及显示装置
CN113748507B (zh) * 2020-03-27 2022-08-23 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US10879333B2 (en) 2020-12-29
KR20180091994A (ko) 2018-08-17
US20180226467A1 (en) 2018-08-09
CN108461480B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN108461480A (zh) 有机发光显示装置
KR102616204B1 (ko) 투명표시장치 및 투명표시패널
US9929344B1 (en) Method of forming an organic light-emitting diode display device having an extension line crossing second signal lines
CN104217671B (zh) 有机发光显示面板
KR102002495B1 (ko) 유기 발광 표시 패널
CN105225632B (zh) 有机发光显示装置和像素修复方法
US11605355B2 (en) Organic light emitting display device and method of testing the same
KR102047002B1 (ko) 유기 발광 표시 장치 및 그의 수리 방법
CN104637442B (zh) 有机发光显示设备、其修复方法及其驱动方法
US8427170B2 (en) Drive circuit array substrate and production and test methods thereof
KR20180066306A (ko) 표시 장치
TWI528543B (zh) 顯示器裝置、製造顯示裝置的方法、以及顯示裝置的光學測試晶片載置器
CN108461522A (zh) 显示装置
CN108122527A (zh) 显示装置
US20160104402A1 (en) Organic light-emitting display panel and test method
KR20150066971A (ko) 리페어 구조를 갖는 유기발광표시장치
US9741278B2 (en) Organic light emitting diode display
US20130271440A1 (en) Organic light emitting diode display and testing method thereof
US20160284771A1 (en) Display device
CN109950274B (zh) 发光显示装置
KR20130128276A (ko) 표시 장치 및 표시 장치의 단락 불량 검출 방법
US20130155037A1 (en) Organic light emitting display device having test pad
CN115312577A (zh) 显示母板及其检测方法、显示基板和显示装置
KR20130128935A (ko) 표시 장치 및 표시 장치의 리페어 방법
JP7438813B2 (ja) アレイ基板の検査方法及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant