CN108447986A - 一种用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法 - Google Patents

Abstract

本发明公开了一种用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法，所制备的Si/Sb类超晶格相变薄膜材料为多层膜结构，多层膜结构中Si薄膜层和Sb薄膜层交替排列。本发明的Si/Sb类超晶格相变薄膜材料的RESET电压比相同电压脉冲下的Ge₂Sb₂Te₅薄膜的RESET电压低47%以上，说明本发明的Si/Sb类超晶格相变薄膜材料具有更低的功耗。

Description

一种用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备 方法

本申请是申请号为201510889657.2，申请日为2015年12月07日，发明创造名称为“用于相变存储器的Si/Sb类超晶格相变薄膜材料及其制备方法”的发明专利申请的分案申请。

技术领域

本发明涉及微电子技术领域的相变薄膜材料，具体涉及一种用于高速、低功耗相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法。

背景技术

目前，具有应用潜力的新型存储器主要有磁性存储器（MRAM）、铁电存储器（FeRAM）、阻变存储器（RRAM） 和相变存储器（PCRAM）。其中相变存储器作为非易失性存储器，具有高速、高密度、高数据保持力、高循环寿命（>10¹³次）、低功耗、制备工艺简单以及与现有集成电路工艺相兼容等诸多优点，尤其是可微缩性好（可以微缩至5 nm 技术节点），有可能取代目前市场上的动态存储器（DRAM）、闪存（Flash） 及机械硬盘（HDD） 等，成为下一代的通用存储器。 PCRAM 的原理是利用硫系化合物在晶态和非晶态巨大的电阻差异来实现数据存储，当相变材料在非晶态时具有较高电阻，在晶态时具有较低电阻，两态之间的电阻差异达到2个数量级以上。通过电流诱导的焦耳热，可以实现相变材料在两个电阻态之间的快速转变。PCRAM 以其巨大的优势，被国际半导体工业协会认为是最有可能取代目前的闪存而成为未来存储器主流产品和最先成为商用产品的下一代非易失性存储器。

相变存储材料是PCRAM 的核心，其性能直接决定PCRAM的各项技术性能。相变存储器的操作速度主要受限于薄膜的晶化过程，因此加快薄膜的相变速度才能提高相变存储器的操作速度。

目前应用最广泛的相变存储材料是Ge₂Sb₂Te₅ （GST），它具有较好的综合性能；但其较低的结晶温度和较差的热稳定性使得GST 的数据保持力不尽人意，存在很多有待改善和提高的地方（Loke, D.等，Science, 2012,336（6088）: 1566）。比如，Ge₂Sb₂Te₅薄膜的晶化温度只有160^oC左右，仅能在85^oC的环境温度下将数据保持10年，其次， Ge₂Sb₂Te₅薄膜以形核为主的晶化机制使得其相变速度较慢，无法满足未来高速、大数据时代的信息存储要求。

近年来，类超晶格相变材料受到持续关注，与传统的单层Ge₂Sb₂Te₅相变材料相比，类超晶格结构具有较低的热导率，可以减少加热过程中的热量散失，从而提高加热效率。

发明内容

本发明所要解决的技术问题是提供一种用于高速、低功耗相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法。

实现本发明目的的技术方案是一种用于相变存储器的Si/Sb类超晶格相变薄膜材料， Si/Sb类超晶格相变薄膜材料为多层膜结构，多层膜结构中Si薄膜层和Sb薄膜层交替排列。

Si/Sb类超晶格相变薄膜材料的膜结构用通式[Si (a)/Sb(b)]_x表示，其中a为单层Si薄膜层的厚度，18nm≤a≤22nm；b为单层Sb薄膜层的厚度，1nm≤b≤2nm；x为Si薄膜层和Sb薄膜层的交替周期数，x为正整数。

作为优选的，40nm≤（a+b）*x≤65nm。

一种如上所述的用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法，包括以下步骤：

①基片的准备，将基片洗净烘干待用。

②磁控溅射的准备，将步骤①洗净的待溅射的基片放置在基托上，将Si和Sb作为溅射靶材分别安装在磁控射频溅射靶中，并将磁控溅射镀膜系统的溅射腔室进行抽真空，使用高纯氩气作为溅射气体。

③磁控溅射制备[Si (a)/Sb(b)]_x多层复合薄膜，首先清洁Si靶材和Sb靶材表面，清洁完毕后，将待溅射的SiO₂/Si（100）基片旋转到Si靶位；打开Si靶位上的射频电源，Si层溅射速率为15s/nm，溅射时间270s～330s，溅射结束后得到Si薄膜层；Si薄膜层溅射完成后，关闭Si靶位上施加的直流电源，将已经溅射了Si薄膜层的基片旋转到Sb靶位，开启Sb靶位上的射频电源，Sb层溅射速率为3s/nm，溅射时间3s～6s，溅射结束后得到Sb薄膜层；重复上述溅射Si层和Sb层的操作至需要的薄膜厚度，溅射结束得到Si/Sb类超晶格相变薄膜材料。

上述步骤③中Si层溅射速率为15s/nm，Sb层溅射速率为3s/nm。

上述步骤②中高纯氩气的体积百分比≥99.999%，Ar气流量为25～35SCCM，氩气溅射气压为0.15Pa～0.4Pa。

本发明具有积极的效果：（1）本发明的Si/Sb类超晶格相变薄膜材料利用类超晶格结构中多层界面的夹持效应，减小晶粒尺寸，从而缩短结晶时间，抑制晶化，在提高热稳定性的同时加快相变速度。

（2）本发明的Si/Sb类超晶格相变薄膜材料在相变过程中的体积改变较小，可以保证相变层和电极材料的有效良好接触，从而提高PCRAM器件的可靠性。

（3）本发明的Si/Sb类超晶格相变薄膜材料通过磁控溅射交替沉积Ge层和Sb层，在纳米量级复合而成。制备时，通过控制溅射时间和溅射速率来控制各Ge层和Sb层的厚度，各层的厚度控制精确。

（4）本发明的Si/Sb类超晶格相变薄膜材料的RESET电压比相同电压脉冲下的Ge₂Sb₂Te₅薄膜的RESET电压低47%以上，说明本发明的Si/Sb类超晶格相变薄膜材料具有更低的功耗。

附图说明

图1为本发明实施例1至实施例6的Si/Sb类超晶格相变薄膜材料和对比例1的原位电阻与温度的关系曲线，图中横坐标的Temperature为温度，纵坐标的Resistance为电阻；

图2为将本发明实施例2的Si/Sb类超晶格相变薄膜材料及传统Ge₂Sb₂Te₅薄膜材料制成PCRAM器件单元后，测试的在电压脉冲作用下电阻随电压的变化关系；图中横坐标的Voltage为电压，纵坐标的Resistance为电阻。

具体实施方式

（实施例1）

本实施例的用于相变存储器的Si/Sb类超晶格相变薄膜材料为多层膜结构，厚度为40～65nm；多层膜结构中Si薄膜层和Sb薄膜层交替排列，即在Si/Sb类超晶格相变薄膜材料中，按照Si薄膜层-Sb薄膜层-Si薄膜层-Sb薄膜层…的顺序重复交替排列。将一层Si薄膜层和一层Sb薄膜层作为一个交替周期，后一个交替周期的Si薄膜层沉积在前一个交替周期的Sb薄膜层上方。

其中单层Si薄膜层的厚度为1～22nm，单层Sb薄膜层的厚度为1～5nm。Si薄膜层中Si含量99.999%以上，Sb薄膜层中Sb含量99.999%以上。

上述Si/Sb类超晶格相变薄膜材料的膜结构用通式[Si (a)/Sb(b)]_x表示，其中a为单层Si薄膜层的厚度，1nm≤a≤22nm；b为单层Sb薄膜层的厚度，1nm≤b≤5nm；x为Si薄膜层和Sb薄膜层的交替周期数，或者说一层Si薄膜层和一层Sb薄膜层为一组，薄膜材料由x组单层的Si薄膜层和Sb薄膜层组成；x为正整数，40nm≤（a+b）*x≤65nm。

本实施例的Si/Sb类超晶格相变薄膜材料的膜结构为[Si (1nm)/Sb(5nm)]₈，即每一层Si薄膜层的厚度为1nm，每一层Sb薄膜层的厚度为5nm，Si薄膜层和Sb薄膜层的交替周期数为8，Si/Sb类超晶格相变薄膜材料的厚度为48nm。

本实施例的Si/Sb类超晶格相变薄膜材料采用磁控溅射法制得；具体制备方法包括以下步骤：

①基片的准备。选取尺寸为5mm×5mm的SiO₂/Si（100）基片，先在超声清洗机中将基片在丙酮（纯度为99%以上）中超声清洗3～5分钟，洗毕取出用去离子水冲洗；接着在超声清洗机中将基片在乙醇（纯度在99%以上）中超声清洗3～5分钟，洗毕取出用去离子水冲洗，冲洗干净后用高纯N₂吹干表面和背面；吹干后的基片送入烘箱中烘干水汽，烘干后的基片待用，其中烘箱温度设置为120℃，烘干时间20分钟。

②磁控溅射的准备。

在磁控溅射镀膜系统（JGP-450型）中，将步骤①准备的待溅射的SiO₂/Si（100）基片放置在基托上，将Si（原子百分比99.999%）和Sb（原子百分比99.999%）作为溅射靶材分别安装在磁控射频（RF）溅射靶中，并将磁控溅射镀膜系统的溅射腔室进行抽真空直至腔室内真空度达到1×10^-4 Pa。

使用高纯氩气（体积百分比达到99.999%）作为溅射气体，设定Ar气流量为25～35SCCM（本实施例中为30SCCM），并将溅射气压调节至0.15～0.4Pa（本实施例中为0.4Pa）。

设定射频电源的溅射功率为25W～35W（本实施例中为30W）。

③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜。

首先清洁Si靶材和Sb靶材表面。将空基托旋转到Si靶位，打开Si靶位上的直流电源，设定溅射时间100s，开始对Si靶材表面进行溅射，清洁Si靶材表面；Si靶材表面清洁完毕后，关闭Si靶位上施加的射频电源，将空基托旋转到Sb靶位，开启Sb靶位上的射频电源，设定溅射时间100s，开始对Sb靶材表面进行溅射，清洁Sb靶材表面，Sb靶材表面清洁完毕后，关闭Sb靶位上施加的直流电源，将待溅射的SiO₂/Si（100）基片旋转到Si靶位。

然后开始溅射第一个交替周期的Si薄膜层：打开Si靶位上的射频电源，设定Si层溅射速率为15s/nm，溅射时间15s，溅射结束后得到1nm厚度的Si薄膜层。

Si薄膜层溅射完成后，关闭Si靶位上施加的射频电源，将已经溅射了Si薄膜层的基片旋转到Sb靶位，开启Sb靶位上的射频电源，设定Sb层溅射速率为3s/nm，溅射时间15s，溅射结束后得到5nm厚度的Sb薄膜层。

在已经溅射了一层Si薄膜层和一层Sb薄膜层的基片上重复上述溅射Si层和Sb层的操作7次，得到具有8个交替周期的膜结构为[Si(1)/Sb(5)]₈的Si/Sb类超晶格相变薄膜材料。

另外，在总厚度固定的前提下，对于某一确定周期数的薄膜，通过控制Si和Sb靶材的溅射时间来调节薄膜周期中Si和Sb单层薄膜的厚度，从而形成所需结构的Si/Sb类超晶格相变薄膜材料。

（实施例2）

本实施例的用于相变存储器的Si/Sb类超晶格相变薄膜材料的膜结构为[Si(11nm)/Sb(5nm)]₃，即每一层Si薄膜层的厚度为11nm，每一层Sb薄膜层的厚度为5nm，Si层和Sb层的交替周期数为3，Si/Sb类超晶格相变薄膜材料的厚度为48nm。

制备方法其余与实施例1相同，不同之处在于：步骤③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜时，每一层Si薄膜层的溅射时间为165s。Si层和Sb层交替溅射3次。

（实施例3）

本实施例的用于相变存储器的Si/Sb类超晶格相变薄膜材料的膜结构为[Si(10nm)/Sb(2nm)]₄，即每一层Si薄膜层的厚度为10nm，每一层Sb薄膜层的厚度为2nm，Si层和Sb层的交替周期数为4，Si/Sb类超晶格相变薄膜材料的厚度为48nm。

制备方法其余与实施例1相同，不同之处在于：步骤③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜时，每一层Si薄膜层的溅射时间为150s，每一层Sb薄膜层的溅射时间为6s。Si层和Sb层重复交替溅射4次。

（实施例4）

本实施例的用于相变存储器的SiSb类超晶格相变薄膜材料的膜结构为[Si(18nm)/Sb(2nm)]₃，即每一层Si层的厚度为18nm，每一层Sb层的厚度为2nm，Si层和Sb层的交替周期数为3，Si/Sb类超晶格相变薄膜材料的厚度为60nm。

制备方法其余与实施例1相同，不同之处在于：步骤③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜时，每一层Si薄膜层的溅射时间为270s，每一层Sb层的溅射时间为6s。Si层和Sb层重复交替溅射3次。

（实施例5）

本实施例的用于相变存储器的Si/Sb类超晶格相变薄膜材料的膜结构为[Si(22nm)/Sb(2nm)]₂，即每一层Si层的厚度为22nm，每一层Sb层的厚度为2nm，Si层和Sb层的交替周期数为2，Si/Sb类超晶格相变薄膜材料的厚度为44nm。

制备方法其余与实施例1相同，不同之处在于：步骤③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜时，每一层Si薄膜层的溅射时间为330s，每一层Sb层的溅射时间为6s。Si层和Sb层重复交替溅射2次。

（实施例6）

本实施例的用于相变存储器的Si/Sb类超晶格相变薄膜材料的膜结构为[Si(18nm)/Sb(1nm)]₃，即每一层Si层的厚度为18nm，每一层Sb层的厚度为1nm，Si层和Sb层的交替周期数为3，Si/Sb类超晶格相变薄膜材料的厚度为57nm。

制备方法其余与实施例1相同，不同之处在于：步骤③磁控溅射制备[Si(a)/Sb(b)]_x多层复合薄膜时，每一层Si薄膜层的溅射时间为270s，每一层Sb薄膜层的溅射时间为3s。Si层和Sb层重复交替溅射3次。

（对比例1）

本对比例制备的是单层Sb相变薄膜材料，厚度50nm。按照实施例1的方法，设定Sb溅射速率为3s/nm，溅射时间150s，溅射结束后得到50nm厚度的单层Sb相变薄膜材料。

（对比例2）

本对比例制备的是Ge₂Sb₂Te₅相变薄膜材料，厚度50nm。按照实施例1的方法，选择Ge₂Sb₂Te₅合金作为溅射靶材，溅射结束得到Ge₂Sb₂Te₅相变薄膜材料。

（实验例1）

为了了解本发明的Si/Sb类超晶格相变薄膜材料的性能，对实施例1至实施例6制得的薄膜材料和对比例1制得的薄膜材料进行测试，得到各相变薄膜材料的原位电阻与温度的关系曲线。

见图1，对比例1的单层Sb薄膜在加热过程中不具有电阻转变性能，表明Sb材料的热稳定性较差，在沉积过程中就发生了晶化，无法满足PCRAM的应用需求。

对于本发明的Si/Sb类超晶格相变薄膜材料，随着[Si (a)/Sb(b)]_x类超晶格相变薄膜中Si层相对厚度的增加，相变薄膜的晶化温度逐渐提高，更高的晶化温度意味着相变薄膜更好的非晶热稳定性。其次，随着Si层的相对厚度的增加，薄膜的非晶态和晶态的电阻均增大了，更大的电阻有助于提高加热过程的效率，从而降低操作功耗。

（实验例2）

本实验例按照现有方法使用实施例5的[Si(22nm)/Sb(2nm)]₂类超晶格相变薄膜材料和对比例2的Ge₂Sb₂Te₅相变薄膜材料分别制备了PCRAM器件单元，并测试了其R-V曲线，如图2所示。

从高电阻转换到低电阻的操作称为SET过程，而从低电阻到高电阻的过程称为RESET操作。由于PCRAM中RESET过程的转换电流较大，因此评价PCRAM功耗的主要是RESET电流大小。

见图2，在10ns、20ns和200ns宽的电压脉冲作用下，[Si(22nm)/Sb(2nm)]₂和Ge₂Sb₂Te₅的器件均实现了SET和RESET可逆操作。[Si(22nm)/Sb(2nm)]₂薄膜在10ns宽、20ns宽电压脉冲作用下的RESET电压分别2.30V和1.91V，RESET电压随电压脉冲宽度增大而减小，若将电压脉冲宽度增大至200ns，[Si(22nm)/Sb(2nm)]₂的RESET电压将会更低，而200ns宽的电压脉冲作用下，Ge₂Sb₂Te₅薄膜的RESET电压为3.62V，表明本发明的[Si(22nm)/Sb(2nm)]₂超晶格薄膜与Ge₂Sb₂Te₅薄膜相比具有较低的功耗。

Claims (2)

1.一种用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法，其特征在于：所述Si/Sb类超晶格相变薄膜材料为多层膜结构，多层膜结构中Si薄膜层和Sb薄膜层交替排列；Si/Sb类超晶格相变薄膜材料的膜结构用通式[Si (a)/Sb(b)]_x表示，其中a为单层Si薄膜层的厚度，18nm≤a≤22nm；b为单层Sb薄膜层的厚度，1nm≤b≤2nm；x为Si薄膜层和Sb薄膜层的交替周期数，x为正整数，40nm≤（a+b）*x≤65nm；

制备方法包括以下步骤：

①基片的准备，将基片洗净烘干待用；

②磁控溅射的准备，将步骤①洗净的待溅射的基片放置在基托上，将Si和Sb作为溅射靶材分别安装在磁控射频溅射靶中，并将磁控溅射镀膜系统的溅射腔室进行抽真空，使用高纯氩气作为溅射气体；

③磁控溅射制备[Si (a)/Sb(b)]_x多层复合薄膜，首先清洁Si靶材和Sb靶材表面，清洁完毕后，将待溅射的SiO₂/Si（100）基片旋转到Si靶位；打开Si靶位上的射频电源，Si层溅射速率为15s/nm，溅射时间270s～330s，溅射结束后得到Si薄膜层；Si薄膜层溅射完成后，关闭Si靶位上施加的直流电源，将已经溅射了Si薄膜层的基片旋转到Sb靶位，开启Sb靶位上的射频电源，Sb层溅射速率为3s/nm，溅射时间3s～6s，溅射结束后得到Sb薄膜层；重复上述溅射Si层和Sb层的操作至需要的薄膜厚度，溅射结束得到Si/Sb类超晶格相变薄膜材料。

2.根据权利要求1所述的用于相变存储器的Si/Sb类超晶格相变薄膜材料的制备方法，其特征在于：步骤②中高纯氩气的体积百分比≥99.999%，Ar气流量为25～35SCCM，氩气溅射气压为0.15Pa～0.4Pa。