CN108428626A - 一种解决缓冲层被撕裂的方法 - Google Patents
一种解决缓冲层被撕裂的方法 Download PDFInfo
- Publication number
- CN108428626A CN108428626A CN201810283599.2A CN201810283599A CN108428626A CN 108428626 A CN108428626 A CN 108428626A CN 201810283599 A CN201810283599 A CN 201810283599A CN 108428626 A CN108428626 A CN 108428626A
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- deep trench
- gate dielectric
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种解决缓冲层被撕裂的方法，应用于深沟槽刻蚀工艺，其中，提供一形成有深沟槽的衬底结构，包括以下步骤；步骤S1、于衬底结构的表面及深沟槽的底部和侧壁上依次形成一第一氧化层及一高K栅极介电层；步骤S2、根据深沟槽的尺寸，向深沟槽内填充一缓冲层并覆盖于高K栅极介电层的顶部，使覆盖于高K栅极介电层顶部的缓冲层的厚度达到一预定厚度；步骤S3、于缓冲层上形成一厚度小于预定厚度的氮化硅层。其技术方案的有益效果在于，根据深沟槽的尺寸，将位于高K栅极介电层上的第二氧化层的厚度调节至一预定厚度，进而避免凹陷部在缓冲层以及形成于缓冲层上的氮化硅层的共同重力作用下出现断裂与空洞连通，最终使缓冲层上的氮化硅层被撕裂导致产品良率下降的问题。
Description
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种解决缓冲层被撕裂的方法。
背景技术
常规的深沟槽刻蚀工艺使用光刻胶(PhotoResist，PR)做掩蔽层，利用光刻工艺按设计好的图案版图使得光刻胶层图形化，图形化后的光刻胶层上的刻蚀图案露出需要进行刻蚀的部分。如图1所示，对刻蚀部分进行刻蚀已在衬底结构1上形成深沟槽2的结构，然后在深沟槽2的结构中形成HiK层4，并向深槽内填充缓冲层5使其覆盖于高K栅极介电层4的表面，由于现有的深沟槽2工艺往更小和更深的方向发展，这就使得在填充缓冲层5的过程中，在深沟槽的内部缓冲层5内会形成呈弧形状的空洞7，由于深沟槽2内空洞7的存在使得缓冲层5的顶部对应深沟槽2开口的位置会形成一凹陷部8，在后续于缓冲层5上形成氮化硅层6时，由于缓冲层5自身的重量加上氮化硅层6的重量以及氮化硅层的高应力，导致凹陷部被撕裂最终使得氮化硅层6以及缓冲层5出现断裂导致半导体产品良率降低。
发明内容
针对现有技术中在深沟槽刻蚀工艺中存在的上述问题，现提供一种旨在根据深沟槽的尺寸调节缓冲层至预定厚度，进而避免凹陷部被撕裂导致半导体产品良率下降的方法。
具体技术方案如下：
一种解决缓冲层被撕裂的方法，应用于深沟槽刻蚀工艺，其中，提供一形成有深沟槽的衬底结构，包括以下步骤；
步骤S1、于所述衬底结构的表面及所述深沟槽的底部和侧壁上依次形成一第一氧化层及一高K栅极介电层；
步骤S2、根据所述深沟槽的尺寸，向所述深沟槽内填充一缓冲层并覆盖于所述高K栅极介电层的顶部，使覆盖于所述高K栅极介电层顶部的所述缓冲层的厚度达到一预定厚度；
步骤S3、于所述缓冲层上形成一厚度小于所述预定厚度的氮化硅层。
优选的，所述高K栅极介电层的厚度为600埃。
优选的，所述氮化硅层的厚度为800埃。
优选的，当所述深沟槽的尺寸满足宽度小于等于220nm，且深度小于2.0um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1800A。
优选的，当所述深沟槽的尺寸满足宽度小于等于190nm，且深度小于1.5um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1600A。
优选的，所述第一氧化层为表面致密氧化层层。
优选的，所述缓冲层为氧化物层。
优选的，通过原子层沉积工艺于所述深沟槽内以及高K栅极介电层的表明所述形成所述缓冲层。
优选的，通过沉积工艺分别于所述衬底结构上形成所述第一氧化层、所述高K栅极介电层以及所述氮化硅层。
上述技术方案具有如下优点或有益效果：根据深沟槽的尺寸，将位于高K栅极介电层上的第二氧化层的厚度调节至一预定厚度，进而避免凹陷部在缓冲层以及形成于缓冲层上的氮化硅层的共同重力及应力作用下出现断裂与空洞连通，最终使缓冲层上的氮化硅层被撕裂导致产品良率下降的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1现有技术中衬底的结构中的凹陷部被撕裂的结构示意图；
图2为本发明一种解决缓冲层被撕裂的方法的实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种解决缓冲层被撕裂的方法。
一种解决缓冲层被撕裂的方法的实施例，应用于深沟槽刻蚀工艺，其中，提供一形成有深沟槽的衬底结构，如图2所示，包括以下步骤；
步骤S1、于衬底结构的表面及深沟槽的底部和侧壁上依次形成一第一氧化层、高K栅极介电层；
步骤S2、根据深沟槽的尺寸，向深沟槽内填充一缓冲层并覆盖于高K栅极介电层的顶部，使覆盖于高K栅极介电层顶部的缓冲层的厚度达到一预定厚度；
步骤S3、于缓冲层上形成一厚度小于预定厚度的氮化硅层。
如图1所示，针对现有技术中的深沟槽刻蚀工艺朝着更小更深的方向发展，深沟槽2内在填充缓冲层5之后，由于深沟槽2深度以及宽度的影响会在沟槽内形成一呈弧形的空洞7，因为空洞7的存在使得缓冲层5的顶部对应深沟槽开口的位置会形成一凹陷部8，在后续于缓冲层5上形成氮化硅层6时，凹陷部8在缓冲层5以及缓冲层5上的氮化硅层6的共同重力及应力作用下出现断裂并与空洞7连通，最终使缓冲层5上的氮化硅层6以及缓冲层5被撕裂导致产品良率下降的问题。
本发明中，根据衬底结构中深沟槽的尺寸，在深沟槽内填充缓冲层，使缓冲层覆盖于高K栅极介电层上，且覆盖于高K栅极介电层的厚度达到一预定厚度，预定厚度大于高K栅极介电层的厚度，然后继续在缓冲层上形成一厚度小于预定厚度的氮化硅，通过在高K栅极介电层上形成预定厚度的缓冲层，可以平衡凹陷部受到的应力作用，其应力主要来自于凹陷部受到缓冲层自身的重力以及位于缓冲层上的氮化硅层的重力共同作用造成的。本技术方案中可有效的解决凹陷部由于上述的应力作用导致撕裂使产品良率下降的问题。
在一种较优的实施方式中，高K栅极介电层的厚度为600埃。
在一种较优的实施方式中，氮化硅层的厚度为800埃。
上述技术方案中，氮化硅层的厚度大于高K栅极介电层的厚度。
在一种较优的实施方式中，当深沟槽的尺寸满足宽度小于等于220nm，且深度小于2.0um时；
覆盖于高K栅极介电层的表面的缓冲层的预定厚度的最小取值为1800A。
上述技术方案中，在高K栅极介电层的厚度在600埃以及氮化硅层的厚度为800埃的实施例下，当深沟槽的尺寸满足宽度小于等于220nm，且深度小于2.0um时，缓冲层的预定厚度的取值范围在大于等于1800埃，在取1800埃时，即可以平避免凹陷部在应力作用下导致被撕裂的问题。
在一种较优的实施方式中，当深沟槽的尺寸满足宽度小于等于190nm，且深度小于1.5um时；
覆盖于高K栅极介电层的表面的缓冲层的预定厚度的最小取值为1600A。
上述技术方案中，在高K栅极介电层的厚度在600埃以及氮化硅层的厚度为800埃的实施例下，当深沟槽的尺寸满足宽度小于等于190nm，且深度小于1.5um时，缓冲层的预定厚度的取值范围在大于等于1600埃，在取1600埃时，即可以平避免凹陷部在应力作用下导致被撕裂的问题。
在一种较优的实施方式中，第一氧化层为表面致密氧化层。
在一种较优的实施方式中，缓冲层为氧化物层。
在一种较优的实施方式中，通过原子层沉积工艺于深沟槽内以及HiK层的表明形成缓冲层。
在一种较优的实施方式中，通过沉积工艺分别于衬底结构上形成第一氧化层、高K栅极介电层以及氮化硅层。
上述技术方案中，通过沉积工艺沉积(分为化学气相沉积工艺、物理沉积工艺)形成第一氧化层、高K栅极介电层以及氮化硅层的方法为本领域技术人员熟知的技术，此处不再赘述。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种解决缓冲层被撕裂的方法，应用于深沟槽刻蚀工艺，其特征在于，提供一形成有深沟槽的衬底结构，包括以下步骤；
步骤S1、于所述衬底结构的表面及所述深沟槽的底部和侧壁上依次形成一第一氧化层及一高K栅极介电层；
步骤S2、根据所述深沟槽的尺寸，向所述深沟槽内填充一缓冲层并覆盖于所述HiK层的顶部，使覆盖于所高K栅极介电层顶部的所述缓冲层的厚度达到一预定厚度；
步骤S3、于所述缓冲层上形成一厚度小于所述预定厚度的氮化硅层。
2.根据权利要求1所述的方法，其特征在于，所述高K栅极介电层的厚度为600埃。
3.根据权利要求1所述的方法，其特征在于，所述氮化硅层的厚度为800埃。
4.根据权利要求1所述的方法，其特征在于，当所述深沟槽的尺寸满足宽度小于等于220nm，且深度小于2.0um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1800A。
5.根据权利要求1所述的方法，其特征在于，当所述深沟槽的尺寸满足宽度小于等于190nm，且深度小于1.5um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1600A。
6.根据权利要求1所述的方法，其特征在于，所述第一氧化层为一表面致密氧化层。
7.根据权利要求1所述的方法，其特征在于，所述缓冲层为氧化物层。
8.根据权利要求1所述的方法，其特征在于，通过原子层沉积工艺于所述深沟槽内以及高K栅极介电层的表明所述形成所述缓冲层。
9.根据权利要求1所述的方法，其特征在于，通过沉积工艺分别于所述衬底结构上形成所述第一氧化层、所述高K栅极介电层以及所述氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810283599.2A CN108428626A (zh) | 2018-04-02 | 2018-04-02 | 一种解决缓冲层被撕裂的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810283599.2A CN108428626A (zh) | 2018-04-02 | 2018-04-02 | 一种解决缓冲层被撕裂的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108428626A true CN108428626A (zh) | 2018-08-21 |
Family
ID=63159889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810283599.2A Pending CN108428626A (zh) | 2018-04-02 | 2018-04-02 | 一种解决缓冲层被撕裂的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428626A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090079083A1 (en) * | 2007-09-26 | 2009-03-26 | United Microelectronics Corp. | Interconnect structure and fabricating method of the same |
| CN101657884A (zh) * | 2007-04-18 | 2010-02-24 | 国际商业机器公司 | 沟槽结构以及形成该沟槽结构的方法 |
| CN104916578A (zh) * | 2014-03-12 | 2015-09-16 | 台湾积体电路制造股份有限公司 | 用于beol工艺的气隙方案 |
| US20170062341A1 (en) * | 2015-02-12 | 2017-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of Forming an Interconnect Structure Having an Air Gap and Structure Thereof |
-
2018
- 2018-04-02 CN CN201810283599.2A patent/CN108428626A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101657884A (zh) * | 2007-04-18 | 2010-02-24 | 国际商业机器公司 | 沟槽结构以及形成该沟槽结构的方法 |
| US20090079083A1 (en) * | 2007-09-26 | 2009-03-26 | United Microelectronics Corp. | Interconnect structure and fabricating method of the same |
| CN104916578A (zh) * | 2014-03-12 | 2015-09-16 | 台湾积体电路制造股份有限公司 | 用于beol工艺的气隙方案 |
| US20170062341A1 (en) * | 2015-02-12 | 2017-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of Forming an Interconnect Structure Having an Air Gap and Structure Thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200612484A (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| TW200503264A (en) | A method of forming a metal gate structure with tuning of work function by silicon incorporation | |
| TW200301933A (en) | Double pullback method of filing an isolation trench | |
| CN103681452B (zh) | 沟渠绝缘工艺 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN108346566A (zh) | 半导体装置及其制造方法 | |
| TWI336948B (en) | Method for fabricating a recessed-gate mos transistor device | |
| TWI278959B (en) | A shallow trench isolation approach and a transistor structure for improved STI corner rounding | |
| TW200614431A (en) | Method for fabricating deep trench capacitor | |
| TWI434372B (zh) | 利用含矽遮罩形成溝渠的方法 | |
| CN108428626A (zh) | 一种解决缓冲层被撕裂的方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN107591320B (zh) | 一种3d nand存储器件的金属栅极及其制备方法 | |
| TW200537641A (en) | Method of fabricating a shallow trench isolation | |
| CN102623340B (zh) | 沟槽型双层栅mos器件的制备方法 | |
| US9219148B2 (en) | Semiconductor device and fabricating method thereof | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| JP2005328033A (ja) | 半導体装置及びその製造方法 | |
| KR102600345B1 (ko) | 반도체 전력 소자의 제조 방법 | |
| CN105514025B (zh) | 在导线间形成空气间隙的方法 | |
| CN106298489B (zh) | 栅极的制备方法 | |
| CN106356293B (zh) | 金属栅极及其制备方法 | |
| US8765575B2 (en) | Shallow trench forming method | |
| KR20050110751A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TW415017B (en) | Method of improving trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180821 |
|
| RJ01 | Rejection of invention patent application after publication |