CN104916578A - 用于beol工艺的气隙方案 - Google Patents

用于beol工艺的气隙方案 Download PDF

Info

Publication number
CN104916578A
CN104916578A CN201410213775.7A CN201410213775A CN104916578A CN 104916578 A CN104916578 A CN 104916578A CN 201410213775 A CN201410213775 A CN 201410213775A CN 104916578 A CN104916578 A CN 104916578A
Authority
CN
China
Prior art keywords
layer
component
metal interconnecting
metal
interconnecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410213775.7A
Other languages
English (en)
Other versions
CN104916578B (zh
Inventor
萧茹雄
张志福
王仁磐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104916578A publication Critical patent/CN104916578A/zh
Application granted granted Critical
Publication of CN104916578B publication Critical patent/CN104916578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明涉及形成后段制程（BEOL）金属化层的方法和相关联的装置，BEOL金属化层具有设置在相邻的金属互连部件之间的气隙，气隙提供具有低介电常数的层间介电材料。在一些实施例中，通过在衬底上方的牺牲介电层内形成金属互连层来实施该方法。去除牺牲介电层以形成在金属互连层的第一部件和第二部件之间的延伸凹槽。在凹槽的侧壁和底面上形成保护衬层，然后以在金属互连层的第一部件和第二部件之间的位置处形成气隙的方式，在凹槽内沉积再分布ILD层。该气隙降低了金属互连层的第一部件和第二部件之间的介电常数。本发明涉及用于BEOL工艺的气隙方案。

Description

用于BEOL工艺的气隙方案
技术领域
本发明涉及用于BEOL工艺的气隙方案。
背景技术
集成芯片包括设置在半导体衬底内的半导体器件，并且通过在半导体衬底上方形成的多个后段制程（BEOL）金属互连层的方式将半导体器件互连在一起。金属互连层是将半导体器件彼此连接并且连接至外部世界（例如，连接至集成芯片封装件的插针（pin））的导线和通孔。金属互连层设置在介电材料内，该介电材料形成在半导体衬底上方。该介电材料具有低介电常数（k），低介电常数提供金属互连层的结构支撑而不允许金属互连层的不同部件之间的电短路。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供给了一种用于形成后段制程（BEOL）金属化层的方法，包括：在衬底上方的牺牲介电层内形成金属互连层；去除所述牺牲介电层以形成延伸在所述金属互连层的第一部件和第二部件之间的凹槽；在所述凹槽的侧壁和底面上形成保护衬层；以在所述金属互连层的所述第一部件和所述第二部件之间的位置处形成气隙的方式在所述凹槽内沉积再分布层间介电（ILD）层。
在上述方法中，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
在上述方法中，其中，所述保护衬层沿着所述凹槽的所述底面和所述侧壁在所述金属互连层的所述第一部件和所述第二部件之间连续地延伸。
在上述方法中，其中，所述保护衬层包括硅。
在上述方法中，其中，所述保护衬层包括氧化物层或氮化物层。
在上述方法中，其中，所述保护衬层从位于所述金属互连层的底面之上的位置垂直延伸至与所述金属互连层的顶面垂直对准的位置。
在上述方法中，其中，所述凹槽从蚀刻停止层延伸至所述金属互连层的顶面，以及其中，所述蚀刻停止层横向地设置在所述金属互连层的所述第一部件和所述第二部件之间。
在上述方法中，其中，使用化学汽相沉积工艺将所述再分布ILD层沉积在所述凹槽内。
根据本发明的另一方面，还提供了一种用于形成后段制程（BEOL）金属化层的方法，包括：在半导体衬底上方的牺牲介电层内形成金属互连层；去除所述牺牲介电层以在所述金属互连层的第一部件和第二部件之间形成凹槽，其中，所述凹槽从所述金属互连层的顶部延伸至设置在所述金属互连层的所述第一部件和所述第二部件之间的蚀刻停止层；在所述凹槽的侧壁和底面上形成保护衬层；以及在所述保护衬层上沉积再分布层间介电（ILD）层以在所述金属互连层的所述第一部件和所述第二部件之间的位置处形成气隙，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
在上述方法中，还包括：实施化学机械抛光工艺以去除垂直地位于所述金属互连层之上的所述再分布ILD层的过量的介电材料。
在上述方法中，其中，所述保护衬层包括硅。
在上述方法中，其中，所述保护衬层包括氧化物层或氮化物层。
在上述方法中，其中，所述保护衬层从位于所述金属互连层的底面之上的位置垂直延伸至与所述金属互连层的顶面垂直对准的位置。
在上述方法中，其中，使用化学汽相沉积工艺将所述再分布ILD层沉积在所述凹槽内。
根据本发明的又一方面，还提供了一种后段制程（BEOL）金属互连堆叠件，包括：层间介电（ILD）层，设置在半导体衬底上方；金属互连层，设置在所述ILD层内；保护衬层，设置在所述金属互连层和所述ILD层之间；气隙，设置在所述ILD层内，且在所述金属互连层的第一部件和第二部件之间的位置处，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
在上述BEOL金属互连堆叠件中，其中，所述保护衬层包括氧化物层或氮化物层。
在上述BEOL金属互连堆叠件中，其中，所述保护衬层包括硅。
在上述BEOL金属互连堆叠件中，其中，所述保护衬层从所述金属互连层的所述第一部件的第一侧壁连续地延伸至所述金属互连层的所述第二部件的第二侧壁。
在上述BEOL金属互连堆叠件中，其中，所述保护衬层从位于所述金属互连层的底面之上的位置垂直延伸至与所述金属互连层的顶面垂直对准的位置。
在上述BEOL金属互连堆叠件中，还包括：蚀刻停止层，设置在所述ILD层下面，横向地位于所述金属互连层的所述第一部件和所述第二部件之间的位置处。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了包括设置在介电材料内的气隙的后段制程（BEOL）金属化层的一些实施例。
图2示出了包括设置在层间介电（ILD）层内的锤头状气隙的BEOL金属互连堆叠件的一些实施例。
图3示出了包括设置在层间介电（ILD）层内的锤头状气隙的BEOL金属互连堆叠件的一些可选实施例。
图4示出了形成包括设置在介电材料内的气隙的后段制程金属化层的方法的一些实施例的流程图。
图5至图10示出了半导体衬底的截面图的一些实施例，这些实施例示出了形成包括设置在层间介电（ILD）材料内的锤头状气隙的后段制程金属化层的方法。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参照标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
另外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一个（另一些）元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向（旋转90度或在其他方位上），而在本文中使用的空间相对描述符可以同样作相应的解释。
随着集成芯片元件的尺寸继续按比例缩小，后段制程（BEOL）金属互连部件之间的间隔不断地减小。随着金属互连部件之间的距离减小，金属互连部件之间的产生的寄生电容增大，这导致集成芯片的更高的功耗和更大的RC时间延迟。为了改进性能并减小BEOL金属互连部件之间的寄生电容，集成芯片制造商使用包括具有低介电值（k）的材料的层间介电（ILD）层。
例如，在许多最近的技术节点中，薄金属化层使用具有介于2和3之间的介电常数（k）的低k或超低k介电材料。然而，这种介电材料遭遇阻止介电常数的进一步改进的许多处理问题。例如，提供低介电常数的多孔材料通常包括易于剥离的多孔膜，其导致封装应力失效。
本发明涉及形成具有设置在相邻的金属互连部件之间的气隙的后段制程（BEOL）金属化层的方法和相关联的装置，其中，气隙提供具有低介电常数的层间介电材料。在一些实施例中，该方法包括在覆盖半导体衬底的牺牲介电层内形成金属互连层。去除牺牲介电层以形成延伸在金属互连层的第一部件和第二部件之间的凹槽。在凹槽的侧壁和底面上形成保护衬层，然后以在金属互连层的第一部件和第二部件之间的位置处形成气隙的方式，在凹槽内沉积再分布ILD层。该气隙降低了金属互连层的第一部件和第二部件之间的介电常数，从而改进了BEOL金属化层的功耗和RC时间延迟。
图1示出了包括设置在介电材料内的气隙的后段制程（BEOL）金属化层100的一些实施例。
BEOL金属化层100包括位于衬底102上方的层间介电（ILD）层106（例如，低k介电材料）。金属互连层108设置在ILD层106内。金属互连层108包括由ILD层106分隔开的第一金属互连部件1081和第二金属互连部件1082。
气隙104设置在横向设置在金属互连层108的第一金属互连部件1081和第二金属互连部件1082之间的位置处的ILD层106内。气隙104配置为提供具有极低介电常数（例如，k≈1）的ILD层106。低介电常数减小第一金属互连部件1081和第二金属互连部件1082之间的电容。减小的电容通过减小后段制程（BEOL）金属化层100的RC时间延迟改进集成芯片的性能。
保护衬层110将ILD层106与第一金属互连部件1081以及第二金属互连部件1082分隔开。保护衬层110从位于金属互连层108的底面之上的位置垂直延伸至与金属互连层108的顶面垂直对准的位置。保护衬层110的底面与金属互连层108之间的偏移使得保护衬层110的第一高度h1小于金属互连层108的第二高度h2。
在一些实施例中，保护衬层110位于蚀刻停止层112上并且与蚀刻停止层112直接接触，蚀刻停止层112横向设置在第一金属互连部件1081和第二金属互连部件1082之间。在一些实施例中，蚀刻停止层112的底面沿着水平线114与金属互连层108的底面垂直对准。在一些实施例中，保护衬层110还可以设置在第一部件1081和第二部件1082的侧壁上，从而使得保护衬层110在第一金属互连部件1081和第二金属互连部件1082之间形成“U”形。
在各个实施例中，保护衬层110可以包括氧化物层、氮化物层和/或硅层。例如，在一些实施例中，保护衬层110可以包括氧化物层、氮化物层或氮化碳层。在其他实施例中，保护衬层110可以包括硅层、富硅氧化物层、富硅氮化物层或氮碳化硅层。在各个实施例中，例如，蚀刻停止层112可以包括氮化钛（SiN）或氮化钽（TaN）。
图2示出了具有包括设置在层间介电（ILD）层内的锤头状气隙的后段制程（BEOL）金属互连堆叠件202的集成芯片200的一些实施例。
BEOL金属互连堆叠件202包括设置在衬底102上方的多个层间介电（ILD）层106a至106c。在各个实施例中，多个ILD层106a至106c可以包括一种或多种介电材料（例如，低k介电材料、氧化物材料等）。例如，在一些实施例中，多个ILD层106a至106c可以包括相同的介电材料。在其他实施例中，第一ILD层106a和第二ILD层106b可以包括第一介电材料（例如，低k介电材料），而第三ILD层106c可以包括不同于第一介电材料的第二介电材料（例如，未掺杂的SiO2、氟硅酸盐玻璃等）。
金属互连层108a至108c分别设置在多个ILD层106a至106c内。金属互连层108a至108c包括配置为传递电信号的导电材料（例如，铜、铝、钛、钨等）。金属互连层108a至108c在配置为沿着第一方向204提供垂直连接的金属通孔层和配置为沿着垂直于第一方向的第二方向206提供横向连接的金属线层之间交替。例如，第一ILD层106a内的第一金属互连层108a可以包括金属通孔层（例如，与位于衬底102中的下面的晶体管208器件接触的接触层），第二ILD层106b内的第二金属互连层108b可以包括电连接至下面的金属通孔层的金属线层，且第三ILD层106c内的第三金属互连层108c可以包括电连接至下面的金属线层的金属通孔层。
气隙210设置在一个或多个ILD层106a至106c内，且横向设置在相应的金属互连层108的第一金属互连部件和第二金属互连部件之间的位置处。例如，气隙210设置第三ILD层106c内，且横向设置在第三金属互连层108c的第一金属互连部件108c1和第二金属互连部件108c2之间的位置处。
气隙210包括具有上部212和下部214的锤头形状。上部212的平均宽度小于下部214的平均宽度。例如，气隙210的上部212具有平均宽度w1，气隙210的下部214具有大于w1的平均宽度w2。在一些实施例中，锤头形状的上部212在锤头形状的侧壁的斜率改变的点处与下部214分隔开。在一些实施例中，上部212的高度可以大于下部214的高度。
图3示出了包括设置在层间介电（ILD）层内的锤头状气隙的BEOL金属互连堆叠件302的一些可选实施例。
BEOL金属互连堆叠件302包括分别设置在多个堆叠ILD层106a至106d内的金属互连层108a至108d。在一些实施例中，气隙210可以位于金属通孔层（例如，108a和108c）或金属线层（例如，108b和108d）中。例如，在BEOL金属互连堆叠件302中，气隙210b位于第二ILD层106b内，且横向地位于包括金属线的金属互连层108b的第一金属互连部件和第二金属互连部件之间的位置处。额外的气隙210d位于第四ILD层106d内，且横向地位于包括金属线的金属互连层108d的第一额外的金属互连部件和第二额外的金属互连部件之间的位置处。
虽然BEOL金属互连堆叠件302示出了位于第二ILD层106b和第四ILD层106d内的气隙210，但是应该理解，这样的配置是非限制性实例，并且在其他实施例中，任何其他ILD层可以包括气隙。例如，在一些实施例中，第一ILD层106a和第三ILD层106c可以包括气隙，而在其他实施例中，ILD层106a至106d可以包括气隙210。
图4示出了形成包括设置在介电材料内的气隙的后段制程（BEOL）金属化层的方法400的一些实施例的流程图。
虽然下面将方法400示出和描述为一系列步骤或事件，但是应该理解，这样的步骤或事件的示出顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文示出和/或描述的步骤之外的其他步骤或事件同时发生。此外，对于实现本文描述的一个或多个方面或实施例，并不是所有示出的步骤都是需要的。另外，可以在一个或多个单独的步骤和/或阶段中实施本文描述的一个或多个步骤。
在步骤402中，在衬底上方的牺牲介电层内形成金属互连层。在一些实施例中，牺牲介电层设置在蚀刻停止层上方。在这样的实施例中，金属互连层从牺牲介电层的顶面延伸至沿着牺牲介电层的底面并横向地位于蚀刻停止层之间的位置处。
在步骤404中，从金属互连层的相邻部件（即，相邻的金属互连部件）之间去除牺牲介电层以在相邻的金属互连部件之间形成凹槽。在一些实施例中，该凹槽从蚀刻停止层延伸至金属互连层的顶部。
在步骤406中，在凹槽的侧壁和底面上（即，金属互连层的侧壁上）形成保护衬层。保护衬层配置为对金属互连层提供结构支撑。该结构支撑防止相邻的金属互连部件（由于它们的较小的尺寸，其可能具有较弱的结构完整性）在随后的处理期间崩塌。
在步骤408中，以形成位于相邻的金属互连部件之间的气隙的方式，在凹槽内形成再分布ILD层。在一些实施例中，气隙可以包括具有第一宽度的上部和大于第一宽度的第二宽度的下部的锤头形状。
在步骤410中，实施平坦化工艺（例如，化学机械抛光工艺）以去除垂直位于金属互连层之上的再分布ILD层的过量材料。
在步骤412中，可以选择性地在将沉积上面的ILD层的位置处的再分布ILD层的上方形成额外的蚀刻停止层。例如，在一些实施例中，可以选择性地在不覆盖金属互连层的位置处形成额外的蚀刻停止层。
应该理解，在包括多个金属化层的后段制程金属化堆叠件的形成期间，可以反复地实施方法400（如由线414所示）。例如，可以第一次实施该方法以形成第一薄金属层（即，金属1层），第二次实施该方法以形成包括垂直连接至第一薄金属层的通孔/接触层（即，通孔1层）的第二薄金属层，并且第三次实施该方法以形成垂直连接至第一通孔层等的第二薄金属线层。
图5至图10示出了半导体衬底的截面图的一些实施例，其示出了形成包括设置在层间介电（ILD）材料内的锤头状气隙的后段制程（BEOL）金属化层的方法。虽然关于方法400描述了图5至图10，但是应该理解，图5至图10中公开的结构不限于这种方法。
图5示出了对应于操作402的半导体衬底的一些实施例的截面图500。
如截面图500所示，金属互连层108b形成在位于衬底102上方的牺牲介电层504内，且横向设置在蚀刻停止层112之间的位置处。在一些实施例中，衬底102可以包括半导体衬底，其包括任何类型的半导体主体（例如，硅、硅锗、绝缘体上硅）以及任何其他类型的半导体和/或与其相关联的外延层。在一些实施例中，金属互连层108b可以垂直连接至设置在BEOL金属化层502（定位在金属互连层108b和衬底102之间）内的下面的金属互连层108a。
在一些实施例中，可以使用单镶嵌工艺形成金属互连层108b，其中，一次形成单个金属层。例如，可以通过选择性蚀刻牺牲介电层504以在牺牲介电层504内形成横向地位于蚀刻停止层112之间的空腔来形成第二金属互连层108b。在形成空腔之后，然后使用电化学电镀工艺以用金属（例如，铜）填充空腔，扩散阻挡层（未示出）和晶种层可以沉积在空腔内。在其他实施例中，可以使用双镶嵌工艺形成金属互连层108b，其中，在使用单金属形成步骤（例如，单一电镀步骤）中形成金属互连层108a和108b。
图6示出了对应于步骤404的半导体衬底的一些实施例的截面图600。
如截面图600所示，从第二金属互连层108b的金属互连部件之间去除牺牲介电层504。在一些实施例中，通过将牺牲介电层504选择性暴露于蚀刻剂602可以去除牺牲介电层504。蚀刻剂602去除牺牲介电层504以在第二金属互连层108b的金属互连部件之间形成凹槽604a和604b。凹槽604a和604b从蚀刻停止层112垂直延伸至第二金属互连层108b的顶面。在一些实施例中，蚀刻剂602可以包括干蚀刻剂。例如，蚀刻剂602可以包括使用蚀刻化学物质的干蚀刻剂，蚀刻化学物质包括氧气、氮气、三氟甲烷和/或四氟乙烷。
图7示出了对应于步骤406的半导体衬底的一些实施例的截面图700。
如截面图700所示，在金属互连层108b和蚀刻停止层112上方形成保护衬层702。保护衬层702配置为给第二金属互连层108b的金属互连部件提供结构支撑。该结构支撑防止第二金属互连层108b的金属互连部件（由于它们的较小的尺寸（例如，宽度小于50nm），其可能具有较弱结构完整性）在随后的处理期间崩塌。
在一些实施例中，保护衬层702沿着凹槽604a和604b的底面和侧壁在第二金属互连层108b的金属互连部件之间连续延伸。保护衬层702从位于第二金属互连层108b的底面之上的位置垂直延伸至与第二金属互连层108b的顶面垂直对准的位置。
在一些实施例中，可以使用汽相沉积工艺（例如，原子层沉积、物理汽相沉积、化学汽相沉积等）将保护衬层702沉积为共形膜。在各个实施例中，保护衬层702可以包括氧化物层、氮化物层和/或硅层。例如，在一些实施例中，保护衬层702可以包括氧化物层、氮化物层或氮化碳层。在其他实施例中，保护衬层702可以包括硅层、富硅氧化物层、富硅氮化物层或氮碳化硅层。
图8示出了对应于步骤408的半导体衬底的一些实施例的截面图800。
如截面图800所示，在凹槽604a和604b内形成再分布ILD层802。以提供设置在金属互连层108b的相邻部件之间的气隙210的方式形成再分布ILD层802。再分布ILD层802位于通过保护衬层702与金属互连层108b分隔开的位置处。在一些实施例中，再分布ILD层802可以包括诸如未掺杂的硅酸盐玻璃（USG）薄膜或氟硅酸盐玻璃（FSG）薄膜的介电材料。
在一些实施例中，可以形成具有锤头形状的气隙210。在一些实施例中，可以通过化学汽相沉积（CVD）工艺（例如，低压CVD、等离子体增强CVD等）形成具有锤头形状的气隙210。由于金属互连部件之间的相对较小的间隔（例如，小于50nm），CVD工艺的沉积特性允许再分布ILD层802（例如，USG薄膜、FSG薄膜）以形成具有锤头形状的气隙210的方式沉积。例如，由于凹槽604a和604b的较大的高宽比（即，与宽度相比，高度相对较大），在先进的处理节点（例如，低于14nm的节点）中，CVD工艺在凹槽604a和604b的底部和顶部比在其侧壁上更容易形成再分布ILD层802，结果是具有锤头形状（即，轮廓）的气隙210。这是因为CVD工艺在凹槽604a和604b的底部上将比在凹槽604a和604b的侧壁上更容易沉积再分布ILD层802，结果是锤头形状的弯曲的底部。类似地，CVD工艺将在凹槽604a和604b的顶部沉积再分布ILD层802以形成锤头形状的顶部。应该理解，根据凹槽604a和604b的尺寸和高宽比，可以改变CVD工艺的一个或多个特性（例如，沉积速率）以实现具有锤头结构的气隙210。
图9示出了对应于步骤410的半导体衬底的一些实施例的截面图900。
如截面图900所示，实施平坦化工艺。该平坦化工艺沿着线902平坦化衬底的顶面。当平坦化衬底时，从第二金属互连层108b之上去除再分布ILD层802的过量的介电材料，以形成沿着第二金属互连层108b的顶部延伸的基本上平坦的表面。在一些实施例中，平坦化工艺可以包括化学机械抛光（CMP）工艺。
图10示出了对应于步骤412的半导体衬底的一些实施例的截面图1000。
如截面图1000所示，可以在ILD层106b上方形成额外的蚀刻停止层1002。在一些实施例中，可以图案化额外的蚀刻停止层1002，从而使得其形成在对应于具有ILD材料的上面的层的位置处。
因此，本发明涉及形成具有设置在相邻的金属互连部件之间的气隙的后段制程（BEOL）金属化层的方法（气隙提供具有低介电常数的层间介电材料）和相关联的装置。
在一些实施例中，本发明涉及用于形成后段制程（BEOL）金属化层的方法。该方法包括在衬底上方的牺牲介电层内形成金属互连层。该方法还包括去除牺牲介电层以形成在金属互连层的第一部件和第二部件之间延伸的凹槽，以及在凹槽的侧壁和底面上形成保护衬层。该方法还包括以在金属互连层的第一部件和第二部件之间的位置处形成气隙的方式在凹槽内沉积再分布层间介电（ILD）层。
在其他实施例中，本发明涉及用于形成后段制程（BEOL）金属化层的方法。该方法包括在半导体衬底上方的牺牲介电层内形成金属互连层。该方法还包括去除牺牲介电层以在金属互连层的第一部件和第二部件之间形成凹槽，其中，该凹槽从金属互连层的顶部延伸至设置在金属互连层的第一部件和第二部件之间的蚀刻停止层。该方法还包括在凹槽的侧壁和底面上形成保护衬层。该方法还包括在保护衬层上沉积再分布层间介电（ILD）层以在金属互连层的第一部件和第二部件之间的位置处形成气隙，其中，该气隙包括具有第一宽度的上部和大于第一宽度的第二宽度的下部的锤头形状。
在又一其他实施例中，本发明涉及后段制程（BEOL）金属互连堆叠件。BEOL金属互连堆叠件包括设置在半导体衬底上方的层间介电（ILD）层和设置在ILD层内的金属互连层。BEOL金属互连堆叠件还包括设置在金属互连层和ILD层之间的保护衬层。BEOL金属互连堆叠件还包括设置在ILD层内的气隙，且在金属互连层的第一部件和第二部件之间的位置处，其中，该气隙包括具有第一宽度的上部和大于第一宽度的第二宽度的下部的锤头形状。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于形成后段制程（BEOL）金属化层的方法，包括：
在衬底上方的牺牲介电层内形成金属互连层；
去除所述牺牲介电层以形成延伸在所述金属互连层的第一部件和第二部件之间的凹槽；
在所述凹槽的侧壁和底面上形成保护衬层；
以在所述金属互连层的所述第一部件和所述第二部件之间的位置处形成气隙的方式在所述凹槽内沉积再分布层间介电（ILD）层。
2.根据权利要求1所述的方法，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
3.根据权利要求1所述的方法，其中，所述保护衬层沿着所述凹槽的所述底面和所述侧壁在所述金属互连层的所述第一部件和所述第二部件之间连续地延伸。
4.根据权利要求1所述的方法，其中，所述保护衬层包括硅。
5.根据权利要求1所述的方法，其中，所述保护衬层包括氧化物层或氮化物层。
6.根据权利要求1所述的方法，其中，所述保护衬层从位于所述金属互连层的底面之上的位置垂直延伸至与所述金属互连层的顶面垂直对准的位置。
7.根据权利要求1所述的方法，
其中，所述凹槽从蚀刻停止层延伸至所述金属互连层的顶面，以及
其中，所述蚀刻停止层横向地设置在所述金属互连层的所述第一部件和所述第二部件之间。
8.根据权利要求1所述的方法，其中，使用化学汽相沉积工艺将所述再分布ILD层沉积在所述凹槽内。
9.一种用于形成后段制程（BEOL）金属化层的方法，包括：
在半导体衬底上方的牺牲介电层内形成金属互连层；
去除所述牺牲介电层以在所述金属互连层的第一部件和第二部件之间形成凹槽，其中，所述凹槽从所述金属互连层的顶部延伸至设置在所述金属互连层的所述第一部件和所述第二部件之间的蚀刻停止层；
在所述凹槽的侧壁和底面上形成保护衬层；以及
在所述保护衬层上沉积再分布层间介电（ILD）层以在所述金属互连层的所述第一部件和所述第二部件之间的位置处形成气隙，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
10.一种后段制程（BEOL）金属互连堆叠件，包括：
层间介电（ILD）层，设置在半导体衬底上方；
金属互连层，设置在所述ILD层内；
保护衬层，设置在所述金属互连层和所述ILD层之间；
气隙，设置在所述ILD层内，且在所述金属互连层的第一部件和第二部件之间的位置处，其中，所述气隙包括具有上部和下部的锤头形状，所述上部具有第一宽度，所述下部具有大于所述第一宽度的第二宽度。
CN201410213775.7A 2014-03-12 2014-05-20 用于beol工艺的气隙方案 Active CN104916578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/205,878 2014-03-12
US14/205,878 US9449811B2 (en) 2014-03-12 2014-03-12 Air-gap scheme for BEOL process

Publications (2)

Publication Number Publication Date
CN104916578A true CN104916578A (zh) 2015-09-16
CN104916578B CN104916578B (zh) 2018-08-28

Family

ID=54069698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410213775.7A Active CN104916578B (zh) 2014-03-12 2014-05-20 用于beol工艺的气隙方案

Country Status (2)

Country Link
US (2) US9449811B2 (zh)
CN (1) CN104916578B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN108428626A (zh) * 2018-04-02 2018-08-21 武汉新芯集成电路制造有限公司 一种解决缓冲层被撕裂的方法
CN110767658A (zh) * 2019-10-30 2020-02-07 上海华力微电子有限公司 闪存器件的形成方法
CN110880475A (zh) * 2018-09-06 2020-03-13 长鑫存储技术有限公司 空气隙形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460075B1 (ko) * 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10157777B2 (en) 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
US10211146B2 (en) 2016-05-12 2019-02-19 Globalfoundries Inc. Air gap over transistor gate and related method
US10553533B2 (en) * 2017-11-08 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10490447B1 (en) * 2018-05-25 2019-11-26 International Business Machines Corporation Airgap formation in BEOL interconnect structure using sidewall image transfer
US11164776B2 (en) * 2019-09-30 2021-11-02 International Business Machines Corporation Metallic interconnect structure
US11361989B2 (en) 2020-02-11 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing interconnect structures including air gaps
US11315893B2 (en) * 2020-03-25 2022-04-26 Nanya Technology Corporation Semiconductor device with composite connection structure and method for fabricating the same
US11482447B2 (en) * 2020-07-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated chip having a cavity between metal features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009266A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US7009272B2 (en) * 2002-12-28 2006-03-07 Intel Corporation PECVD air gap integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009266A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
CN103117245A (zh) * 2011-11-17 2013-05-22 盛美半导体设备（上海）有限公司 空气隙互联结构的形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
WO2018029556A1 (en) * 2016-08-09 2018-02-15 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10115629B2 (en) 2016-08-09 2018-10-30 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
CN109478534A (zh) * 2016-08-09 2019-03-15 国际商业机器公司 纳米尺度的半导体器件的气隙间隔物构造
GB2567363A (en) * 2016-08-09 2019-04-10 Ibm Air gap spacer formation for nano-scale semiconductor devices
GB2567363B (en) * 2016-08-09 2019-08-28 Ibm Air gap spacer formation for nano-scale semiconductor devices
US10418277B2 (en) 2016-08-09 2019-09-17 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US11658062B2 (en) 2016-08-09 2023-05-23 Tessera Llc Air gap spacer formation for nano-scale semiconductor devices
CN109478534B (zh) * 2016-08-09 2023-10-27 泰塞拉公司 纳米尺度的半导体器件的气隙间隔物构造
CN108428626A (zh) * 2018-04-02 2018-08-21 武汉新芯集成电路制造有限公司 一种解决缓冲层被撕裂的方法
CN110880475A (zh) * 2018-09-06 2020-03-13 长鑫存储技术有限公司 空气隙形成方法
CN110767658A (zh) * 2019-10-30 2020-02-07 上海华力微电子有限公司 闪存器件的形成方法

Also Published As

Publication number Publication date
CN104916578B (zh) 2018-08-28
US9449811B2 (en) 2016-09-20
US20160336216A1 (en) 2016-11-17
US10062603B2 (en) 2018-08-28
US20150262929A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104916578A (zh) 用于beol工艺的气隙方案
US10818597B2 (en) Hybrid copper structure for advance interconnect usage
US9449837B2 (en) 3D chip-on-wafer-on-substrate structure with via last process
US10319518B2 (en) Method of manufacturing a vertical inductor
CN102870212B (zh) 具有自对准介电帽的互连结构的结构和制造方法
JP2010232661A (ja) ビア構造とそれを形成するビアエッチングプロセス
US10886169B2 (en) Airgap formation in BEOL interconnect structure using sidewall image transfer
CN110021555B (zh) 选择性蚀刻的自对准通孔工艺
US9831171B2 (en) Capacitors with barrier dielectric layers, and methods of formation thereof
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
US10109526B1 (en) Etch profile control during skip via formation
US10770395B2 (en) Silicon carbide and silicon nitride interconnects
US9576896B2 (en) Semiconductor arrangement and formation thereof
US10833149B2 (en) Capacitors
US11114338B2 (en) Fully aligned via in ground rule region
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
US10199261B1 (en) Via and skip via structures
US20140225261A1 (en) Interconnect structure including a continuous conductive body
CN114388474A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant