CN108417709A - 一种集多值存储和逻辑运算于一体的器件单元及操作方法 - Google Patents
一种集多值存储和逻辑运算于一体的器件单元及操作方法 Download PDFInfo
- Publication number
- CN108417709A CN108417709A CN201810111023.8A CN201810111023A CN108417709A CN 108417709 A CN108417709 A CN 108417709A CN 201810111023 A CN201810111023 A CN 201810111023A CN 108417709 A CN108417709 A CN 108417709A
- Authority
- CN
- China
- Prior art keywords
- electrode
- micro
- voltage
- rice noodles
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 36
- 238000011017 operating method Methods 0.000 title claims abstract description 13
- 241000209094 Oryza Species 0.000 claims abstract description 43
- 235000007164 Oryza sativa Nutrition 0.000 claims abstract description 43
- 235000009566 rice Nutrition 0.000 claims abstract description 43
- 235000012149 noodles Nutrition 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 230000005684 electric field Effects 0.000 claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 208000012978 nondisjunction Diseases 0.000 claims abstract description 6
- 230000007704 transition Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 4
- 229910000473 manganese(VI) oxide Inorganic materials 0.000 claims description 4
- 238000004549 pulsed laser deposition Methods 0.000 claims description 4
- 229910002244 LaAlO3 Inorganic materials 0.000 claims description 3
- 229910003200 NdGaO3 Inorganic materials 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 229910002269 La1–xCaxMnO3 Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- 230000033228 biological regulation Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 11
- 239000012071 phase Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000012010 growth Effects 0.000 description 5
- 239000002070 nanowire Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910004416 SrxMnO3 Inorganic materials 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明属于多值存储和逻辑运算技术领域，具体为一种集多值存储与逻辑运算于一体的器件单元及其操作方法。本发明器件单元包括由复杂强关联氧化物薄膜制备成的微纳米线、生长薄膜的衬底以及在其表面微纳加工得到的多对侧栅电极。当在侧栅电极上施加多对电压，可局域调控复杂强关联氧化物微纳米线金属绝缘体转变，实现多值信息存储。同时在该器件上可实现“非”、“与非”、“或非”等逻辑运算。采用电场调控读写数据，有利于降低器件存储单元功耗，同时将多值存储和逻辑运算集于同一器件单元，可简化器件结构，提高集成度。采用不同对电极写入数据，有利于独立的对各对电极进行调控和优化。
Description
技术领域
本发明属于多值存储和逻辑运算技术领域，具体涉及一种集多值存储与逻辑运算于一体的器件单元及其操作方法。
背景技术
传统基于冯诺依曼架构的电子器件，由于其存储器与逻辑器分离，使得存储器与运算器之间的数据传输成为影响系统性能的瓶颈，大大限制了计算机的性能。在当今大数据时代，每天产生数以亿级的数据，传统的电子器件为提高集成度不断缩小器件尺寸，基于半导体集成电路的器件由于物理上和微加工工艺上的限制已经逐渐趋于极限，摩尔定律失效，因此寻找新的方法解决这一难题显得尤为重要。本发明利用具有金属绝缘体相变的材料，通过局域电场调控，可实现集存储与逻辑于一体的得非冯诺依曼架构的电子器件。
发明内容
针对上述背景中提到的摩尔定律失效以及传统基于冯诺伊曼架构电子器件遇到的难题，本发明提出一种在具有金属绝缘体相变的材料上，通过微纳米加工，以及施加局域电场调控，实现多值存储和逻辑运算结合于一体的器件。简化了器件结构，提高了器件集成度，同时电场调控可降低器件存储单元功耗，多对电极操作有利于独立的对各对电极进行调控和优化。
本发明提供的集多值存储和逻辑运算于一体的器件单元，该器件单元包括：
衬底（1）、生长于衬底（1）上的复杂强关联氧化物薄膜制备成的微纳米线（2）、用于测量微纳米线电输运的电极（3），以及用于驱动金属绝缘体相变的多对侧栅电极，该侧栅电极包括第一侧栅电极（4）和第二侧栅电极（5）。
其中，在所述侧栅电极上施加电压，使得微纳米线局域的由绝缘态转变为金属态，阻值变化，通过在N对电极上操作，可得到2N个组态，实现多值存储。同时，通过在一对或两对电极上施加不同的电压值，实现“非”、“与非”、“或非”逻辑操作。
可选的，所述的衬底（1）为绝缘衬底，考虑到生长条件和薄膜质量，优选SrTiO3、LaAlO3、NdGaO3中的一种。
可选的，所述的复杂强关联氧化物薄膜是通过脉冲激光沉积生长在衬底上，氧化物薄膜材料可选择La1-xCaxMnO3或La1-x-yPryCaxMnO3等具有金属绝缘体转变的薄膜材料，薄膜材料厚度视其性质而定，可选的，厚度大于或等于30nm。例如，一般厚度可为30nm--200nm，优选30nm--100nm。
微纳米线(2)是通过电子束曝光、干法刻蚀等纳米器件加工工艺制备而成。
优选的，所述微纳米线（2）制备为长方体结构，宽度小于或等于1微米，一般为0.1--1微米；长度大于或等于10微米，一般为10微米--100微米，厚度为薄膜厚度，大于或等于30nm，一般为30nm--200nm。
第一侧栅电极（4）通过电子束曝光、电子束蒸发等传统纳米器件加工工艺制备而成，可选的，电极材料为Cr/Au，Cr/Pt或Cr/Pd中的一种。
所述第一侧栅电极（4）为L型结构，靠近微纳米线（2）两侧的电极宽度小于或等于一微米（例如为0.1--1微米），电极间隔大于或等于2微米（例如为2微米—10微米），电极与微纳米线（2）的间隔亦小于或等于1微米（例如为0.1--1微米）。电极厚度一般与薄膜厚度相等，可选的，大于或等于30nm，例如，为30nm--200nm。
用于测量微纳米线电输运的电极（3）和第二侧栅电极（5）通过紫外光刻制备而成，可选的，电极材料为Cr/Au，Cr/Pt或Cr/Pd中的一种。所述用于测量微纳米线电输运的电极（3）和第二侧栅电极（5）具有较大的尺寸，用于外接测量线路，可选的，形状为长方体或正方体，其尺寸大于或等于20μm×20μm。例如为20μm×20μm ~ 100μm×100μm。电极厚度一般与薄膜厚度相等，可选的，大于或等于30nm，例如为30nm--200nm。
本发明还提供一种基于上述器件单元进行多值存储的操作方法：
利用输运电极测量复杂强关联氧化物纳米线的电阻，在每对侧栅电极上施加连续变化电压，测量得到电阻随电压的变化关系。电阻的变化存在阈值电压Vc。只有当电压V大于阈值电压Vc时，复杂强关联氧化物微纳米线发生由绝缘体向金属转变，从而电阻值减小，器件多值存储功能的实现是通过在N对电极上施加大于阈值电压Vc的电压V，通过组合开关N对电极电压，得到2N个电阻态。
本发明还提供一种基于上述器件单元进行多值存储的操作方法：
基于上述多值存储的操作方法，在侧栅电极上施加电压测量微纳米线的电阻，存在使阻态变化的阈值电压Vc。在两对电极上施加略小于阈值电压Vc的电压V，可实现逻辑“与非”；在两对电极上施加大于于阈值电压Vc的电压V，可实现逻辑“或非”；在一对电极上施加大于阈值电压Vc的电压V，可实现逻辑“非”。
附图说明
图1是本发明一实施例的可实现多值存储与逻辑运算于一体的器件示意图。
图2是本发明一实施例的可实现多值存储与逻辑运算于一体的器件场发射扫描电镜图。
图3显示了复杂强关联氧化物微纳米线的电阻随侧栅电极电压的变化图。
图4演示了三对电极可实现的八态存储。
图5显示了在三对电极上多次随机操作可重复实现八态存储。
图6是八个可区分阻态的直方分布图。
图7是本发明一实施例实现的逻辑“非”操作示意图。
图8是本发明一实施例实现的逻辑“与非”操作示意图。
图9是本发明一实施例实现的逻辑“或非”操作示意图。
图中标号：1为衬底，2为复杂强关联氧化物纳米线，3为用于测量微纳米线电输运的电极，4为第一侧栅电极，5为第二侧栅电极。
具体实施方式
为了使本发明的技术方案更加清晰，下面结合附图和实施例进一步详细说明。应当理解，以下描述的实施例仅仅用以解释本发明，并不用于限定本发明。
下面介绍的是本发明的多个可能实施例中的一部分，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定索要保护的范围。
如图1所示，是按照本发明一实施例的可实现多值存储与逻辑运算于一体的器件示意图。根据图1所示，包括，衬底（1）、生长于衬底上的复杂强关联氧化物薄膜制备成的微纳米线（2）、用于测量微纳米线电输运的电极（3），以及用于驱动金属绝缘体相变的多对侧栅电极，该侧栅电极包括第一侧栅电极（4）和第二侧栅电极（5）。图2所示为按照本发明一实施例的可实现多值存储与逻辑运算于一体的器件场发射扫描电镜图，其为俯视平面结构，为使图像扫描清晰，所示电镜图为整体器件的其中一部分。如图2所示，其中显示出了衬底，生长于衬底上的复杂强关联氧化物薄膜制备成的微纳米线，用于驱动金属绝缘体相变的多对侧栅电极。其中，衬底为绝缘衬底，考虑到生长条件和薄膜晶格常数以及薄膜性质，衬底可以选择SrTiO3、LaAlO3、NdGaO3等绝缘衬底，也可以是Si单晶上外延的SrTiO3。
复杂强关联氧化物薄膜生长在衬底之上，可以是任意一种有金属绝缘体转变的复杂强关联氧化物薄膜材料，可以选自以下材料：La1-xSrxMO3、Nd1-xSrxMnO3、La1-xCaxMnO3或La1-x-yPryCaxMnO3。氧化物薄膜的制备方法也不受限制，例如，可以通过溅射、蒸发、化学气相沉积（CVD）、脉冲激光沉积（PLD）等薄膜生长方法制备形成。薄膜材料厚度视其性质而定，厚度大于或等于30纳米，例如50纳米。
微纳米线是复杂强关联氧化物薄膜生长在衬底之后，通过电子束曝光、激光直写、纳米压印或光刻等技术实现图形转移，之后通过干法刻蚀和湿法刻蚀等纳米器件加工工艺在衬底表面形成微纳米线。其宽度小于或等于1微米，例如可以为1微米、800纳米、500纳米等，长度大于或等于10微米，例如30微米、50微米等，厚度为薄膜厚度，大于或等于30纳米，例如50纳米。
侧栅电极是在微纳米线制备完成之后，通过套刻，利用电子束曝光和光刻技术在微纳米线两侧制备电极图形，随后利用电子束蒸发或热蒸发生长导电电极。电极材料可以为Cr/Au，Cr/Pt或Cr/Pd中的任意一种。靠近微纳米线两侧的电极距纳米线的间距小于或等于一微米，例如可以800纳米或500纳米，电极距纳米线的间距越小，越有利于减小施加电压，可产生更大的局域电场。电极间隔小于或等于1微米，例如电极与微纳米线的间隔大于或等于2微米，例如4微米或6微米，电极间距应该视纳米线长度而定，在可制备情况下间距越大，相互之间影响就越小。电极厚度一般与薄膜厚度相等，大于或等于30纳米，例如，50纳米。
图3所示为图2所示实施例中，纳米线电阻值随两侧任意一对侧栅电极电压的变化关系图。在本实施例中，存在一个电压阈值Vc，低于阈值Vc电阻值减小缓慢，大于阈值Vc电阻值变化快速。
图4所示演示了如图2所示器件图，利用其中三对侧栅电极操作，实现微纳米线八个阻态变化。在本实施例中，为使微纳米线发生金属绝缘体转变，在电极两侧任意三对电极，例如电极”1”、”2”、”3“施加大于阈值电压Vc的值V1、V2、V3，同时测量微纳米线两侧的电阻，先后按照一下表格顺序开关电极电压，可实现微纳米线八个阻态的实现
表1：三对电极实现八阻态存储其中一种操作方法
。
图5所示演示了如图4所示操作方法，在其中与图4相同三对电极上施加相同电压V1、V2、V3，但开关顺序变化，一共存在 QUOTE 种操作方式，例如多种可选择的其中一种可能如下
表2：三对电极实现八阻态存储其中另一种操作方法
。
多次重复操作均可实现八阻态变化，而且相同的开关状态对应一致的阻值。
图6所示是八个阻态的直方统计图，统计不同开关状态下对应不同阻态值的计数，八个阻态值可完全独立区分。
应当注意，实施例中仅对其中三对电极进行了操作，按照本发明可以制备N对电极，在N对电极上实施操作，可实现2N阻态存储。
图7所示是本发明一实施例实现的逻辑“非”操作示意图。如图3所述，阻值的变化存在一个阈值电压Vc，实现逻辑“非”操作是在其中一对电极上，例如电极对“1”上施加大于阈值电压Vc的电压V1，对施加电压V1的操作记为“1”，当施加电压V1，电阻由高阻态变到低阻态，记为“0”。对施加电压0V的操作记为“0”，当施加电压0V,电阻仍在高阻态，记为“1”。从而实现了逻辑“非”操作。其真值表如下：
表3：本发明一实施例实现的逻辑“非”真值表。
。
图8所示是本发明一实施例实现的逻辑“与非”操作示意图。如图3所述，阻值的变化存在一个阈值电压Vc，实现逻辑“与非”操作是在其中两对电极上，例如电极对“1”和电极对“2”上施加略小于阈值电压Vc的电压V1和V2，对施加电压V1或者V2的操作记为“1”，对施加电压0V的操作记为“0”。当两对电极上均施加0V电压（”0“、“0“），电阻在高阻态（”1“）；当在电极对“1“上施加V1（”1“），电极对”2“上施加电压0V（”0“）时，由于电压小于阈值电压，电阻仍在高阻态（”1）；当在电极对”1“上施加电压0V（”0“），电极对“2“上施加V2（”1“）时，由于电压小于阈值电压，电阻仍在高阻态（”1）；当在电极对“1“上施加V1（”1“），电极对”2“上施加电压V2（”1“）时，由于选择电压V1、V2略小于阈值电压Vc，当两对电极同时作用时，微纳米线发生金属绝缘体相变，电阻由高阻态降到低阻态（“0”）。从而实现了逻辑“与非”操作。其真值表如下：
表4：本发明一实施例实现的逻辑“与非”真值表。
。
图9所示是本发明一实施例实现的逻辑“或非”操作示意图。如图3所述，阻值的变化存在一个阈值电压Vc，实现逻辑“或非”操作是在其中两对电极上，例如电极对“1”和电极对“2”上施加大于阈值电压Vc的电压V1和V2，对施加电压V1或者V2的操作记为“1”，对施加电压0V的操作记为“0”。当两对电极上均施加0V电压（”0“、“0“），电阻在高阻态（”1“）；当在电极对“1“上施加V1（”1“），电极对”2“上施加电压0V（”0“）时，由于电压大于阈值电压，微纳米线发生金属绝缘体相变，电阻由高阻态降到低阻态（“0”）；当在电极对”1“上施加电压0V（”0“），电极对“2“上施加V2（”1“）时，由于电压大于阈值电压，微纳米线发生金属绝缘体相变，电阻由高阻态降到低阻态（“0”）；当在电极对“1“上施加V1（”1“），电极对”2“上施加电压V2（”1“）时，由于选择电压V1、V2均大于阈值电压Vc，当两对电极同时作用时，微纳米线发生金属绝缘体相变，电阻由高阻态降到低阻态（“0”）。从而实现了逻辑“或非”操作。其真值表如下：
表4：本发明一实施例实现的逻辑“或非”真值表。
。
以上实施例主要说明了本发明集多值存储与逻辑运算于一体的器件单元的制备方法及其操作方法，尽管只对其中一种本发明实施方式进行了描述，但本发明在不偏离其主旨与范围内可以以许多其他方式实施。因此，应该理解的是，以上实施例并不限于本发明，凡在本发明精神和原则内，所做的修改、替换、该进等，均应包含在本发明的保护范围内。
Claims (8)
1.一种集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，包括，衬底（1）、生长于衬底上的复杂强关联氧化物薄膜制备成的微纳米线（2）、用于测量微纳米线电输运的电极（3），以及用于驱动金属绝缘体相变的多对侧栅电极，该侧栅电极包括第一侧栅电极（4）和第二侧栅电极（5）；
其中，在所述侧栅电极上施加电压，使得微纳米线局域的由绝缘态转变为金属态，阻值变化，通过在N对电极上操作，得到2N个组态，实现多值存储；同时，通过在一对或两对电极上施加不同的电压值，实现“非”、“与非”、“或非”逻辑操作。
2.根据权利要求1所述的集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，所述的衬底（1）为SrTiO3、LaAlO3、NdGaO3中的一种。
3.根据权利要求1所述的集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，所述的复杂强关联氧化物薄膜是通过脉冲激光沉积生长在衬底上，微纳米线(2)是通过电子束曝光、刻蚀传统纳米器件加工工艺制备而成；
所述微纳米线（2）为长方体结构，宽度小于或等于1微米，长度大于或等于10微米。
4.根据权利要求3所述的集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，所述氧化物薄膜为La1-xCaxMnO3或La1-x-yPryCaxMnO3。
5.根据权利要求1所述的集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，第一侧栅电极（4）通过电子束曝光、电子束蒸发的传统纳米器件加工工艺制备而成，电极材料为Cr/Au，Cr/Pt或Cr/Pd中的一种；
所述第一侧栅电极（4）为L型结构，靠近微纳米线（2）两侧的电极距微纳米线的间距小于或等于一微米，电极间隔小于或等于1微米，电极与微纳米线（2）的间隔大于或等于2微米。
6.根据权利要求1所述的集电场驱动型多值存储和逻辑运算于一体的器件单元，其特征在于，用于测量微纳米线电输运的电极（3）和第二侧栅电极（5）通过紫外光刻制备而成，电极材料为Cr/Au，Cr/Pt或Cr/Pd中的一种；
所述用于测量微纳米线电输运的电极（3）和第二侧栅电极（5）用于外接测量线路，形状为长方形或正方形，其尺寸大小大于或等于20μm×20μm。
7.一种基于权利要求1所述的器件单元进行多值存储的操作方法，其特征在于，具体步骤为：在侧栅电极上施加电压，当电压V大于阈值电压Vc时，复杂强关联氧化物微纳米线发生由绝缘体向金属转变，从而电阻值减小，通过在N对电极上施加大于阈值电压Vc的电压V，组合开关N对电极电压，得到2N个电阻态，实现器件多值存储功能。
8.一种基于权利要求1所述的器件单元进行多值存储的操作方法，其特征在于，具体步骤为：在侧栅电极上施加电压，存在使阻态变化的阈值电压Vc；在两对电极上施加略小于阈值电压Vc的电压V，实现逻辑“与非”；在两对电极上施加大于于阈值电压Vc的电压V，实现逻辑“或非”；在一对电极上施加大于阈值电压Vc的电压V，实现逻辑“非”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810111023.8A CN108417709B (zh) | 2018-02-05 | 2018-02-05 | 一种集多值存储和逻辑运算于一体的器件单元及操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810111023.8A CN108417709B (zh) | 2018-02-05 | 2018-02-05 | 一种集多值存储和逻辑运算于一体的器件单元及操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108417709A true CN108417709A (zh) | 2018-08-17 |
| CN108417709B CN108417709B (zh) | 2020-03-20 |
Family
ID=63126864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810111023.8A Expired - Fee Related CN108417709B (zh) | 2018-02-05 | 2018-02-05 | 一种集多值存储和逻辑运算于一体的器件单元及操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417709B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841242A (zh) * | 2019-01-08 | 2019-06-04 | 华中科技大学 | 一种基于相变存储器实现二进制并行加法的方法及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050211978A1 (en) * | 2004-03-24 | 2005-09-29 | Lujia Bu | Memory devices based on electric field programmable films |
| US20060044018A1 (en) * | 2004-04-02 | 2006-03-02 | Chang Augustine W | Variable threshold transistor for the Schottky FPGA and multilevel storage cell flash arrays |
| CN101964395A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 一种实现多值电阻存储器的方法 |
| CN102347332A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种三维多值非挥发存储器结构 |
| CN104103756A (zh) * | 2014-07-25 | 2014-10-15 | 福州大学 | 一种阻变存储器及采用其实现多值存储的方法 |
-
2018
- 2018-02-05 CN CN201810111023.8A patent/CN108417709B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050211978A1 (en) * | 2004-03-24 | 2005-09-29 | Lujia Bu | Memory devices based on electric field programmable films |
| US20060044018A1 (en) * | 2004-04-02 | 2006-03-02 | Chang Augustine W | Variable threshold transistor for the Schottky FPGA and multilevel storage cell flash arrays |
| CN101964395A (zh) * | 2009-07-22 | 2011-02-02 | 中国科学院微电子研究所 | 一种实现多值电阻存储器的方法 |
| CN102347332A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种三维多值非挥发存储器结构 |
| CN104103756A (zh) * | 2014-07-25 | 2014-10-15 | 福州大学 | 一种阻变存储器及采用其实现多值存储的方法 |
Non-Patent Citations (1)
| Title |
|---|
| H. LI等: ""A learnable parallel processing architecture towards unity of memory and computing"", 《SCIENTIFIC REPORTS》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841242A (zh) * | 2019-01-08 | 2019-06-04 | 华中科技大学 | 一种基于相变存储器实现二进制并行加法的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417709B (zh) | 2020-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Qi et al. | Resistive switching in single epitaxial ZnO nanoislands | |
| KR101157105B1 (ko) | 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법 | |
| CN102593141B (zh) | 一种电场调制型随机存储单元阵列及存储器 | |
| CN104813471B (zh) | 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构 | |
| US8331131B2 (en) | Changing a memristor state | |
| US20120132882A1 (en) | Transparent Memory for Transparent Electronic Device | |
| WO2019047489A1 (zh) | 铁电存储集成电路及其操作方法和制备方法 | |
| JP2008219011A (ja) | 再構成可能回路およびそのプログラミング方法 | |
| Huang et al. | Compact Ga-doped ZnO nanorod thin film for making high-performance transparent resistive switching memory | |
| CN110061056B (zh) | 一种新型铁电场效应晶体管单元及其写入和读取方法 | |
| WO2020119738A1 (zh) | 忆阻器及其制作方法 | |
| WO2006030814A1 (ja) | 抵抗変化素子及びそれを用いた不揮発性メモリ | |
| JP2019523999A (ja) | 電気スイッチングのための装置および方法 | |
| CN108389962A (zh) | 面内读写的铁电阻变存储器及其增强读/写信号的方法 | |
| US20050236691A1 (en) | Semiconductor device and manufacturing method for the same | |
| CN115768248A (zh) | 氧化铪基铁电ftj忆阻器及其制备方法、芯片 | |
| WO2022213531A1 (zh) | 一种自整流忆阻器电路的存算一体化操作方法及应用 | |
| CN108417709A (zh) | 一种集多值存储和逻辑运算于一体的器件单元及操作方法 | |
| CN113594364B (zh) | 一种多涡旋铁电畴的多逻辑态存储单元及电力调控方法 | |
| Jhang et al. | Coexistence of nonvolatile WORM, bipolar, unipolar, and volatile resistive switching characteristics in a dry oxide layer with Ag conductive bridges | |
| Wang et al. | Silicon‐Compatible Ferroelectric Tunnel Junctions with a SiO2/Hf0. 5Zr0. 5O2 Composite Barrier as Low‐Voltage and Ultra‐High‐Speed Memristors | |
| Zing et al. | Optical reading of multistate nonvolatile oxide memories based on the switchable ferroelectric photovoltaic effect | |
| CN109873028A (zh) | 自组织锗硅纳米晶基片、栅极电控量子点结构及制备方法 | |
| CN207398179U (zh) | 一种磁电存储器存储单元结构 | |
| CN210403772U (zh) | 逻辑器件及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200320 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |