CN108401358A - 印制电路板及印制电路板的制作方法 - Google Patents

印制电路板及印制电路板的制作方法 Download PDF

Info

Publication number
CN108401358A
CN108401358A CN201810068721.4A CN201810068721A CN108401358A CN 108401358 A CN108401358 A CN 108401358A CN 201810068721 A CN201810068721 A CN 201810068721A CN 108401358 A CN108401358 A CN 108401358A
Authority
CN
China
Prior art keywords
blind hole
printed circuit
clad plate
circuit board
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810068721.4A
Other languages
English (en)
Other versions
CN108401358B (zh
Inventor
严忠文
彭文才
陈黎阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201810068721.4A priority Critical patent/CN108401358B/zh
Publication of CN108401358A publication Critical patent/CN108401358A/zh
Application granted granted Critical
Publication of CN108401358B publication Critical patent/CN108401358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种印制电路板及印制电路板的制作方法，所述印制电路板包括：多层层压设置的覆铜板，多层所述覆铜板包括图形区和废料区，多层所述覆铜板中次外层覆铜板的废料区设有开窗部，且所述开窗部无底铜。对本发明的印制电路板激光钻孔且电镀填孔完成后，对最外层覆铜板进行外层干膜显影，由于废料区的激光盲孔有明显的凹陷，员工可通过检查废料区的激光盲孔是否偏位，即可判定图形区的激光盲孔是否偏位，工作效率高，识别误差小，避免激光盲孔偏位误判造成成本浪费。

Description

印制电路板及印制电路板的制作方法
技术领域
本发明涉及电子技术领域，更具体地，涉及一种印制电路板及印制电路板的制作方法。
背景技术
随着电子产品不断向小型化、轻便化、高频高速化、多功能化方向发展，所以印制电路板的需求尺寸越来越小，线路密度越来越高。因此高密度互连(High DensityInterconnection,HDI)电路板产品应运而生，并被广泛的应用于航天技术、医疗设备及消费类等高端电子产品中。
HDI板主要通过通孔及盲孔实现层间高密度互连，通孔采用机械钻孔、盲孔采用激光钻孔制作。由于HDI板盲孔密度高、焊盘间距小，且受对位精度及累计公差的影响，激光盲孔容易出现偏位现象，当盲孔偏位较大时，会对电路板层间电气连接产生影响，甚至报废。
为了避免盲孔偏位误判造成成本浪费的情况，HDI板在经过外层干膜流程后即干膜显影后，需对板进行盲孔偏位检查，由于激光盲孔在外层干膜前经过电镀填孔，盲孔会被填平，检查人员无法准确检查出盲孔是否偏位，从而造成成本浪费。
发明内容
基于此，本发明在于克服现有技术印制电路板在激光钻孔后，检查人员无法准确检查出盲孔是否偏位，从而造成成本浪费的缺陷，提供一种印制电路板及印制电路板的制作方法。
其技术方案如下：
一种印制电路板，包括：多层层压设置的覆铜板，多层所述覆铜板包括图形区和废料区，多层所述覆铜板中次外层覆铜板的废料区设有开窗部，且所述开窗部无底铜。
本技术方案首先进行次外层覆铜板的线路制作，在次外层覆铜板的废料区设置开窗部作为识别覆铜板图形区内的激光盲孔是否偏位的测试条，具体地，将次外层覆铜板的废料区开窗后，且在开窗部去除次外层覆铜板的底铜，使覆次外层铜板的绝缘介质层暴露于开窗部，然后在次外层覆铜板的表面附上最外层覆铜板进行层压，形成高多层印制电路板。使用本技术方案的印制电路板，当需要在板面形成激光盲孔时，对最外层覆铜板的图形区和所述开窗部在最外层覆铜板的投影位置同时进行激光钻孔，在印制电路板上形成激光盲孔。由于图形区所对应的次外层覆铜板上并无开窗也并未去除底铜，从而图形区的激光盲孔深度为正常深度；而由于次外层覆铜板的废料区设有开窗部，且开窗部无底铜，从而当以同样的钻孔参数钻设激光盲孔时，废料区的激光盲孔深度更深；当对所有的激光盲孔电镀填孔时，图形区的激光盲孔以正常的电镀参数电镀后，激光盲孔正好填满，图形区的激光盲孔被填平，从而与最外层覆铜板的板面一样平整；而由于废料区的激光盲孔深度更深，从而以同样的电镀参数进行电镀填孔后，废料区的激光盲孔将不能被填满从而形成明显的凹陷。电镀填孔完成后，对最外层覆铜板进行外层干膜显影，外层干膜显影后，由于废料区的激光盲孔有明显的凹陷，员工可通过检查废料区的激光盲孔是否偏位，即可判定图形区的激光盲孔是否偏位，工作效率高，识别误差小，避免激光盲孔偏位误判造成成本浪费；若不在次外层覆铜板的废料区设置开窗部，废料区的激光盲孔填孔后也与覆铜板板面一样平整，员工无法识别，会导致有问题的印制电路板未检出从而导致报废浪费成本。
在其中一个实施例中，所述开窗部设于所述次外层覆铜板的板边位置。
在其中一个实施例中，所述印制电路板为矩形印制电路板，所述次外层覆铜板的开窗部数量为四个，且四个所述开窗部分别设于次外层覆铜板的四个角落。
在其中一个实施例中，所述开窗部的长度为2mm-5mm，所述开窗部的宽度为0.3mm-0.5mm。
本技术方案还提供一种印制电路板的制作方法，包括如下步骤：
完成次外层覆铜板的线路制作，并在次外层覆铜板的废料区开设开窗部，并去除底铜；
在次外层覆铜板的一侧覆盖最外层覆铜板，并层压形成多层结构的印制电路板；
对最外层覆铜板的图形区和所述开窗部在最外层覆铜板的投影位置同时进行激光钻孔，在图形区和开窗部对应位置分别形成第一激光盲孔和第二激光盲孔；
已激光钻孔的印制电路板中的第一激光盲孔和第二激光盲孔均进行金属化；
对第一激光盲孔和第二激光盲孔均进行电镀填孔；
对印制电路板钻通孔，并对通孔进行金属化；
对最外层覆铜板进行外层干膜显影，判定图形区的第一激光盲孔是否偏位。
在其中一个实施例中，所述第二激光盲孔的数量为多个。
在其中一个实施例中，多个所述第二激光盲孔呈一列设置。
在其中一个实施例中，所述印制电路板为矩形印制电路板，所述次外层覆铜板的开窗部数量为四个，且四个所述开窗部分别设于次外层覆铜板的四个角落。
在其中一个实施例中，所述第二激光盲孔的数量为10个。
在其中一个实施例中，所述第二激光盲孔的孔径为4mil，且相邻两孔的孔中心间距为6mil。
在其中一个实施例中，对第一激光盲孔和第二激光盲孔进行金属化的参数满足所述第一激光盲孔和/或第二激光盲孔内壁孔铜厚度为5um-8um。
附图说明
图1为本发明的印制电路板的次外层覆铜板的俯视图；
图2为本发明的印制电路板的结构示意图一；
图3为本发明的印制电路板的结构示意图二；
图4为图3的印制电路板的结构的俯视图；
图5为图4中第一激光盲孔的剖视图；
图6为图4中第二激光盲孔的剖视图。
附图标记说明：
10、覆铜板；11、次外层覆铜板；12、绝缘介质层；13、最外层覆铜板；20、图形区；30、废料区；31、开窗部；40、激光盲孔；41、第一激光盲孔；42、第二激光盲孔。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步的详细说明。应当理解的是，此处所描述的具体实施方式仅用以解释本发明，并不限定本发明的保护范围。
如图1至图4所示的一种印制电路板，包括：多层层压设置的覆铜板10，多层所述覆铜板10包括图形区20和废料区30，多层所述覆铜板10中次外层覆铜板11的废料区30设有开窗部31，且所述开窗部31无底铜。
本实施方式以六层印制电路板为例，如图1和图2所示，首先进行次外层覆铜板11的线路制作，此处次外层覆铜板11即为L2层和L5层；在次外层覆铜板11的废料区30设置开窗部31作为识别覆铜板的图形区20内的第一激光盲孔41是否偏位的测试条，具体地，将次外层覆铜板11的废料区30开窗后，且在开窗部31去除次外层覆铜板11在开窗部31的底铜，使次外层覆铜板11的绝缘介质层12暴露于开窗部31。
如图3和图4所示，在次外层覆铜板11的表面附上最外层覆铜板13进行层压，此处最外层覆铜板13即为L1层和L6层，形成高多层印制电路板。使用本实施方式的印制电路板，当需要在板面形成激光盲孔40时，对最外层覆铜板13的图形区20和所述开窗部31在最外层覆铜板13的投影位置同时进行激光钻孔，在印制电路板上形成激光盲孔40。
如4结合图5、图6所示，图形区20的激光盲孔40为第一激光盲孔41，开窗部31对应的激光盲孔40为第二激光盲孔42；由于图形区20所对应的次外层覆铜板11上并无开窗也并未去除底铜，从而图形区20的第一激光盲孔41深度为正常深度；而由于次外层覆铜板11的废料区30设有开窗部31，且开窗部31无底铜，从而当以同样的钻孔参数钻设激光盲孔40时，废料区30的第二激光盲孔42深度更深；当对所有的激光盲孔40电镀填孔时，图形区20的第一激光盲孔41以正常的电镀参数电镀后，第一激光盲孔41正好被填满，第一激光盲孔41被填平，从而与最外层覆铜板13的板面一样平整；而由于废料区30的第二激光盲孔42深度更深，从而以同样的电镀参数进行电镀填孔后，第二激光盲孔42将不能被填满从而形成明显的凹陷。电镀填孔完成后，对最外层覆铜板13进行外层干膜显影，外层干膜显影后，由于废料区30处开窗部31的第二激光盲孔42有明显的凹陷，而第一激光盲孔41和第二激光盲孔42是同时钻设，从而员工可通过检查废料区30的第二激光盲孔42是否偏位，即可判定图形区20的第一激光盲孔41是否偏位，工作效率高，识别误差小，避免激光盲孔偏位误判造成成本浪费；若不在次外层覆铜板11的废料区30设置开窗部31，废料区30的第二激光盲孔42填孔后也与最外层覆铜板13板面一样平整，员工无法识别，会导致有问题的印制电路板未检出从而导致报废浪费成本。
由于印制电路板中的废料区30多为板边位置，从而本实施方式中所述开窗部31设于所述次外层覆铜板11的板边位置。
本实施方式所述印制电路板为矩形印制电路板，为了提高识别第一激光盲孔41是否偏位的精度，所述次外层覆铜板11的开窗部31数量为四个，且四个所述开窗部31分别设于次外层覆铜板11的四个角落。
另外，同一开窗部31中所述第二激光盲孔42的数量可为多个，从而本实施方式所述开窗部31的长度为2mm-5mm，所述开窗部31的宽度为0.3mm-0.5mm，使多个第二激光盲孔42可呈一列设置，提高偏位识别的精度。
本实施方式还提供一种印制电路板的制作方法，包括如下步骤：
完成次外层覆铜板11的线路制作，并在次外层覆铜板11的废料区30开设开窗部31，并去除开窗部31位置的底铜；
在次外层覆铜板11的一侧覆盖最外层覆铜板13，并层压形成多层结构的印制电路板；
对最外层覆铜板13的图形区20和所述开窗部31在最外层覆铜板13的投影位置同时进行激光钻孔，在最外层覆铜板11的图形区20和开窗部31对应位置分别形成第一激光盲孔41和第二激光盲孔42；
已激光钻孔的印制电路板中的第一激光盲孔41和第二激光盲孔42均进行金属化，使第一激光盲孔41和/或第二激光盲孔42内壁的孔铜厚度为5um-8um之间，使印制电路板各层之间能够更好地导通。
对第一激光盲孔41和第二激光盲孔42均进行电镀填孔，实现印制电路板的高密度互连；
对印制电路板钻通孔，并对通孔进行金属化，使印制电路板各层之间能够更好地导通；
对最外层覆铜板13进行外层干膜显影，判定图形区20的第一激光盲孔41是否偏位。
由于图形区20所对应的次外层覆铜板11上并无开窗也并未去除底铜，从而图形区20的第一激光盲孔41深度为正常深度；而由于次外层覆铜板11的废料区30设有开窗部31，且开窗部31无底铜，从而当以同样的钻孔参数钻设激光盲孔40时，废料区30的第二激光盲孔42深度更深；当对所有的激光盲孔40电镀填孔时，图形区20的第一激光盲孔41以正常的电镀参数电镀后，第一激光盲孔41正好被填满，第一激光盲孔41被填平，从而与最外层覆铜板13的板面一样平整；而由于废料区30的第二激光盲孔42深度更深，从而以同样的电镀参数进行电镀填孔后，第二激光盲孔42将不能被填满从而形成明显的凹陷。电镀填孔完成后，对最外层覆铜板13进行外层干膜显影，外层干膜显影后，由于废料区30处开窗部31的第二激光盲孔42有明显的凹陷，而第一激光盲孔41和第二激光盲孔42是同时钻设，从而员工可通过检查废料区30的第二激光盲孔42是否偏位，即可判定图形区20的第一激光盲孔41是否偏位；若不在次外层覆铜板11的废料区30设置开窗部31，废料区30的第二激光盲孔42填孔后也与最外层覆铜板13板面一样平整，员工无法识别，会导致有问题的印制电路板未检出从而导致报废浪费成本。
本实施方式所述印制电路板为矩形印制电路板，为了提高识别第一激光盲孔41是否偏位的精度，所述次外层覆铜板11的开窗部31数量为四个，且四个所述开窗部31分别设于次外层覆铜板11的四个角落。所述第二激光盲孔42的数量为多个，多个所述第二激光盲孔42呈一列设置，即多个第二激光盲孔42的中心点连线为一条直线，保证了偏位识别的精度。
本实施方式所述第二激光盲孔42的数量为10个，在其他实施方式中，可根据精度需要调整第二激光盲孔42的数量，当精度要求高时，第二激光盲孔42的数量多，当精度要求低时，第二激光盲孔42的数量少。且本实施方式所述第二激光盲孔42的孔径为4mil，且相邻两孔的孔中心间距为6mil。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种印制电路板，其特征在于，包括：多层层压设置的覆铜板，多层所述覆铜板包括图形区和废料区，多层所述覆铜板中次外层覆铜板的废料区设有开窗部，且所述开窗部无底铜。
2.根据权利要求1所述的印制电路板，其特征在于，所述开窗部设于所述次外层覆铜板的板边位置。
3.根据权利要求1所述的印制电路板，其特征在于，所述印制电路板为矩形印制电路板，所述次外层覆铜板的开窗部数量为四个，且四个所述开窗部分别设于次外层覆铜板的四个角落。
4.根据权利要求1-3任一项所述的印制电路板，其特征在于，所述开窗部的长度为2mm-5mm，所述开窗部的宽度为0.3mm-0.5mm。
5.一种印制电路板的制作方法，其特征在于，包括如下步骤：
完成次外层覆铜板的线路制作，并在次外层覆铜板的废料区开设开窗部，并去除底铜；
在次外层覆铜板的一侧覆盖最外层覆铜板，并层压形成多层结构的印制电路板；
对最外层覆铜板的图形区和所述开窗部在最外层覆铜板的投影位置同时进行激光钻孔，在图形区和开窗部对应位置分别形成第一激光盲孔和第二激光盲孔；
第一激光盲孔和第二激光盲孔均进行金属化；
对第一激光盲孔和第二激光盲孔均进行电镀填孔；
对印制电路板钻通孔，并对通孔进行金属化；
对最外层覆铜板进行外层干膜显影，判定图形区的第一激光盲孔是否偏位。
6.根据权利要求5所述的印制电路板的制作方法，其特征在于，所述第二激光盲孔的数量为多个。
7.根据权利要求6所述的印制电路板的制作方法，其特征在于，多个所述第二激光盲孔呈一列设置。
8.根据权利要求6所述的印制电路板的制作方法，其特征在于，所述印制电路板为矩形印制电路板，所述次外层覆铜板的开窗部数量为四个，且四个所述开窗部分别设于次外层覆铜板的四个角落。
9.根据权利要求6所述的印制电路板的制作方法，其特征在于，所述第二激光盲孔的孔径为4mil，且相邻两孔的孔中心间距为6mil。
10.根据权利要求5-9任一项所述的印制电路板的制作方法，其特征在于，对第一激光盲孔和第二激光盲孔进行金属化的参数满足所述第一激光盲孔和/或第二激光盲孔内壁孔铜厚度为5um-8um。
CN201810068721.4A 2018-01-24 2018-01-24 印制电路板及印制电路板的制作方法 Active CN108401358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810068721.4A CN108401358B (zh) 2018-01-24 2018-01-24 印制电路板及印制电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810068721.4A CN108401358B (zh) 2018-01-24 2018-01-24 印制电路板及印制电路板的制作方法

Publications (2)

Publication Number Publication Date
CN108401358A true CN108401358A (zh) 2018-08-14
CN108401358B CN108401358B (zh) 2020-06-23

Family

ID=63094285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810068721.4A Active CN108401358B (zh) 2018-01-24 2018-01-24 印制电路板及印制电路板的制作方法

Country Status (1)

Country Link
CN (1) CN108401358B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109068490A (zh) * 2018-09-30 2018-12-21 东莞联桥电子有限公司 一种hdi基板加工工艺
CN116828826A (zh) * 2023-08-31 2023-09-29 四川上达电子有限公司 一种多层柔性印制电路板原位对向盲孔叠孔方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971570A1 (en) * 1997-02-03 2000-01-12 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
US20050005438A1 (en) * 2003-07-11 2005-01-13 Endicott Interconnect Technologies, Inc. Method of testing printed circuit board opening spacings
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法
CN102291949A (zh) * 2010-06-18 2011-12-21 富葵精密组件(深圳)有限公司 多层电路板制作方法
CN103096643A (zh) * 2011-11-03 2013-05-08 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
CN105578734A (zh) * 2016-03-10 2016-05-11 广州美维电子有限公司 一种电路板外层对位结构和生成方法
CN107770974A (zh) * 2017-09-19 2018-03-06 深圳崇达多层线路板有限公司 一种层间对准度检测模块的设计

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971570A1 (en) * 1997-02-03 2000-01-12 Ibiden Co., Ltd. Printed wiring board and its manufacturing method
US20050005438A1 (en) * 2003-07-11 2005-01-13 Endicott Interconnect Technologies, Inc. Method of testing printed circuit board opening spacings
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法
CN102291949A (zh) * 2010-06-18 2011-12-21 富葵精密组件(深圳)有限公司 多层电路板制作方法
CN103096643A (zh) * 2011-11-03 2013-05-08 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
CN105578734A (zh) * 2016-03-10 2016-05-11 广州美维电子有限公司 一种电路板外层对位结构和生成方法
CN107770974A (zh) * 2017-09-19 2018-03-06 深圳崇达多层线路板有限公司 一种层间对准度检测模块的设计

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109068490A (zh) * 2018-09-30 2018-12-21 东莞联桥电子有限公司 一种hdi基板加工工艺
CN109068490B (zh) * 2018-09-30 2020-11-10 东莞联桥电子有限公司 一种hdi基板加工工艺
CN116828826A (zh) * 2023-08-31 2023-09-29 四川上达电子有限公司 一种多层柔性印制电路板原位对向盲孔叠孔方法
CN116828826B (zh) * 2023-08-31 2024-01-02 四川上达电子有限公司 一种多层柔性印制电路板原位对向盲孔叠孔方法

Also Published As

Publication number Publication date
CN108401358B (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
KR101289140B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
CN106961808B (zh) 下沉式高密度互连板的制作方法
US20140190733A1 (en) Printed circuit board and fabricating method thereof
CN104427786A (zh) 印制线路板的加工方法
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
CN104113995B (zh) 一种印刷电路板的制作方法以及印刷电路板
JP2015220282A (ja) プリント配線板
JP2015220281A (ja) プリント配線板
CN109526156A (zh) 一种用于检测钻孔偏移程度的检测模块及检测方法
JP2015185564A (ja) プリント配線板及びプリント配線板の製造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
CN108401358A (zh) 印制电路板及印制电路板的制作方法
US10237983B2 (en) Method for forming hole plug
KR100965341B1 (ko) 인쇄회로기판의 제조방법
CN110167289A (zh) 一种多层电路板的制作方法
CN110225675A (zh) 一种薄芯板线路板的制作方法
CN104470195B (zh) 印刷电路板及其制造方法
JP2018163901A (ja) プリント配線板
CN110933870A (zh) 一种用于六层软硬结合板加工的定位方法
US9521754B1 (en) Embedded components in a substrate
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR100835660B1 (ko) 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판
CN216082682U (zh) 盲孔电路板粘结材料压合填胶能力测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant